DakgongXF 는이루고자하는어플리케이션의요구조건을충분히만족하고필요한연결성과구성 요소를갖추어서사용자호스트환경에적합한높은프로세싱파워를갖는저렴한사물간통신 솔루션이다. 그림 1 : DakgongXF 평면도

Save this PDF as:
 WORD  PNG  TXT  JPG

Size: px
Start display at page:

Download "DakgongXF 는이루고자하는어플리케이션의요구조건을충분히만족하고필요한연결성과구성 요소를갖추어서사용자호스트환경에적합한높은프로세싱파워를갖는저렴한사물간통신 솔루션이다. 그림 1 : DakgongXF 평면도"

Transcription

1 DakgongXF 사용설명서 1. 목적사물간통신 Internet of Things 정의는인터넷또는통신수단을통하여센서를통하여사물을모니터링하고구동기로서사물을제어하는것이다. 또한클라우드를통한인터넷기반의통신을하기위해서는컨트롤러모듈에여러가지서버의설치가요구되고이러한서버를모듈내에서실행할수있는마이크로프로세서가필요하다. 따라서프로세서의외부장치인터페이스기능을 FPGA 에맡기고마이크로프로세서를 HTTP 또는어플리케이션서버를위한목적으로주로사용하는것이바람직하다. 이러한경우프로세서선정에있어서중요한사항은운용체계를쉽게변경하고설치할수있으며복잡한소수점연산프로그램을수행하는능력을가지고있어야한다. 또한시스템구성이고정된기존프로세서및컨트롤러에반하여컴퓨팅및입출력요구조건에맞도록인터넷을통하여설치하고컴퓨팅기법을언제든지새롭게재구성할수있어야한다. 사물을모니터링및제어를하기위해서는사용목적의디지털로직및외부입출력단자가요구되며, 이러한외부입출력단자를쉽게구성하고, 창의적인아이디어또는알고리즘을구현하기위한디지털로직신호처리를자유롭게프로그램할수있는 디지털스케치북 이필요하다. 따라서사물간통신에있어서 FPGA 는필수적인구성요소이다. 이러한사물간통신의요구조건을만족시키고사용자입장에서중요사항을고려하여인터넷망을통하여시스템의재구성이가능한 DakgongXF 를개발하게되었다. 또한 DakgongXF 의최종목적은즉시현장에서많은데이터를처리하여통신효율과보안성을높이고, 여러개를모듈을사용하여분산병렬컴퓨팅과네트워크지능을구현하고, 모듈의컴퓨팅시스템구성을사물-사물간서로공유하며사물이자체적으로시스템개선이가능하도록하는사물간통신플랫폼을위한것이다. (Dakgong 의미는 Chickens are flying in the Cloud, XF 는 Xilinx FPGA 계열을나타내며 Altera FPGA 계열의 DakgongAF 도출시예정이다.) 2. 내용 DakgongXF 는하나의 시스템-온-모듈 (system-on-module) 로서, 프로그램개발지원및생태계가좋으며 168MHz 속도로많은인터페이스를갖는 ST Microelectronics STM32F417G ARM Cortex-M4 마이크로컨트롤러와, 1Gbit DDR3 RAM 과많은입출력에접근하는 Xilinx Spartan-6 FPGA 와, IEEE System 또는 ZigBee 무선통신을지원하는 Texas Instruments CC2520 RF Transceiver 및 CC2590 RF Extender 와, 아날로그 ADC 채널의 FIFO 를추가적으로갖는 3 축나노-가속도계인 ST Microelectronics LIS3DH 으로구성되어있다. STM32F4 Controller 와 XC6LX FPGA 는컴스텀가능한메모리인터페이스로 (FSMC) 통신하며상당한용량의데이터를비활성으로보관하는 SPI 플래시에공유한다.

2 DakgongXF 는이루고자하는어플리케이션의요구조건을충분히만족하고필요한연결성과구성 요소를갖추어서사용자호스트환경에적합한높은프로세싱파워를갖는저렴한사물간통신 솔루션이다. 그림 1 : DakgongXF 평면도

3 그림 2 : DakgongXF 내부블록도 3. STM32F417G Microcontroller STM32F427G 마이크로컨트롤러는부동소수점연산기와 DSP 명령어세트를특징적으로 가지며 168MHz 까지동작하는 ARM Cortex-M4 32Bit 아키텍처이다. 또한 1MBit 내부메모리, 192kB SRAM, 내부 Clock 옵션, 2x CAN 인터페이스, 10/100Base Ethernet, SDIO 인터페이스, USB-OTG 와많은 특징을가지고있다. ST Microelectronics Cortex-M4 계열은 에서알수있다. 데이터시트는 다음링크에서구할수있다 :

4 4. Spartan 6 LX16/45 DakgongXF 는 Cortex-M4 기능을증대시키고 1GBit DDR3 RAM 에액세스하며추가적인인터페이스 출력과하드웨어기반의신호처리를위하여 Xilinx 사의 Spartan-6 FPGA 를사용한다. 이디바이스는 CSG324 ball grid package 이며 speed grade -2 으로상용온도에서운용된다. Spartan-6 계열의 FPGA 에대한 정보는다음링크에서구할수있다 : 5. Ethernet PHY DakgongXF 의 Ethernet PHY 는 SMSC 사의 LAN8720A 이며 Reduced Media Interface 를지원한다. Differential RX 와 TX 의신호는 Beam Connector 를통하여 10/100Base Transformer 와 RJ45 소켓또는 Magnet 소켓으로연결한다. 커넥터의구체적핀내용은테이블 1 번을참조한다. LNA8720A 는두개의연결상태 LED 를제공하며 Configuration 상태를나타낼수있다. LNA8720A 데이터시트에서 LED1 인 ETH_LED0 는 LED 를시리얼레지스터로 PULL DOWN 연결되어있으며 PHY 의내부전압레귤레이터를관리하기에때문에항상액티브 HIGH 즉 PULLUP 상태이어야한다. 그리지않으면전압레귤레이터가작동되지않아 PHY 는동작하지않는다. nintsel 기능과 데이터시트에서 LED2 인 Clock 옵션을제어하는 ETH_LED1 은 REF_CLOCK 아웃모드를비활성화하기 위해서모듈핀과 PULL UP 상태로연결한다. PHY 는 RMII Transfer Block 에 DakgongXF 모듈의 50MHz Oscillator 를기본 Clock 으로사용한다. PHY 의데이터시트는 SMSC 의사이트에서다음링크로구할수 있다 : STM32F417(BGA) LNA8720A (Pin #) 기능 / 디폴트 (HIGH/LOW) PA1 (N2) 50MHz Eth CLK (5) / ETH_CLK PC5 (P5) RXD1 (1) Ethernet Receiver PC4 (N5) RXD0 (8) PG15 (B7) RXER (10) Ethernet Error PA7 (R3) CRSDV(11) PA2 (P2) MDIO(12) Media Data IO Table 1 : PHY 와 STM32F417 연결테이블 6. RF Transceiver CC2520 인터넷기반의 LAN 통신과는별도로원거리무선통신을위하여 2.4GHz 공용주파수 ISM 밴드를 사용하는 Texas Instruments 의 2 세대 ZigBee/IEEE RF Transceiver 를 STM32F417 에연결하여 사용한다. 또한저전력으로고성능의 RF 성능을가질수있도록 TI CC2590 의 2.4GHz Range Extender 를 포함하였다. Wi-Fi Ethernet 어답터를사용하여근거리무선통신과는별도로, Drone Control 응용분야와 같이먼거리에서 ZigBee 통신을이용하여명령과신호처리결과데이터를 DakgongXF 에전송할수 있으며, 다른 ZigBee Sensor 및 Actuator 의센서네트워크 Gateway 로서사용할수있다. DakgongXF 는 ZigBee 네트워크의각노드에보내온데이터를종합하여관리하고신호를분석하는무선센서네트워크 (Wireless Sensor Network) 신호처리 Gateway 모듈이다. STM32F417(BGA#) / NET NAME CC2520 (Pin #) / NET NAME 기능 / 디폴트 (HIGH/LOW) PC11 (B13) / SPI3_MISO SO (1) / SPI3_MISO Master IN, Slave OUT PC12 (A12) / SPI3_MOSI SI (2) / SPI3_MOSI Master OUT, Slave IN

5 PG6 (J15) / SPI_SS CS# (3) / SPI3_SS Low active slave select PC10 (B14) / SPI3_SCK SCLK (28) / SPI3_SCK Serial Clock from mater PF7 (K1) / CC_PA_EN GPIO5(4) / PA_EN RF TX AMP EN / PU PB0 (R5) / CC_LNA_EN GPIO4(5) / LNA_EN RF RX Low Noise Amp / PU PB1 (R4) / CC_HGM GPIO3 (6) / HGM High Gain Mode / PU PH11 (L12) / CC_GPIO2 GPIO2 (7) PH10 (L13) / CC_GPIO1 GPIO1 (9) PA0 (N3) / CC_GPIO0 GPIO0 (10) RST# (J1) <= SW11 Button SYS_RESET# (25) JP403 Jumper (always connected) Table 2 : CC2520 와 STM32F417 연결테이블 7. SPI Flash STM32 는직접 M25P MBit SPI Flash 에연결되어있지만 FPGA 와 SPI 에연결할수있도록 하였다. FPGA 에서 SPI Flash 에접근하기위해서는 STM32 GPIO PF11 를입력으로설정하고 Logic LOW 로하여야한다. 사용자는한번에한디바이스가 SPI Flash 에액세스되도록주의하여야한다. SPI Flash 에대한 Datasheet 는다음링크에서구할수있다 : STM32 와 SPI Flash 와연결은 Table 3 과같으며, SPI Flash 와 Spartan 연결은 20 장을 참고하기바란다. STM32F417 (BGA#) M25P128-VME6G (Pin #) 기능 PB15 ( R15) D (5) Master OUT, Slave IN PB14 ( R14) Q (2) Master IN, Slave OUT PI1 (D14) CLK (6) Serial Clock from mater P0 (E14) CS# (1) Low active slave select Table 3 : SPI Flash 와 STM32F417 연결테이블 8. DDR3 RAM DakgongXF 에서 1GBit DDR3 RAM (Micron MT41J64M16LA) 는 Spartan-6 의 Bank3 에연결되어있다. 모든필요한공급, 터미널및기준전압은보드상에서공급되며 Spartan 6 가 RAM 에액세스하기위해서는 Memory Controller Block (MCB) 를사용할수있다. 이러한기능을사용하기위해서는해당 구성이 Spartan 에로드되어야한다. Xilinx ISE IDE 의 CORE GENERATOR 로 Memory Interface Generator (MIG) 을이용하여필요한 IP Core 을생성하여구성하여야한다. RAM 에대한데이터시트는 다음링크에서구할수있다 : DDR3 RAM FPGA DDR3 RAM FPGA DDR3 RAM FPGA A0 J7 DQ0 L2 UDQS P2 A1 J6 DQ1 L1 UDQS# P1 A2 H5 DQ2 K2 LDQS L4 A3 L7 DQ3 K1 LDQS# L3 A4 F3 DQ4 H2 UDM K4 A5 H4 DQ5 H1 LDM K3 A6 H3 DQ6 J3 WE# E3 A7 H6 DQ7 J1 RAS# L5 A8 D2 DQ8 M3 CAS# K5 A9 D1 DQ9 N1 CLK G3 A10 F4 DQ10 N2 CLK# G1

6 A11 D3 DQ11 M1 CKE H7 A12 G6 DQ12 U2 RESET# E4 A13 F6 DQ13 T1 ODT K6 A14 F5 DQ14 T2 ZQ 240ohm PD BA0 F2 DQ15 U1 CS# 100ohm PD BA1 F1 NC for 120ohm for P3, P4, L6, C2 BA2 E1 calibration calibration N4 Table 4 : DDR3 RAM 와 Spartan-6 FPGA 연결테이블 9. 3 축가속도계 LIS3DH DakgongXF 는 Nano 3 축가속도계를포함하고있으며 ±2g/±4g/±8g/±16g 에대하여선택할수있으며 측정주파수는 1Hz 에서 5kHz 범위가속도를측정할수있다. 운동관성에의한 Wake-up/Free-fall 이벤트 및위치이동에대한동기된인터럽트신호를발생시키는특징을가지고있어서 Spartan 6 와연동되어 사용하면모션기반응용및진동분석을위하여매우유용하게사용할수있다. 데이터를보관할수있는 내장된 FIFO 를가지고있어 Spartan 6 에서별도의버퍼메모리를작성할필요가없다. 더구나보조 ADC 의 2 채널을가지고있어서 STM32 에서 Interleaving 방식으로 ADC 를하지않고도고속아날로그 신호를 Spartan 6 에서획득하여분석할수있다. 또한사용자알고리즘의 IP Core 에대한 Test Bench 목적으로사용할수있다. J4 핀의 1 번은 ADC1 채널에 2 번핀은 ADC2 채널에 JP1 헤더 2 개핀은모두 Ground 이다. LIS3DH (Pin#) FPGA (BGA #) 기능 ( 디폴트 ) SCL/SPC (4) LIS_SCK (D12) LIS3DH Input Clock SDA/SDI (6) LIS_SDI (C12) FPGA => LIS3DH SDO/SA0 (7) LIS_SDO (C13) FPGA <= LIS3DH CS (8) LIS_CS# (A13) LIS3DH Chip Select INT1 (11) LIS_INT1 (F12) FPGA <= LIS3DH Interrupt1 INT2 (9) LIS_INT2 (E12) FPGA <= LIS3DH Interrupt2 Table 5 : LIS3DH 와 Spartan-6 FPGA 연결테이블 10. 전원공급 DakgongXF 모듈은외부 5.0V DC 전원으로구동되며전력소모는대략 3W 정도이다. 실제전원소모는 FPGA 구성및 DDR3 메모리액세스에크게달라진다. 저전력구동을위하여 STM32F417 에서 FPGA 전원을제어할수있게하였다. 외부전원 5.0 를가지고 DC 변환기를통하여 3.3V 를만들어 STM32E417 컨트롤러와 Spartan 6 의 Bank 1 과 Ethernet PHY 에직접공급되며, 반면 3.3V 전원에서 FPGA 코어전원 1.2V 와 DDR3 작동전원 1.5V 및 DDR3 터미널전원 0.7V 를보드에서직접생성하여제공한다. FPGA Bank 0 과 Bank2 의 VCCIO 에대한 IO 공급과 VCCAUX 보조공급전원은 3.3V 이하의 2.5V 전원도사용할수있도록분리하여공급되어진다. 즉, Spartan 6 의 IO 들을 LVCMOS-3.3 이아닌 LVCMOS- 2.5 기준으로도사용할수있게하였다. DC JACK 을연결할경우 5.0V DC (+/- 10%) 이상의전원을공급하는것은 DakgongXF 모듈에손상을가하거나모듈을망가트릴수있으므로교환이나수리의보상을받을수없습니다. VCC3.3, VCCAUX 및 VCCIO 를접지에잘못연결하여극성을바꾸는경우손상을가하거나망가트릴수있으므로교환이나수리를보상을받을수없습니다. 또한의도적으로 VCCIO 또는 VCCAUX 를절단하는경우도문제가발생할수있으므로보상을받을수없습니다. STM32F417 (BGA#) FPGA (BGA #) 기능 ( 디폴트 )

7 PH12 (K12) FPGA_AWAKE (P15) AWAKE FPGA (ON) PC0 (M2) FPGA_SUSPEND (R16) HIBERNATE FPGA (OFF) PH14 (E13) FPGA_AUX_POWER (VCCAUX) ON/OFF FPGA VCCAUX (ON) PH15 ( D13) FPGA_IO_POWER(VCCIO) ON/OFF FPGA VCCIO (ON) Table 6 : 전원제어를위한 STM32F417 와 Spartan-6 FPGA 연결테이블 11. 사용온도 DakgongXF 의모든구성품은최소한의상용온도 (0ºC ~ +70ºC) 범위안에서사용되도록된모듈이다. 산업용온도 (-40ºC ~ +85ºC) 급의모듈에대해서는직접연락주시기바랍니다. 12. Reset Functions DakgongXF 는작동시 Reset 을정의하고전압을모니터링하기위하여 Reset Controller 를가지고있다. Reset 을정의하는 STM32F417 의 Watch Dog Interrupt 를사용하기위해서는 Jumper 로서 JP403 의두핀을 연결하여야한다. SYS_RESET# 신호는 STM32, Ethernet PHY, Spartan 6 의 BGA# C4 (IO_LIN_VREF), CC2520 의 25 번 Pin, 에연결되어있으며, 외부하드웨어장치를동기적으로 Reset 할수있도록 Beam Connector JM3 의 4 번 Pin 에연결되어있다. Rest Controller 를통하여수동 Reset 입력은 SW11 푸쉬 버튼을통하여가능하다. 더구나 Watchdog 입력이 1.6 초안에토글되지않으면 Watchdog 은 Reset 신호를 발생한다. Watchdog 은 STM32F417 의 PG11 에연결되어있고이핀을 Tristate 로바꾸거나 Jumper JP403 을제거하여이기능을사용하지않을수있다. 모듈공급시 JP403 은연결되어있지않다. 13. STM32 부트모드 Start-Up 할때 DakgongXF 는 BOOT0 핀을슬라이드 JP4 로서 1 또는 0 을선택한다. BOOT1 핀 PB2 (M6) 는 NC 상태이나, Motherboard 를사용하는경우는 BOOT1 핀 0 인상태로제공되며, 부팅후에는 디폴트로 USB-OTG Pull Down 상태로 USB-OTG 가 Enable 상태이나 PB2 를 Pull Up 하여 USB- OTG 기능을 Disable 할수도있다. Motherboard 없이 DakgongXF 자체만으로 BOOT1 핀을이용하여 부팅모드를선택하기위해서는해당핀을 4.7kOhm 저항을사용하여 Pull Up 또는 Pull Down 하여 Multiplex 하여야한다. 또한부팅모드후에 LED D401 연결된 PI11 핀이나, 또는 LED 400 에연결된 PI10 핀을사용하여부팅모드를표시할수있다. 부팅모드는 Power On 또는 Reset 후에바로읽혀지며, SW11 를 Pushing 하여 Reset 한경우에는사용자 Flash 모드의부팅을할것이다. JLINK 또는 SLINK 를 사용하여디버깅상황이아닌일반적인경우는 Motherboard 에있는 MicroSD 카드의사용자 Flash 메모리로부팅한다. BOOT1 BOOT0 부팅모드 x 0 사용자 Flash 메모리 0 1 시스템메모리 1 1 임베디드 SRAM Table 7 : STM32 부트모드 14. Spartan 6 부트모드 Spartan 6 는 Bank2 에핀 M1 과 M0 를선택한다. 그러나 M0 핀은항상 Pull Up 되어있어서, M1 핀을사용하여부트모드를결정한다. M1 핀은기본적으로 Pull Up 되어있어서 Slave Serial 모드의부팅방식이지만슬라이드 JP200 을사용하여 Pull Down 한경우에는비활성 SPI Flash 메모리를사용하여부팅을할수있다. 이러한경우전원이인가된후 DakgongXF 모듈의 SPI Flash 메모리에서파일을

8 읽어와서 FPGA 시스템을구성한다. Slave Serial 모드의부팅인경우는 STM32F 로부터 FPGA 시스템이구성된다. JTAG 를사용하여구성하는경우는 Slave Serial 모드와같이 M1 핀이 Pull Up 상태이어야한다. 부팅이종료되면청색 LED D202 가켜진다. SW11 를 Pushing 하여 Reset 한경우에는 SPI Flash 방식으로 Spartan 6 를부팅한다. SYS_RESET# 은 Spartan 6 시스템구성을삭제하지는않는다. Slave Serial 부트모드 Slave Serial 부트모드에서는 Spartan6 는적절한구성이 SPI 이나 GPIO 를사용하여 STM32 로부터 제공되지않는한 Unconfigured 상태로존재한다. 필요한구성파일및 Slave serial 부팅방법에대해서는 Xilinx User Guide UG380 을참조하기바란다. 해당링크는다음과같다 : Slave serial 모드인경우 STM32F 는 FLAH OE 인 PF11 은 High 으로, SLAVE SERAIL OE 인 PH3 핀은 Low 로한다, 그리고구성시스템파일을 FPGA 에업로드한다. Spartan 6 Pins (Bank2 BGA#) PF11 = low PH3 = low PF11 = high PH3 = low PF11 = low PH3 = high PF11 = high PH3 = high Program_B_2 (V2) PH2 (F4)/FPGA_PR PH2 (F4) Not Connected NC CCLK_2 (R15) PI1(D14)/SPI2_SCK PI1 (D14) PI1 (D14) NC DONE_2 (V17) PC9(F14)/FPGA_DONE PC9(F14) PC9(F14) PC9(F14) DIN_MISO_2 (R13) PI3(C14)/FPGA_CCLK PI3(C14) PB14(R14) NC PB14(R14)/SPI2_MISO INIT_B_2 (U3) PA8(F15)/FPGA_INIT PA8(F15) PA8(F15) PA8(F15) MOSI_CSI_2 (T13) PB15(R15)/SPI2_MOSI NC PB15(R15) NC CSO_B_2 (V3) PI1(D14)/SPI2_SCK NC PI1(D14) NC Table 8 : Slave serial mode 에서 Spartan 6 의 Configuration 상태에따른 STM32 Pin 연결 15. Clocking 옵션 DakgongXF 는 Ethernet PHY 와 STM32 MAC 에메인클럭을제공하기위하여높은정확도를갖는 50MHz Crystal Oscillator 를가지고있다. 이 50MHz 클럭은 STM32 (PH0) 와 Spartan 6 (GCLK0_2, BGA# V10) 에나누어져 25MHz 로공급되어진다. 25MHz 클럭은높은내부클럭은을생성하도록 PLL 장치에입력되어진다. STM32 는실시간클락운영을 위하여 PC14 와 PC15 핀에 kHz Crystal 을포함하고있다. 16. Beam Connector DakgongXF 의메인 Connecter 는 JM3 와 JM4 로서각 84 핀을갖는 SAMTEC Razor Beam Connector 인 로서 LSHM L-DV-A-S-K-TR 을사용하고있다. Pin 구성에대해서는아래그림을참고하거나 테이블 20 의핀연결데이터를확인하기바란다.

9 그림 3 : JM3 Beam Connector 의신호연결

10 그림 4 : JM4 Beam Connector 의신호연결 17. STM32 과 Spartan 6 간의통신 STM32 는 Compact Flash, SRAM, PSRAM, NOR 또는 NAD 메모리연결을위하여 Flexible Static Memory Controller (FSMC) 를가지고있다. DakgongXF 모듈에서는 Spartan 6 의 Bank 1 과연결하여 16bit 데이터버스를제공하기위하여이메모리컨트롤러를사용한다. FSMC 가원하는인터페이스가아닌 경우에는 STM32 는 SPI3 인터페이스나, 사용자인터페이스를위한 FSMC 버스의 GPIO 라인을사용할수 있다. STM32 USART 의 TX 와 RX 라인도 Spartan 6 와외부장치연결을위하여 Beam Connector 에 연결되어있다. USART 를사용하여 STM32 와 FPGA 간통신을할수있으며, 각각따로외부장치와 별도로연결을 USART 를통하여연결할수있다. STM32 FPGA STM32 FPGA STM32 FPGA FSMC Addresses FSMC Controls FSMC Data PF0 L18 PE0 N17 PD14 F18 PF1 L14 PE1 P18 PD15 G18 PF2 L12 PD7 M13 PD0 L16

11 PF3 L13 PG9 P15 PD1 L15 PF4 K12 PG10 N15 PE7 F16 PF5 K13 PG12 M18 PE8 G13 PF12 H12 PB7 N18 PE9 H14 PF13 J13 PD4 N14 PE10 G16 PF14 F14 PD6 M14 PE11 H15 PF15 H13 PD5 N16 PE12 H16 PG0 F15 PD3 P16 PE13 K18 PG1 G14 USART RX, TX PE14 K17 PG2 F17 PC7 P4 (RX) PE15 K16 PG3 H17 PC6 P3 (TX) PD8 C17 PG4 H18 SPI3 Spartan 6 (Bank 2) PD9 C18 PG5 K15 PC11 V16 (MISO) PD10 D17 PD11 E18 PC12 N5 (MOSI) PD12 D18 PC10 U16 (SCK) PD13 E16 PC6 P6 (SS) PE3 U18 Others PE4 U17 PI9 B14 PC13 D14 PE5 T17 PI7 A14 GPIO_SW0 P12 PE6 P17 PI6 F13 GPIO_LED2 U10 PE2 T18 PI5 E13 GPIO_LED1 N6 PG13 L17 PI4 C15 GPIO_LED0 P7 PG14 M16 PH13 A15 Table 9 : STM32 와 Spartan 6 와연결 18. Programming Interfaces STM32F 와 Spartan 6 는별도로각각의 JTAG 포트를가지고있으며 Spartan 6 의 JATG 는 J1 커넥터 홀을사용하며 J1 핀홀의 1 번은 3.3V 전원, 2 번은 FPGA_TMS, 3 번은 FPGA_TCK, 4 번은 FPGA_TDO, 5 번은 FPGA_TDI 를, 그리고 Ground 는 JP200 헤더의아무핀을 Xilinx USB JTAG Programmer 의해당 케이블을연결하여사용한다. FPGA_TDO 를제외한모든핀은 10k Ohm 으로 3.3V 에 Pull Up 되어있다. STM32 의 mini JTAG 포트는 JP112 로서다음테이블과같으며, Future Design Inc 사의 JLINK-ARM-AD 어답터를사용하여연결한다. ST_RESET# 은 0603 사이즈 0ohm 의 R127 로연결할수도있다. 기본은 연결되어있지않다. ST_JTCK 를제외한신호는 10k Ohm 으로 Pull Up 되어있다. 다만 ST_JTCK 는 개별적으로 10k Ohm 으로 R438 로 Pull Down 되어있다. STM 사의 SLINK 로포팅하는경우는 6 핀 J11 Micro JST connector 에연결한다. Signal Standard JTAG (20 pins) mini-jtag (JP112, 10 pins) SLink (J11, 6 pins) VCC Supply 1,2 VCC3.3 VCC3.3 (1) TRST# 3 ST_TRST# (10) TDI 5 ST_TDI (7) TMS 7 ST_TMS (8) SWDIO (4) TCK 9 ST_TCK (5) SWCLK (2) RTCK 11 Pull Down TDO 13 ST_TDO (3) RESET 15 SYS_RESET# (4) SYS_RESET# (5) GND 4, 6, 8, 10, 12, 14, 16, 18, 20 GND (1) GND (3) No Connect 17, 19 NC NC (6) Table 10 : 일반 JLINK 의 JTAG 과 mini JATG 핀연결

12 19. 기타 DakgongXF 는기본사양은 Spartan 6 LX16 이지만더많은게이트수가많이요구되는경우에옵션으로 LX45 가가능하다. LX16 및 LX45 의 SPI Flash 메모리용량은동일하며 128Mbit 이다. Motherboard 의 D7 LED 불빛이밝아져다가약해지는이유는 Configuration 이후에불필요한 LED 전류를줄여서전원소모를 감소하기위함이다. DakgongXF Motherboard 에는 10/100Base Transformer 와 Ethernet RJ45 Socket, USB-OTG, USB Serial Converter, SDIO MicroSD Card, External Connector 을기본으로장착하고있으며, 전원은 DC 5V 입력, POE (Power on Ethernet IEEE 802.3af) 15.4Watt 용량의 PD (Power Device), Rechargeable Battery Charger 등을포함하고있습니다. USB 전원사용도가능합니다. 추가적인사양에대해서는연락바랍니다. STM32F Firmware 및 Device Driver 개발툴은기본으로 IAR Workbench 6.0 이상버전을사용하며 (Keil uvision3, Eclipse 사용가능 ) STM Microelectronics 사의 STM32F4 CMSIS 라이브러리를사용하여 개발하면된다. 기본적으로 FreeRTOS 이나 Debian Linux 를설치할수있다. STM 의 Open Source 개발 생태계가잘되어있어서관련된 Code 을구하고튜닝하여쉽게원하는디바이스드라이버를개발할수 있다. Spartan 6 는 Xilinx ISE 12.0 이상버전또는 Vivado Design Suite 를사용하여 IP Core 를개발하여, 당연히메모리및 PLL 등필요한소자에대해서 ISE 내의 CORE GEN 툴을자주사용한다. 시뮬레이션을 위해서는 ISE 내의 ISim 또는 ModelSim 사용하는데최근 ISim 의기능이향상되어사용하는문제가없다. 하드웨어디버깅툴인 ChipScope 를사용하여각신호선의타이밍특성을점검한다. 구성하는파일 UCF 을작성하는방법은 Text Editor 또는 PlanAhead 를사용하여생성한다. 또는 Microblaze TM 입출력단자 CPU 기반의 Configuration 으로시스템을구성하고자하는경우는 XPS 툴을 사용하고, Microblaze TM Peripheral 를개발하고자하는경우는 XPS 내의 Peripheral Wizard 를사용한다. Microblaze TM 의외부장치인터페이스버스는 PLB 4.6 (Processor Local Bus) 및 AMBA AXI 4.0 사용한다. IP Core 도해당버스인터페이스대하여개발된다. AXI 기반으로개발할경우는 ISE 12.3 이상버전을 사용하여야한다. 참고 1 : Xilinx PG090 November 2014, LogiCORE IP Product Guide AXI IIC Bus interface, 만약 FSMC 인터페이스를통하여 STM32F 가 DDR3 를액세스하고자한다면 AXI 버스를사용하여야 하며, 당연히 Spartan 6 내에 CoreGen 의 MIG(Memory Interface Generator) 로 DDR3 메모리를연결하는 AXI MPMC(Multi-Ported Memory Controller) 를붙어주어야한다. 참고 2: Xilinx UG416 July 2012, Spartan-6 FPGA Memory Interface Solutions 참고 3: International Journal of Engineering and Advanced Technology (IJEAT) June 2012, Design of Low Power Double Data Rate 3 Memory Controller with AXI compliant 참고 4: International Journal of Computer Science and Technology (IJCST) Oct 2011, Implementation of AXI Design Core with DDR3 Memory Controller for SoC 예제 Projects 및 Sample Code 에대해서제품구매시해당 Git Repository 가안내되어있으며서로간 공유및기여를하여개발자상호간도움이되기를바랍니다. 샘플코드를많이공유한개발자분께는 DakGong 로고의티셔츠및머그를선물합니다.

13 20. Table 7 : Connector Pinout FPGA_BANK1_3 FPGA_BANK2_0 C1 VTTREF IO_L83N_VREF_3 V2 FPGA_PRG_IN PROGRAM_B_2 P15 FPGA_AWAKE IO_L74P_AWAKE_1 D14 PC13 IO_L65P_SCP3_0 P16 FSMC_A23 IO_L74N_DOUT_BUSY_1 U3 INIT IO_L65P_INIT_B_2 L14 FSMC_NL IO_L61P_1 V3 CSO IO_L65N_CSO_B_2 M13 FSMC_A22 IO_L61N_1 C15 PI4 IO_L64P_SCP5_0 F6 DDR3_A13 IO_L55P_M3A13_3 N5 SPI3_MOSI IO_L64P_D8_2 F5 DDR3_A14 IO_L55N_M3A14_3 A15 PH13 IO_L64N_SCP4_0 E4 DDR3_RESET# IO_L54P_M3RESET_3 P6 SPI3_SS IO_L64N_D9_2 D3 DDR3_A11 IO_L54N_M3A11_3 F13 PI6 IO_L63P_SCP7_0 H7 DDR3_CKE IO_L53P_M3CKE_3 T4 CAN2_TX IO_L63P_2 M14 FSMC_NWAIT IO_L53P_1 E13 PI5 IO_L63N_SCP6_0 N14 FSMC_NE4 IO_L53N_VREF_1 V4 CAN2_RX IO_L63N_2 G6 DDR3_A12 IO_L53N_M3A12_3 R3 I2C3_SDB IO_L62P_D5_2 D2 DDR3_A8 IO_L52P_M3A8_3 B14 PI9 IO_L62P_0 U17 FSMC_A20 IO_L52P_M1DQ13_1 A14 PI7 IO_L62N_VREF_0 D1 DDR3_A9 IO_L52N_M3A9_3 F12 LIS_INT1 IO_L51P_0 U18 FSMC_A13 IO_L52N_M1DQ14_1 E12 LIS_INT2 IO_L51N_0 F4 DDR3_A10 IO_L51P_M3A10_3 C13 LIS_SDO IO_L50P_0 T17 FSMC_A19 IO_L51P_M1DQ12_1 A13 LIS_CSn IO_L50N_2 F3 DDR3_A4 IO_L51N_M3A4_3 U5 I2C3_SCL IO_L49P_D3_2 T18 FSMC_A12 IO_L51N_M1DQ12_1 V5 I2C3_SDA IO_L49N_D4_2 E3 DDR3_WE# IO_L50P_M3WE_3 R5 FMC_P_LA37 IO_L48P_D7_2 N15 FSMC_NE3 IO_L50P_M1UDQS_1 T5 FMC_N_LA37 IO_L48N_RDWR_B_VREF_2 E1 DDR3_BA2 IO_L50N_M3BA2_2 N6 GPIO_LED1 IO_L47P_2 H6 DDR3_A7 IO_L49P_M3A7_3 D12 LIS_SCK IO_L47P_0 P17 FSMC_D1 IO_L49P_M1DQ10_1 P7 GPIO_LED0 IO_L47N_2 H5 DDR3_A2 IO_L49N_M3A2_3 C12 LIS_SDI IO_L47N_0 P18 FSMC_A18 IO_L49N_M1DQ11_1 R7 FMC_P_LA36 IO_L46P_2 F2 DDR3_BA0 IO_L48P_M3BA0_3 T7 FMC_N_LA36 IO_L46N_2 N17 FSMC_D0 IO_L48P_HDC_M1DQ8_1 T6 FMC_P_LA35 IO_L45P_2 F1 DDR3_BA1 IO_L48N_M3BA0_3 V6 FMC_N_LA35 IO_L45N_2 N18 FSMC_D15 IO_L48N_M1DQ9_1 N7 FMC_P_LA34 IO_L44P_2 J7 DDR3_A0 IO_L47P_M3A0_3 P8 FMC_N_LA34 IO_L44N_2 M16 FSMC_A24 IO_L47P_FWE_B_M1DQ0_1 U7 FMC_P_LA33 IO_L43P_2 J6 DDR3_A1 IO_L47N_M3A1_3 V7 FMC_N_LA33 IO_L43N_2 M18 FSMC_A25 IO_L47N_LDC_M1DQ1_1 F11 FMC_P_LA19 IO_L42P_0 G3 DDR3_CLK IO_L46P_M3CLK_3 E11 FMC_N_LA19 IO_L42N_0 L17 FSMC_A16 IO_L46P_FCS_B_M1DQ2_1 U8 FMC_P_LA32 IO_L41P_2

14 G1 DDR3_CLK# IO_L46N_M3CLKN_3 B12 FMC_P_LA18 IO_L41P_0 L18 FSMC_D13 IO_L46N_FOE_B_M1DQ3_1 V8 FMC_N_LA32 IO_L41N_VREF_2 L7 DDR3_A3 IO_L45P_M3A3_3 A12 FMC_N_LA18 IO_L41N_0 K17 FSMC_D14 IO_L45P_A1_M1LDQS_1 M8 FMC_P_LA31 IO_L40P_2 K6 DDR3_ODT IO_L45N_M3ODT_3 G11 FMC_P_LA17 IO_L40P_0 K18 FSMC_A17 IO_L45N_A0_M1LDQSN_1 N8 FMC_N_LA31 IO_L40N_2 H4 DDR3_A5 IO_L44P_GCLK21_M3A5_3 F10 FMC_N_LA17 IO_L40N_0 J16 FSMC_D11 IO_L44P_A3_M1DQ6_1 B11 FMC_P_LA16 IO_L39P_0 H3 DDR3_A6 IO_L44N_GCLK20_M3A6_3 A11 FMC_N_LA16 IO_L39N_0 J18 FSMC_D12 IO_L44N_A2_M1DQ7_1 G9 FMC_P_LA15 IO_L38P_0 L5 DDR3_RAS# IO_L43P_GCLK23_M3RASN_3 F9 FMC_N_LA15 IO_L38N_VREF_0 H17 FSMC_D10 IO_L43P_GCLK5_M1DQ4_1 C10 FMC_P_LA14 IO_L37P_GCLK13_0 K5 DDR3_CAS# IO_L43N_GCLK22_IRDY2_M3CAS N_3 A10 FMC_N_LA14 IO_L37N_GCLK12_0 H18 FSMC_D9 IO_L43N_GCLK4_M1DQ5_1 D11 FMC_P_LA13 IO_L36P_GCLK15_0 K4 DDR3_UDM IO_L42P_CLK25_TRDY2_UDM_3 C11 FMC_N_LA13 IO_L36N_GCLK14_0 L15 FSMC_D2 IO_L42P_GCLK7_M1UDM_1 B9 FMC_P_LA12 IO_L35P_GCLK17_0 K3 DDR3_LDM IO_L42N_GCLK24_M3LDM_3 A9 FMC_N_LA12 IO_L35N_GCLK16_0 L16 FSMC_NE1 IO_L42N_CLK6_TRDY1_M1LDM_ 1 D9 FMC_P_CLK0 IO_L34P_GCLK19_0 H2 DDR3_DQ4 IO_L41P_GCLK27_M3DQ4_4 C9 FMC_N_CLK0 IO_L34N_GCLK18_0 K15 FSMC_CLK IO_L41P_CLK9_IRDY1_M1RASN_ 1 B8 FMC_P_LA11 IO_L33P_0 H1 DDR3_DQ5 IO_L41N_GCLK26_M3DQ5_3 A8 FMC_N_LA11 IO_L33N_0 K16 FSMC_A15 IO_L41N_GCLK8_M1CASN_1 T9 FMC_P_LA30 IO_L32P_GCLK29_2 J3 DDR3_DQ6 IO_L40P_M3DQ6_3 G8 FMC_P_LA10 IO_L32P_0 L12 FSMC_NE2 IO_L40P_GCLK11_M1A5_1 V9 FMC_N_LA30 IO_L32N_GCLK28_2 J1 DDR3_DQ7 IO_L40N_M3DQ7_3 F8 FMC_N_LA10 IO_L32N_0 L13 FSMC_A21 IO_L40N_GCLK10_M1A6_1 R8 FMC_P_LA29 IO_L31P_GCLK31_D14_2 J13 FSMC_A0 IO_L39P_M1A3_1 T8 FMC_N_LA29 IO_L31N_GCLK30_D15_2 L3 DDR3_LDQS# IO_L39N_M3LDQSN_3 U10 GPIO_LED2 IO_L30P_GCLK1_D13_2 K14 FPGA_PA0 IO_L39N_M1ODT_1 V10 USERCLK_2 IO_L30N_GCLK0_USERCCLK_2 L4 DDR3_LDQS IO_L38P_M3LDQS_3 R10 FMC_P_CLK1 IO_L29P_GCLK3_2 K2 DDR3_DQ2 IO_L38P_M3DQ2_3 T10 FMC_N_CLK1 IO_L29N_GCLK2_2 G16 FSMC_A10 IO_L38P_A5_M1CLK_1 U11 FMC_P_LA28 IO_L23P_2 K1 DDR3_DQ3 IO_L38N_M3DQ3_3 V11 FMC_N_LA28 IO_L23N_2 G18 FSMC_D7 IO_L38N_A4_M1CLKN_1 M10 FMC_P_LA27 IO_L22P_2 L2 DDR3_DQ0 IO_L37P_M3DQ0_3 N9 FMC_N_LA27 IO_L22N_2 H15 FSMC_A2 IO_L37P_A7_M1A0_1 N10 FMC_P_LA26 IO_L20P_2 L1 DDR3_DQ1 IO_L37N_M3DQ1_3 P11 FMC_N_LA26 IO_L20N_2 H16 FSMC_NOE IO_L37N_A6_M1A1_1 T12 FMC_P_LA25 IO_L19P_2 M3 DDR3_DQ8 IO_L36P_M3DQ8_3 V12 FMC_N_LA25 IO_L19N_2

15 H13 FSMC_A1 IO_L36P_A9_M1BA0_1 R11 FMC_P_LA24 IO_L16P_2 M1 DDR3_DQ11 IO_L36N_M3DQ9_3 T11 FMC_N_LA24 IO_L16N_VREF_2 H14 FSMC_A3 IO_L36N_A8_M1BA1_1 M11 FMC_P_LA23 IO_L15P_2 N2 DDR3_DQ10 IO_L35P_M3DQ11_3 N11 FMC_N_LA23 IO_L15N_2 F17 FSMC_D5 IO_L35P_A11_M1A7_1 U13 FMC_P_LA22 IO_L14P_D11_2 N1 DDR3_DQ9 IO_L35N_M3DQ11_3 V13 FMC_N_LA22 IO_L14N_D12_2 F18 FSMC_D4 IO_L35N_A10_M1A2_2 N12 FPGA_M1 IO_L13P_M1_2 P2 DDR3_UDQS IO_L34P_M3UDQS_2 P12 GPIO_SW0 IO_L13N_D10_2 K12 FSMC_NWE IO_L34P_A13_M1WE_1 T14 FMC_P_LA21 IO_L12P_D1_MISO2_2 P1 DDR3_UDQS# IO_L34N_M3UDQSN_3 V14 FMC_N_LA21 IO_L12N_D2_MISI3_2 K13 FSMC_D3 IO_L34N_A12_M1BA2_1 D8 FMC_P_LA9 IO_L11P_0 T2 DDR3_DQ14 IO_L33P_M3DQ12_3 C8 FMC_N_LA9 IO_L11N_0 E16 FSMC_A7 IO_L33P_A15_M1A10_1 C7 FMC_P_LA8 IO_L10P_0 T1 DDR3_DQ13 IO_L33N_M3DQ13_3 A7 FMC_N_LA8 IO_L10N_0 E18 FSMC_A8 IO_L33N_A14_M1A4_1 E7 FMC_P_LA7 IO_L9P_0 U2 DDR3_DQ12 IO_L32P_M3DQ14_3 E8 FMC_N_LA7 IO_L9N_0 H12 FSMC_A14 IO_L32P_A17_N1A8_1 B6 FMC_P_LA6 IO_L8P_0 U1 DDR3_DQ15 IO_L32N_M3DQ15_3 A6 FMC_N_LA6 IO_L8N_VREF_0 G13 FSMC_A4 IO_L32N_A16_M1A9_1 F7 FMC_P_LA5 IO_L7P_0 D17 FSMC_A9 IO_L31P_A19_M1CKE_1 E6 FMC_N_LA5 IO_L7N_0 M5 VTTREF IO_L31N_VREF_3 C5 FMC_P_LA4 IO_L6P_0 D18 FSMC_NBL1 IO_L31N_A18_M1A12_1 A5 FMC_N_LA4 IO_L6N_0 F14 FSMC_A11 IO_L30P_A21_M1RESET_1 U15 FMC_P_LA20 IO_L5P_2 G14 FSMC_A5 IO_L30N_A20_M1A11_1 B4 FMC_P_LA3 IO_L5P_0 C17 FSMC_A6 IO_L29P_A23_M1A13_1 V15 FMC_N_LA20 IO_L5N_2 C18 FSMC_NBL0 IO_L29N_A22_M1A14_1 A4 FMC_N_LA3 IO_L5N_0 P4 USART6_RX IO_L2P_3 B3 FMC_P_LA2 IO_L4P_0 P3 USART6_TX IO_L2N_3 A3 FMC_N_LA2 IO_L4N_0 F15 FSMC_D8 IO_L1P_A25_1 R13 FPGA_DIN_IN IO_L3P_D0_DIN_MISO_MISO1_2 N3 VTTREF IO_L1N_VREF_3 D6 FMC_P_LA1 IO_L3P_0 F16 FSMC_D6 IO_L1N_A24_VREF_1 T13 SPI2_MOSI_1 IO_L3N_MOSI_CSI_B_MISO0_2 C6 FMC_N_LA1 IO_L3N_0 U16 SPI3_SCK IO_L2P_CMPCLK_2 B2 FMC_P_LA0 IO_L2P_0 V16 SPI3_MISO IO_L2N_CMPMOSI_2 A2 FMC_N_LA0 IO_L2N_0 D4 HSWAPEN IO_L1P_HSWAPEN_0 R15 FPGA_CLK_IN IO_L1P_CCLK_2 C4 SYS_RESET# IO_L1N_VREF_0 T15 CMPMISO IO_L1N_M0_CMPMISO_2

16 V17 FPGA_DONE DONE_2 P13 CMPCS CMPCS_B_2 STM32F417 DDR3 SRAM JM3 JM4 A7 FSMC_A25 L8 ZQ 80 GND 80 GND A8 FSMC_A24 L3 WE# 79 GND 79 GND B8 FSMC_NE4 H1 VREFDQ 78 FPGA_TDI 78 FMC_N_LA37 B10 FSMC_NE3 M8 VREFCA 77 FPGA_TDO 77 FMC_P_LA37 C10 FSMC_NE2 B7 UDQS# 76 FPGA_TCK 76 FMC_N_LA36 K13 FSMC_A15 C7 UDQS 75 FPGA_TMS 75 FMC_P_LA36 K14 FSMC_A14 D3 UDM 74 FMC_N_LA0 74 FMC_N_LA35 K15 FSMC_A13 T2 RESET# 73 FMC_P_LA0 73 FMC_P_LA35 L15 FSMC_A12 J3 RAS# 72 FMC_N_LA2 72 FMC_N_LA34 M7 FSMC_A11 K1 ODT 71 FMC_P_LA2 71 FMC_P_LA34 N7 FSMC_A10 T7 NC/A14 70 FMC_N_LA3 70 FMC_N_LA33 P7 FSMC_A9 T3 NC/A13 69 FMC_P_LA3 69 FMC_P_LA33 R7 FSMC_A8 G3 LDQS# 68 FMC_N_LA4 68 FMC_N_LA32 N6 FSMC_A7 F3 LDQS 67 FMC_P_LA4 67 FMC_P_LA32 P6 FSMC_A6 E7 LDM 66 FMC_N_LA1 66 FMC_N_LA31 K3 FSMC_A5 A3 DQ15 65 FMC_P_LA1 65 FMC_P_LA31 J3 FSMC_A4 B8 DQ14 64 FMC_N_LA5 64 FMC_N_LA30 J2 FSMC_A3 A2 DQ13 63 FMC_P_LA5 63 FMC_P_LA30 H2 FSMC_A2 A7 DQ12 62 FMC_N_LA6 62 FMC_N_LA29 H3 FSMC_A1 C2 DQ11 61 FMC_P_LA6 61 FMC_P_LA29 E2 FSMC_A0 C8 DQ10 60 FMC_N_LA12 60 FMC_N_LA28 R11 FSMC_D12 C3 DQ9 59 FMC_P_LA12 59 FMC_P_LA28 P11 FSMC_D11 D7 DQ8 58 FMC_N_LA8 58 FMC_N_LA27 N11 FSMC_D10 H7 DQ7 57 FMC_P_LA8 57 FMC_P_LA27 R10 FSMC_D9 G2 DQ6 56 FMC_N_LA7 56 FMC_N_LA26 P10 FSMC_D8 H8 DQ5 55 FMC_P_LA7 55 FMC_P_LA26 R9 FSMC_D7 H3 DQ4 54 FMC_N_CLK0 54 FMC_N_LA25 P9 FSMC_D6 F8 DQ3 53 FMC_P_CLK0 53 FMC_P_LA25 P8 FSMC_D5 F2 DQ2 52 GND 52 FMC_N_LA24 R8 FSMC_D4 F7 DQ1 51 GND 51 FMC_P_LA24 B3 FSMC_A22 E3 DQ0 50 FMC_N_LA9 50 FMC_N_LA23 B2 FSMC_A21 L2 CS# 49 FMC_P_LA9 49 FMC_P_LA23 B1 FSMC_A20 K9 CKE 48 FMC_N_LA11 48 FMC_N_LA22 A1 FSMC_A19 K7 CK# 47 FMC_P_LA11 47 FMC_P_LA22 A2 FSMC_A23 J7 CK 46 FMC_N_LA10 46 FMC_N_LA21

17 A3 FSMC_NBL1 K3 CAS# 45 FMC_P_LA10 45 FMC_P_LA21 A4 FSMC_NBL0 M3 BA2 44 FMC_N_LA13 44 FMC_N_CLK1 L14 FSMC_D1 N8 BA1 43 FMC_P_LA13 43 FMC_P_CLK1 M14 FSMC_D0 M2 BA0 42 FMC_N_LA14 42 GND M15 FSMC_A18 N7 A12/BC# 41 FMC_P_LA14 41 GND N13 FSMC_A17 R7 A11 40 FMC_N_LA16 40 PH13 N14 FSMC_A16 L7 A10/AP 39 FMC_P_LA16 39 (No Connected) N15 FSMC_D15 R3 A9 38 FMC_N_LA18 38 PC13 P14 FSMC_D14 T8 A8 37 FMC_P_LA18 37 (No Connected) P15 FSMC_D13 R2 A7 36 FMC_N_LA15 36 (No Connected) B5 FSMC_NL R8 A6 35 FMC_P_LA15 35 ADC3_IN7 A11 FSMC_NE1 P2 A5 34 FMC_N_LA17 34 PI4 B11 FSMC_NWAIT P8 A4 33 FMC_P_LA17 33 ADC3_IN8 C11 FSMC_NWE N2 A3 32 FMC_N_LA19 32 PI5 D10 FSMC_NOE P3 A2 31 FMC_P_LA19 31 ADC12_IN6 D11 FSMC_CLK P7 A1 30 FMC_N_LA20 30 PI6 C12 FSMC_D3 N3 A0 29 FMC_P_LA20 29 ADC123_IN13 B12 FSMC_D2 28 (No Connected) 28 PI7 27 (No Connected) 27 ADC3_IN6 26 (No Connected) 26 PI9 25 I2C3_SMB 25 ADC3_IN4 24 (No Connected) 24 OTG_ALARM 23 I2C3_SCL 23 ADC123_IN10 22 USART6_TX 22 OTG_SW_ON 21 I2C3_SDA 21 DAC2 20 USART6_RX 20 OTG_VBUS 19 SPI3_SCK 19 DAC1 18 ETH_RXN 18 OTG_ID 17 SPI3_SS 17 (No Connected) 16 ETH_RXP 16 OTG_DP 15 SPI3_MOSI 15 SDIO_DET 14 ETH_TXN 14 OTG_DM 13 SPI3_MISO 13 SDIO_D0 12 ETH_TXP 12 (No Connected) 11 (No Connected) 11 SDIO_CMD 10 ETH_LED1# 10 I2C2_SMB 9 CAN1_TX 9 SDIO_CLK 8 ETH_LED0# 8 I2C2_SCL 7 CAN1_RX 7 V_BAT 6 GND 6 I2C2_SDA

18 5 GND 5 GND 4 SYS_RESET# 4 (No Connected) 3 VCC2.5 3 VCC2.5 2 VCC3.3 2 VCC3.3 1 VCC5.0 1 VCC5.0 Table 10 : FPGA 핀맵연결