DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

태겨 고
5 years ago
Views:

1 2012 년 6 월전자공학회논문지제 49 권 SD 편제 6 호 1 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 6, June 2012 논문 SD-6-1 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터 (A Fully-Integrated DC-DC Buck Converter Using A New Gate Driver ) 안영국 *, 전인호 *, 노정진 ** * ( Youngkook Ahn, Inho Jeon, and Jeongjin Roh ) 요 약 본논문은패키징인덕터를이용한완전집적화된 DC-DC 벅컨버터를소개한다. 사용된패키징인덕터는본딩와이어와리드프레임의기생인덕턴스를포함한다. 이들은실리콘위에서구현되는온 - 칩인덕터보다높은 Q 인자를가진다. 또한본논문은고주파스위칭컨버터의효율적인레귤레이션을위해로우 - 스윙게이트드라이버를제안한다. 로우 - 스윙드라이버는다이오드 - 커넥티드트랜지스터의전압드롭을이용한다. 제안된컨버터는 0.13-μm CMOS 공정을통해설계및제작되었다. 제작된벅컨버터의효율은입출력전압비가 3.3 V/ 2.0 V 와 2.8 V/ 2.3 V 일때, 각각 68.7%, 86.6% 로측정되었다. Abstract This paper presents a fully-integrated buck converter equipped with packaging inductors. These inductors include parasitic inductances of the bonding wires and lead frames in the package. They have significantly better Q factors than the best on-chip inductors implemented on silicon. This paper also proposes a low-swing gate driver for efficient regulation of high-frequency switching converters. The low-swing driver uses the voltage drop of a diode-connect transistor. The proposed converter is designed and fabricated using a 0.13-μm CMOS process. The fully-integrated buck converter achieves 68.7% and 86.6% efficiency for 3.3 V/2.0 V and 2.8 V/2.3 V conversions, respectively. Keywords : Fully-integrated DC-DC converter, packaging inductor, gate driver, diode-connected, low-voltage swing Ⅰ. 서론 최근휴대용기기의경우집적화된혼성신호회로와 system-on-a-chip (SOC) 기술의발전으로더욱더소형화를추구하고있으며이에따라더욱더작고가볍고얇은두께, 긴배터리수명시간을요구하고있다 [1~2]. 효율적인전력관리를위한대표적인파워매니지먼트 * ** 학생회원, 정회원, 한양대학교전자통신공학과 (Department of Electronics & Communication Engineering) 본연구는지식경제부가지원하는산업융합원천기술개발사업을통해개발된결과임을밝힙니다. ( , 융복합혁신반도체기술개발 ) 접수일자 : 2012년3월19일, 수정완료일 :2012년5월4일 회로는리니어레귤레이터, 인턱터-타입과스위치드-커패시터타입의 DC-DC 컨버터들이있다. 리니어레귤레이터는온-칩이가능하나, 오직스텝-다운동작만가능하며입 출력전압비가감소할수록효율이낮아지는단점을가진다. 스위치드-커패시터컨버터역시온-칩이가능하나, 많은스위치의사용으로인해컨트롤이복잡해지고, 스위칭노이즈가큰단점을가진다. 인덕터타입의컨버터는큰외부소자인인덕터와커패시터의사용에의해보드면적을크게차지하는문제점을가진다. 하지만매우높은변환효율을가지는장점으로인해휴대용기기에널리사용되고있다. 이처럼휴대용기기에널리사용되고있는대부분의파워매니지먼트 (227)

2 2 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터안영국외 회로들은다수의집적화된회로와비교적적은수의외부수동소자들로구성되어있다. 하지만점점소형화를추구하고있는휴대용기기에맞추기위해서는외부수동소자들도모두집적하여궁극적으로 DC-DC 컨버터를완전집적화하는것이중요하다. DC-DC 컨버터의완전집적화는작은칩면적, 생산비용절감과더불어환경까지생각할수있는 SOC 칩을가능하게한다. 그러나현재까지널리사용되고있는인덕터-타입컨버터의경우 µ 대의큰인덕터와커패시터가사용되기때문에이정도의크기를실리콘위에집적시키는것은매우비현실적이다. 따라서 DC-DC 컨버터의완전집적화를이루기위해서는반드시출력단필터를구성하는인덕터와커패시터의크기를줄여야한다. 현재까지파워컨버터의완전집적화에관한대부분의연구들은효율적인전력변환을위해실리콘 / 비실리콘기판위에수동소자들을집적화하는데집중하고있으며이러한연구결과로다양한기술이나오고있다 [3~11]. [3] 에서는저전력 DC-DC 벅컨버터를위해 PCB 에집적화된인덕터가소개되었고, [4~5] 에서는고급테크놀로지 CMOS 공정을이용하여밀리-와트급의파워컨버터에사용되는인덕터가소개되었다. [6] 에서는 plastic deformation magnetic assembly (PDMA) 기술을이용한높은인덕턴스와작은면적을가지는 IC-level의인덕터가소개되었다. [7] 에서는패키지에장착한오프-칩에어-코어인덕터가소개되었다. 그리고 [8~11] 에서는특별한기술없이단지스위칭주파수만을증가시켜오프-칩소자들의크기를실리콘위에집적화할수있는크기로줄인후온-칩나선형인덕터와 MOS/MIM 커패시터를이용하여 DC-DC 컨버터를완전집적화하였다. 본논문에서는기존의완전집적화된 DC-DC 컨버터에서사용되었던온-칩나선형인덕터가가지는큰실리콘다이면적과낮은 Q 인자에대한문제점을개선하기위한새로운방법으로상대적으로높은 Q 인자를가지는패키징인덕터를이용한완전집적화된 DC-DC 벅컨버터를소개한다. 제작된컨버터는인덕터와커패시터의사이즈를온-칩레벨로줄이기위해 50 MHz의높은스위칭주파수를이용한다. 그리고고속동작시에효율적인데드-타임지연을얻을수있는새로운게이트드라이버회로를제안한다. II 장에서는완전집적화된컨버터에서인덕터의설계에대해서설명한다. III 장에서는제안된컨버터의회로구현에대해설명한다. 실험결과는 Ⅳ 장에서설명한다. 그리고이논문의결론은 Ⅴ 장에서설명한다. Ⅱ. DC-DC 컨버터의인덕터설계 1. 본딩와이어인덕터 높은 Q 인덕터를얻을수있는한가지방법은 RF 분야에서많이연구되고있는본딩와이어의자기인덕턴스를이용하는방법이있다. 본딩와이어인덕터는매우작은직렬저항성분을가지기때문에높은 Q 값을가질수있고, 차지하는면적이작고, 정교한최신자동본딩기계의이용으로인해와이어길이의오차가 5% 보다작은장점을가진다 [12]. 본딩와이어의전기적인특성은그들의물리적인크기에의존하기때문에본딩와이어를이용하기위해서는정확한모델링이필요하다. 그림 1은 EIA/JEDEC의스탠다드본딩-와이어모델에서인덕턴스를계산하기위한구성을나타낸것이다 [13]. [13] 에나타낸자기인덕턴스 (L S ) 와상호인덕턴스 (L M) 의수식을이용하여 2개의병렬와이어에대한루프인덕턴스는다음과같다. (1) 여기서사용된와이어의전체지름을알면 dc 저항은수식 (2) 와같이근사화될수있다. (2) 여기서 L은사용된와이어의전체길이이고, σ는와이어의전도성, A는와이어의단면적을나타낸다. r l I Wires in parallel 그림 1. 인덕턴스계산을위한구성 Fig. 1. Configuration for inductance calculation. d (228)

3 2012 년 6 월전자공학회논문지제 49 권 SD 편제 6 호 3 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 6, June 패키징인덕터 온-칩나선형인덕터의설계는 Q 인자의희생이없이할수없다. 이것은온-칩나선형인덕터의설계시발생되는 high trace resistance, 기판그리고 interlayer capacitive coupling, eddy current loss 때문에 Q 인자가낮아지기때문이다. 또한파워매니지먼트회로에서요구되는인덕턴스는 RF 회로에서요구되는인덕턴스보다매우크기때문에낮은 Q 인자에대한문제점은더욱심각해진다. [14] 에서는높은 Q 인덕턴스를얻기위해본딩와이어의기생성분을이용하였으며, 18 nh의큰인덕턴스를얻기위해추가적인본딩작업을통해실리콘다이위에나선형형태로구현하였다. 본논문에서는 DC-DC 컨버터에서사용되는온-칩나선형인덕터의낮은 Q 인자에대한문제점을개선하기위한새로운대안으로패키지에존재하는본딩와이어와리드프레임의기생인덕턴스성분을모두포함하는패키징인덕터의이용을제안한다. 패키징인덕터는낮은기생저항성분으로인해실리콘에형성된온-칩인덕터에비해상당히높은 Q 인자를가질수있고, 주된오차는패키지 cavity에연결되는본딩와이어의길이의변화에의존한다 [15]. 그림 2는패키징인덕터를가지는완전집적화된 DC-DC 컨버터를이용하여구성한 SOC 아키텍처를나타낸것이다. DC-DC 컨버터에서출력단필터역할을하는수동소자들을패키징인덕터와온-칩커패시터를이용하여완전집적화함으로써 DC-DC 컨버터와부하회로들과의거리가매우짧아질수있다. 이로인해기존의 multi-chip 형태에서기생성분에의해발생되었던 power supply interconnection delay 와 load Lead High conductive material Bonding wire Packaging inductor Bonding pad DC-DC converter Power Transistors Output V OUT Core1 Controller Input Decoupling Core2 그림 2. 완전집적화된 DC-DC 컨버터를이용한 SOC 아키텍처 Fig. 2. SOC architecture using fully-integrated DC-DC converter. Core 3 Lead frame MQFP Package Molding compound Die Die attached pad (a) Bonding wire 그림 3. MQFP 패키지 (a) 구조 (b) 전기데이터 Fig. 3. MQFP package. (a) Structure (b) Electrical data Package Configuration Package Size (mm) Lead Count MQFP 28 X Electrical Data Inductance Capacitance Resistance 9.67 (nh) 1.38 (pf) 86.2 (mω) transient 시의 response time을상당히줄일수있다. 또한그림 2에서처럼칩내부에위치한다양한아날로그, 디지털코어들이하나의 DC-DC 컨버터를통해 DC 파워를공급받는게가능하기때문에 SOC 어플리케이션에서전원관리문제를해결하기위한하나의방법이될수있다. 그림 3은본논문에서사용된패키지의구조와전기데이터를나타낸것이다 [16]. 사용된패키지타입은 MQFP이며, 그림 3의전기데이터는패키징인덕터가 DC-DC 컨버터에서사용하기에충분한인덕턴스를가지는것을보여준다. 그리고패키징인덕터는매우작은기생저항값을가지기때문에높은 Q 인자를갖는장점이있다. Ⅲ. 완전집적화된벅컨버터의구조및회로설계 1. 완전집적화된벅컨버터 그림 4 는제작된완전직접화된벅컨버터의블록다 PWM SR-latch Q R S V IN ( V) Gate driver Comparator Verr ramp PM SW NM Clock & ramp CIN (b) Input decoupling capacitor Packaging inductor L Compensation Output capacitor VFB VREF Error amplifier COUT V OUT 그림 4. 완전직접화된벅컨버터의블록다이어그램 Fig. 4. Block diagram of the fully-integrated buck converter. RF1 RF2 (229)

4 4 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터안영국외 이어그램을나타낸것이다. 설계된컨버터는모놀리식컨트롤러와온-칩수동소자들로구성되어있다. 여기서 R F1, R F2 는테스트시에출력전압의가변을위한목적으로따로오프-칩으로구성하였다. 기본적인컨트롤방식은빠른스위칭동작에따른전류감지의어려움으로인해전압-모드방식을적용하였다. 그리고완전집적시에온-칩나선형인덕터가가졌던낮은 Q 인자의문제점을보완하기위해 MQFP 패키지에존재하는본딩와이어와리드프레임의기생인덕턴스를이용하였다. 그리고시뮬레이션시에패키징인덕터의정확한특성을확인하기위해 lumped-equivalent circuit [17] 과그림 3 (b) 의전기데이터를이용하였다. 2. 게이트드라이버일반적으로 DC-DC 컨버터에서파워손실은주로전도성소모, 스위칭소모, 단락전류소모에의해발생된다. 이중에서단락전류소모는파워트랜지스터들을드라이브하는버퍼단의설계와관계가있다. 만약단순한인버터체인구조를이용할경우에는스위칭구간에서단락전류가발생하게되어큰전류가파워트랜지스터들을통해흐르게된다. 이로인해컨버터의효율이낮아지는문제점이발생한다. 따라서단락전류가흐르지않게하기위해서는전이구간에서파워트랜지스터가모두오프가되는데드-타임구간을가지는버퍼회로가반드시필요하다. 높은주파수로동작하는컨버터또한파워트랜지스터를구동하는버퍼회로에데드-타임구간을요구함과동시에게이트구동시에발생되는파워소모를줄이기위한기술도함께요구된 VIN VIN PWM M1 VP PM Charge CP1 Discharge M3 L VOUT SW M2 C VP, VN waveforms VN VIN NM V VP CP2 0 VN VN = (VIN- V) time M4 CP1, CP2 : parasitic capacitance 그림 5. 제안된게이트드라이버 Fig. 5. Proposed gate driver. 다. [18] 은단순히인버터체인을이용한것으로구현이매우쉽지만스위칭구간에서단락전류가발생하며, PMOS, NMOS 파워트랜지스터의구동을위해각각의인버터체인이필요하다. 따라서게이트구동시에불필요한파워가소모될수있다. 본논문에서는 DC-DC 컨버터의스위칭손실과게이트드라이버단의파워소모를줄이기위해최종버퍼단들을하나로병합하여충 / 방전동작시에불필요한파워소모를줄인회로를제안한다. 제안된게이트드라이버회로는그림 5에나타내었다. 제안된게이트드라이버는 M3을다이오드-커넥티드로구성하여 NM 파워트랜지스터가로우-전압스윙을하게끔구성한회로이다. 따라서 V N 의 high 레벨은 M3 의다이오드-커넥티드구성으로인해 V IN 이아니라아래의식들에의해정해진다. 일단충전동작이시작되면 V N 의전압변화는다음과같이표현될수있다 [19]., when (3) (4) 여기서 n은 subthreshold slope factor 이고, I D0 는공정의존성파라미터, k는볼츠만상수, T는절대온도, 그리고 q는전하량이다. 따라서 V N 의 high 레벨은 V IN - V TH3 이후부터는 I D3.weak 에의해결정되게된다. 식 (4) 을통해알수있듯이 V N 이점점증가할때 V GS3 는감소하고이로인해 I D3.weak 도감소한다. 이러한관계로인해 V N 은 V IN 보다낮은전압레벨을가지게되고, 이때의전압변화는다음과같이표현될수있다., when (5) 식 (4), (5) 를통해알수있듯이, 전압스윙레벨은 I D3.weak 에의해결정되고, M3의 W/L을통해조절할수있다. 제안된회로는데드-타임지연경로에최소의트랜지스터들이있기때문에높은주파수에서동작하는컨버터에 1 ns 이하의매우짧은데드-타임지연을제공할수있는구조이며, 게이트드라이버의최종단에존재하는충 / 방전경로를하나로줄임으로써게이트드라 (230)

2012 년 6 월전자공학회논문지제 49 권 SD 편제 6 호 5 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 6, June 2012 2.5 2.0 1.5 1.0 0.5 Conv.

5 2012 년 6 월전자공학회논문지제 49 권 SD 편제 6 호 5 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 6, June Conv. 400m [18] 200m I PM 0-200m -400m -600m I NM Shoot-through current Lead wire Prop V P V N I PM -200m -400m I NM -600m V 1.69u 1.695u 1.7u 1.705u 1.71u 1.715u 1.72u 그림 6. 게이트드라이버의시뮬레이션파형 Fig. 6. Simulated waveforms of gate drivers. 이버자체의파워소모도줄일수있다. 그리고 V N 의전압스윙이수식 (4), (5) 에의해 0에서 (V IN - V) 가되기때문에 NM 파워트랜지스터의게이트구동시의파워소모를줄일수있고, 수식 (6) 을통해서알수있다 [20]. (6) Power transistors and PWM controller Bonding wire Output Decoupling 3.6 mm Decoupling 2.8 mm 그림 7. 제안된벅컨버터의칩사진 Fig. 7. Photograph of the proposed buck converter. 여기서 V는 M3가 weak inversion region 에있을때 V N 의전압변화량이고, F SW 는컨버터의스위칭주파수이다. 그림 6은 V IN=2.5 V, F SW=50 MHz, D=0.5, I L=300 ma일때기존회로와제안된게이트드라이버의시뮬레이션파형을나타낸것이다. 여기서 I PM, I NM 은각각 PM, NM 파워트랜지스터를통해흐르는전류이다. 그림에서보듯이, 제안된회로는구동신호 V P, V N 이데드-타임지연을가지기때문에 PM과 NM이동시에턴 -온되는경우가없어기존 CMOS 버퍼 [18] 와비교시큰단락전류를피할수있다. 또한다이오드-컨넥티드구성으로인해 V N 의신호가 0에서 (V IN - V) 로스윙하는것을알수있다. Ⅲ. 실험설계된컨버터는 0.13-μm CMOS 공정을이용하여제작되었다. 제안된컨버터는온-칩나선형인덕터에비해상대적으로높은 Q 인자를가지는패키징인덕터와 MIM 커패시터를이용하여완전집적화하였다. 제작된칩은출력단필터를집적할수있는사이즈로줄이기위해 50 MHz의높은스위칭주파수를이용하였다. 그림 7은칩사진을나타낸것이다. 그림에서보는 V OUT I OUT V OUT: 1V/Div, 1us I OUT: 50mA/Div, 1us 그림 8. 부하전류변화에따른출력전압변화 Fig. 8. Output voltage variation by load variation. 바와같이큰인덕턴스를얻기위해패키지에존재하는본드와이어와리드프레임을모두이용하였다. 그림 8은부하전류변화에따른출력전압의변화를측정한파형을나타낸것이다. 측정조건은 V IN =3.3 V, V OUT=2.0 V, F SW=50 MHz이고, 부하전류의변화는 40 ma에서 120 ma이다. 제작된컨버터의 transient time 은약 200 ns이고, 출력전압의리플은약 300 mv 이다. 그림 9는입출력전압비가 3.3 V/2.0 V와 2.8 V/2.3 V일때의효율을나타낸것으로, 전력효율은각각 68.7%, 86.6% 로측정되었다. 표 1은제작된칩의성능을요약한것이다. 제작된 (231)

6 6 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터안영국외 표 1. DC-DC 벅컨버터성능 Table 1. Performance of the DC-DC buck converter. 그림 9. 측정된효율 Fig. 9. Measured efficiency results. 칩의입력전압범위는 V, 스위칭주파수는 50 MHz, 최대허용전류는 300 ma이다. 소모된전체실리콘면적은약 10 mm2이다. 표 2는제안된컨버터와이전에발표된온-칩컨버터들의성능비교를나타낸것이다. [6] 은 DC-DC 컨버터의출력필터의크기를줄이기위해높은스위칭주파수를이용하였고, 패키지위에오프-칩에어-코어인덕터를사용하였다. 반면에 [8~11] 은높은스위칭주파수와온-칩나선형인덕터를이용하여완전집적화를이루었다. 대부분의컨버터들은입 출력변환대비비슷한효율및부하전류범위를가졌다. 본논문에서는완전집적화를위해 50 MHz의높은스위칭주파수와패키지에존재하는기생인덕턴스와 MIM 커패시터를 면적공정스위칭주파수 효율 입력전압범위인덕터출력커패시터부하전류범위출력리플전압 Load regulation Line regulation 3.6 X 2.8 mm μm CMOS 50 MHz IN=2.8, V OUT=2.3V, Io=180mA IN=3.3, V OUT=2.0V, Io=180mA V 19.9 nh 3.4 nf 0-300mA 300 mv Io=100mA to 300mA, V IN =2.8V V IN = 2.8V to 3.3V, Io=50mA 이용하였다. 제안된컨버터는온-칩나선형인덕터에비해높은 Q 인자를가지는패키징인덕터의이용으로 [7~11] 과비교시상대적으로높은변환효율을가짐을알수있다. Ⅳ. 결론 본논문에서는 DC-DC 컨버터를완전집적화를하는데있어가장문제가되었던인덕터의온-칩에대한새로운방법으로패키징인덕터의사용법을제안하였다. 표 2. 제작된컨버터와이전결과물과의성능비교 Table 2. Performance comparison of this design with previously reported works. [7] [8] [9] [10] [11] This work Process 90nm CMOS 0.13um CMOS 0.18um RF BiCMOS 0.18um SiGe BiCMOS 0.18um CMOS 0.13um CMOS Fsw (MHz) L (nh) C OUT (nf) I OUT (ma) V IN (V) V OUT (V) Eff. (%) V ripple (mv) Implementation of inductor External inductor incuctor incuctor incuctor incuctor Packaging inductor (232)

7 2012 년 6 월전자공학회논문지제 49 권 SD 편제 6 호 7 Journal of The Institute of Electronics Engineers of Korea Vol. 49-SD, NO. 6, June 2012 이기술은인덕터를만들기위해특별한기술을필요로하지않는다. 그리고본논문에서는높은스위칭동작을하는컨버터에효율적인데드-타임지연을제공할수있는새로운게이트드라이버도제안하였다. 제안된완전집적화된 DC-DC 벅컨버터는실험을통해그성능이검증이되었다. 제안된접근방법은매우작고얇은 PCB 솔루션을요구하는모바일전자기기에매우매력적인기술이될것이다. 참고문헌 [1] 이민우, 김형중, 노정진, SoC 전원관리를위한인덕터와커패시터내장형 100MHz DC-DC 부스트변환기, 대한전자공학회논문지, 제 46 권, 8 호, 쪽, 2009 년. [2] 김영재, 남현석, 안영국, 노정진, Stacked Interleaved 방식의 50MHz 스위칭주파수의벅변환기, 전자공학회논문지, 제 46 권, SD 편, 6 호, 쪽, 2009 년 6 월. [3] M. Ludwig, M. Duffy, T. O'Donnell, P. McCloskey and S. C. Ó. Mathùna PCB integrated inductors for low power DC DC converter, IEEE Trans. Power Electron., vol. 18, pp , July [4] E. McShane and K. Shenai, A CMOS monolithic 5MHz, 5 V, 250 ma, 56% efficiency switch-mode boost converter with dynamic PWM for embedded power management, in Proc. Conf. Record Industry Applications Society Annu. Conf., 2001, pp [5] A. Abedinpour, A. Trivedi, and K. Shenai, DC DC power converter for monolithic implementation, in Proc. Conf. IEEE Industry Applications Soc Annu. Meeting, 2000, pp [6] J. Zou, J. Chen, C. Liu, and J. Schutt-Aine, Plastic Deformation Magnetic Assembly(PDMA) of out-of-plane microstructures: technology and application, J. Microelectromech. Syst., vol. 10, no. 2, pp , Jun [7] P. Hazucha, G. Schrom, J. Hahn, B. A. Bloechel, P. Hack, G. E. Dermer, S. Narendra, D. Gardner, T. Karnik, V. De, and S. Borkar, A 233 MHz 80% 87% efficient four-phase DC-DC converter utilizing air-core inductors on package, IEEE J. Solid-State Circuits, vol. 40, no. 4, pp , Apr [8] J. Wibben and R. Harjani, A High-efficiency DC-DC Converter Using 2nH Integrated Inductors, IEEE J. Solid-State Circuits, vol. 43, no. 4, pp , Apr [9] S. Abedinpour, B. Bakkaloglu, and S. Kiaei, A multi-stage interleaved synchronous buck converter with integrated output filter in 0.18 um SiGe process, IEEE Trans. Power Electron., vol. 22, pp , Nov [10] J. Sun, D. Giuliano, S. Devarajan, J. Lu, T. P. Chow, and R. J. Gutmann, Fully monolithic cellular buck converter design for 3-D power delivery, IEEE Trans. Very large Scale Integr. (VLSI) Syst., vol. 17, no. 3, Mar [11] M. Alimadadi, S. Sheikhaei, G. Lemieux, S. Mirabbasi, W. G. Dunford, and P. R. Palmer, A fully integrated 660MHz low-swing energyrecycling dc-dc converter, IEEE Trans. Power Electron., vol. 24, pp , June [12] H. Khatri, P. S. Cudem, and L. E. Larson, Integrated RF interference suppression filter design using bond-wire inductors, IEEE Trans. Microw. Theory Tech., vol. 56, no. 5 pp , May [13] Bond Wire Modeling Standard, EIA/JEDEC Standard EIA/JESD59, Jun [14] Wens, M. Steyaert, A fully-integrated 0.18um CMOS DC-DC step-down converter, using a bondwire spiral inductor, IEEE Custom Integr. Circuits Conf. (CICC), 2008, pp [15] P. J. Sullivan, B. A. Xavier, and W. H. Ku, An integrated CMOS distributed amplifier utilizing packaging inductance, IEEE Trans. Microwave Theory Tech., vol. 45, pp , Oct [16] MQFP data sheet. [Online]. Available: [17] C.-T. Tsai, Package inductance characterization at high frequencies, IEEE Trans. Comp., Packag., Manufact. Technol. B, vol. 17, no. 2, pp , May [18] N. C. Li, G. L. Haviland, and A. A. Tuszynski, CMOS tapered buffer, IEEE J. Solid-State Circuits, vol. 25, pp , [19] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, New York: Holt Rinehart and Winston, [20] M. D. Mulligan, B. Broach, and T. H. Lee, A constant-frequency method for improving light-load efficiency in synchronous buck (233)

8 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터안영국외 converters, IEEE Trans. Power Electron. Lett., vol. 3, no. 1, pp.

계측공학과석 박사통합과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 전인호 ( 학생회원 ) 2012 년한양대학교전자컴퓨터공학부학사졸업 2012 년 ~

1996 년삼성전자선임연구원 1998 년미국 Pennsylvania State University 전기공학석사졸업 2001 년 University of Taxas at Austin. 컴퓨터공학박사.

8 8 새로운게이트드라이버를이용한완전집적화된 DC-DC 벅컨버터안영국외 converters, IEEE Trans. Power Electron. Lett., vol. 3, no. 1, pp , Mar 안영국 ( 학생회원 ) 2006 년경상대학교전자공학과학사졸업 2007 년 ~ 현재한양대학교전자. 전기. 제어. 계측공학과석 박사통합과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 전인호 ( 학생회원 ) 2012 년한양대학교전자컴퓨터공학부학사졸업 2012 년 ~ 현재한양대학교전자통신공학과석 박사통합과정 < 주관심분야 : System IC design, DC-DC converters 설계 > 저자소개 노정진 ( 정회원 ) 1990 년한양대학교전기공학과학사졸업 1996 년삼성전자선임연구원 1998 년미국 Pennsylvania State University 전기공학석사졸업 2001 년 University of Taxas at Austin. 컴퓨터공학박사 년 Intel. USA, senior design engineer 2001 년 ~ 현재한양대학교에리카캠퍼스전자통신공학과교수 < 주관심분야 : CMOS DC-DC converters 설계, Over-sampling delta-sigma data converters 설계 > (234)

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 26, no. 3, Mar (NFC: non-foster Circuit).,. (non-foster match

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. 2015 Mar.; 26(3), 283 291. http://dx.doi.org/10.5515/kjkiees.2015.26.3.283 ISSN 1226-3133 (Print) ISSN 2288-226X (Online) Negative