DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

영대 송
4 years ago
Views:

특집 : TSV 를이용한 3 차원전자접합 차원실장을위한 의 충전및 칩적층기술 Cu Filling into TSV and Si Dice Stacking for 3 Dimension Packaging Myong-Hoon Roh, Sang-Yoon Park, Wonjoong Kim and Jae-Pil Jung 1.

칩모듈과비교하여높은집적도를가질수있는기술 이다 또한 칩간연결에서가장단거리로전기적통전 을가능하기때문에신호전달감소와전력소모를최소화 할수있는장점을갖고있다 그림 참조 Volume Production 를이용한 차원적층실장을위해서는 를 형성하는기술 에기능박막층을증착하는기술 내전도성금속을충전하는기술 웨이퍼박층화 기술 적층기술등다양한기술이요구된다 웨이퍼에

5D IC integration (with TSV/RDL/IPD interposer), Multichip Chip on TSV/RDL/IPD interposer (2.5D) CIS with TSV (2.

1 특집 : TSV 를이용한 3 차원전자접합 차원실장을위한 의 충전및 칩적층기술 Cu Filling into TSV and Si Dice Stacking for 3 Dimension Packaging Myong-Hoon Roh, Sang-Yoon Park, Wonjoong Kim and Jae-Pil Jung 1. 서론 최근전자제품의소형화 다기능화의요구가증가함 에따라고집적 고밀도의반도체소자를제조하기위 한차세대패키징기술로서 를이용한 차원패키징기술연구가활발히진행 되고있다 를이용한 차원패키징방법은실리콘 웨이퍼를관통하는비아 홀에전도성금속을충 전시켜칩내부에전기적통로를확보한후여러개의 칩을적층하여실장하는방법으로실리콘웨이퍼내부 에모든멀티칩시스템을형성할수있으며 다른멀티 칩모듈과비교하여높은집적도를가질수있는기술 이다 또한 칩간연결에서가장단거리로전기적통전 을가능하기때문에신호전달감소와전력소모를최소화 할수있는장점을갖고있다 그림 참조 Volume Production 를이용한 차원적층실장을위해서는 를 형성하는기술 에기능박막층을증착하는기술 내전도성금속을충전하는기술 웨이퍼박층화 기술 적층기술등다양한기술이요구된다 웨이퍼에 를형성하는대표적인기술에는레이저드릴 방법 과 방법 이있으며 다수의 의형성및다양한종횡비 D IC integration (with TSV/RDL/IPD interposer), Multichip 2.5D IC integration (with TSV/RDL/IPD interposer), Multichip Chip on TSV/RDL/IPD interposer (2.5D) CIS with TSV (2.5D) Passive Interposers Multi-LEDs on driver chip with TSV MEMS on ASIC with TSV CIS with TSV and DSP Active Interposers Memory/Logic+CPU/Logic with TSV Via Formation Insulator/seed layer deposition Via filling stacking Solder bumping Metal removal/wafer thinning 의비아홀형성이가능한 방법이선호되고있 다 에기능박막층을증착하는기술에는습식또 는건식산화법과 를사용하는방법이있으며 내전도성금속을충전하기위한방법으로전해도 금이대표적으로사용되고있다 웨이퍼의배면을제거하 여충전된 의개구부를노출시키는웨이퍼박층화기 술로는 방법 이사용되고있으며 솔더범프를형성하여웨이퍼를적 층하는방법이가장많이이용되고있다 그림 참조 본고에서는 를이용한 차원패키징기술에서 중요한인자로작용하는 형성 기능박막층형성 전도성금속충전방법및실리콘웨이퍼적층공정에 관하여기술하고자한다 2.1 TSV 형성 2. TSV 형성및적층공정 를형성하기위한방법으로서 공정과레 이저드릴공정이사용되고있다 이중레이저드릴 공정은레이저를이용하여실리콘웨이퍼에비아홀을 형성하는기술로대면적에용이하고금속층의가공이

SF 6 O 2 Photoresist Etching term SF 6 + e - (from plasma) SF 5 + + F + 2e - Si (solid) + 4F (gas) Sif 4 (gas) Residual polymer (passivation) etching, Si surface cleaning SF 6 + plasma Passivation

어공정이간편하다는장점이있다 그러나레이저드 릴공정은 가어려우며 개구부주변의많은 표면부산물 처리문제와종횡비 가큰비아홀형성이어렵다는문제점 을가지고있다 반면에 공정은반도체공정에서 사용하는 식각하는공정과 플라즈마를이용하여실리콘웨이퍼를 플라즈마를이용하여식각된실 리콘외벽에등방성에칭방지용보호층증착을반복하 여이방성에칭을유도하는공정이다 이러한 공정은다수의

2 SF 6 O 2 Photoresist Etching term SF 6 + e - (from plasma) SF F + 2e - Si (solid) + 4F (gas) Sif 4 (gas) Residual polymer (passivation) etching, Si surface cleaning SF 6 + plasma Passivation term C 4 F 8 gas SF 6 + plasma C 4 F 8 C 4 F 8 + e-(from plasma) C 3 F 6 + CF 2 + e - ncf 2 (CF 2 )n(teflon like polymer on Si surface) Passivation (Protecting polymer layer) 가능하며 친환경적이면서리소그라피공정이필요없 어공정이간편하다는장점이있다 그러나레이저드 릴공정은 가어려우며 개구부주변의많은 표면부산물 처리문제와종횡비 가큰비아홀형성이어렵다는문제점 을가지고있다 반면에 공정은반도체공정에서 사용하는 식각하는공정과 플라즈마를이용하여실리콘웨이퍼를 플라즈마를이용하여식각된실 리콘외벽에등방성에칭방지용보호층증착을반복하 여이방성에칭을유도하는공정이다 이러한 공정은다수의 를동시에형성할수있고 레이저드릴공정에비해다양한 의크기 및종횡비조절이가능하며공정중부산물에의한 불량률및 문제가없다 그러나 공 정의경우 가형성될영역만노출시켜줄마스크 및리소그라피공정이필요하여공정이복잡한단점을 가지고있다 그림 참조 2.2 기능박막층형성 기능박막층이란 내에전도성금속을충전하기 전에다양한목적으로증착하는박막으로서일반적으로 절연층 접합 확산방지층 시드층 의순서로비아홀내부에형성한다 절연층으로 를형성하기위해습식 건식산화법또는 방법을사용한다 습식 건식산화법을이용하여 절연층을형성할경우저비용이면서대량생산이가능하나 의내열한계로여겨지는알루미늄과실리콘의공 정온도 를초과하는 에서이루어지 는단점이있다 반면에 공정은 에 서공정이이루어지기때문에 의내열한계이 하의온도에서 절연층형성이가능하다 접합 확산방지층과시드층은 또는 을이용하여증착한다 접합 확산방지층은절연층인 와시드층의약한접착력을보완해주면서시드층 으로사용된금속 이 절연층내부로확산되 는것을막아주는박막층으로 이대표적이다 시드층 은저렴하면서전도성이우수한 가많이사용되고 있으나절연층내부로의확산조절이어려운단점이있 다 반면에시드층으로 를사용할경우비아홀충 전을위한도금에서전처리공정이필요없으며 황산 기반도금액에서 에비해안정하나고비용인단점이 있다 그림 참조 한편최근비아홀의미세화및 높은종횡비가요구되면서 나 를이용하여기 능박막층을형성할경우 가발생하 는문제점이야기되고있으며 이를해결하기위한방 법으로무전해도금공정을이용하여기능박막층을형 성하는연구도보고되고있다 2.3 전도성금속충전및웨이퍼박막화 충전에사용될소재의특성으로는높은전기전 도도 낮은응력및열신뢰성이좋아야한다 이러한 특성을만족시키는소재로 폴리실리콘 솔더 등이있으며 과폴리실리콘은 를이용하여 충전을하고 솔더는 방법으로충전을한다 각각의충전방법에 장단점이있으나본고에서는현재 에가장많이사 용되는 전해도금법에대해서기술하고자한다 전해도금법은이미반도체공정에서보편화된기 술로서공정비용이비교적저렴하고실리콘웨이퍼 패드등에적용분야 가넓고 양산이용이하다 그러나 전해도금법은앞 절에서설명한기능박막층증착이선행되어야하며 종횡비가높은 의경우균일한시드층증착이어려

차원실장을위한 의 충전및 칩적층기술 워균일한 도금층을형성하기어려우며도금시간이대부분 시간내외로길다는단점이있다 따라서균일한시드층의형성과 전해도금의충전시간을단축하려는연구가활발히진행되고있다 전해도금법은전류의종류에따라크게 법과펄스전류법으로구분할수있다

3 차원실장을위한 의 충전및 칩적층기술 워균일한 도금층을형성하기어려우며도금시간이대부분 시간내외로길다는단점이있다 따라서균일한시드층의형성과 전해도금의충전시간을단축하려는연구가활발히진행되고있다 전해도금법은전류의종류에따라크게 법과펄스전류법으로구분할수있다 전해도금법을이용하여비아홀을충전할경우비아홀의위아래이온밀도차이영향이나개구부모서리의전류집중영향으로개구부가먼저막혀버리는현상이발생한다 비아홀의위아래이온밀도차이를줄이기위여비아홀내벽을다양하게표면처리하여비아홀내벽과도금액사이의젖음성을향상시켜 충전을하는연구가보고되었다 개구부모서리의전류집중에따른개구부막힘 시임 기포등의문제를해결하여종횡비가높은비아홀을충전하기위해펄스전류법이고안되었다 펄스전류법은환원전류와산화전류를교대로인가하여개구부의전류집중을방지하는방법이다 최근에는비아홀의결함방지뿐만아니라충전시간을단축시키기위해서도금억제제와가속제가첨가된도금액에개구부가경사진 를이용하여 를충전하는연구 환원전류와산화전류를 인가한후오프타임 을둬그시간동안비 아홀내부로 이온이확산되어들어갈수있게하 는 전해도금법 등 이연구되고있다 그림 참조 다양한방법으로 충전된 는웨이퍼표면에도금된금속층과배면을 를공정을통하여연마하는웨이퍼박막화공정 후솔더범핑및적층공정에적용된다 한편 가형성된웨이퍼에박막화공정을먼저 수행한후하단에 시드층을증착하여하단부터 충전이시작하도록하는상향식 전 해도금도연구되고있다 그림 참조 상향식

Power supply Insulation tape Via formation thinning/ Insulator deposition Reduction current flow Electrode distance

Cathode substrate Sn 2+ Sn 2+ Anode substrate 전해도금은하단부터충전이시작되기때문에개구부 막힘이없고 기공이없으며종횡비가높은 충전 이가능하다 Maqnetic bar 2.

등다양하지만본절에서는 충전된 위에 범프를형성하는방법에대해서서술하였다 일반적으로리소그라피공정을이용하여솔더범프를제조할경우 코팅 필름마스킹 노광 제거등여러단계가요구된다 반면에저자등이연구발표한

도금액에일정한거리를유지하게건욕시키고 도금액을자석막대바를이용하여교반하면서실온에서도금을실시하였다 전해도금중전압변화측정을위해포화칼로멜전극 를표준전극으로사용하였다 그림 에도금장치를도식적으로나타내었으며 그림 에

4 Power supply Insulation tape Via formation thinning/ Insulator deposition Reduction current flow Electrode distance : 3cm Pt plate Seed Removal Cu-overplated layer (COL) Via opening Sn 2+ Via filling Back-side seed deposition Cathode substrate Sn 2+ Sn 2+ Anode substrate 전해도금은하단부터충전이시작되기때문에개구부 막힘이없고 기공이없으며종횡비가높은 충전 이가능하다 Maqnetic bar 2.4 솔더범프형성및실리콘웨이퍼적층 차원실장을위한실리콘칩간연결을위해솔더범프를사용한다 의미세화및미세피치화에대응하는솔더범프형성방법으로는전해도금이가장많이사용된다 전해도금으로형성할수있는솔더범프의조성은 등다양하지만본절에서는 충전된 위에 범프를형성하는방법에대해서서술하였다 일반적으로리소그라피공정을이용하여솔더범프를제조할경우 코팅 필름마스킹 노광 제거등여러단계가요구된다 반면에저자등이연구발표한 범핑공정을이용하면리소그라피와관련된 개공정을생략할수있어시간뿐만아니라비용절감에도효과적이다 솔더범핑법에의한전해도금은앞절에서서술한 충전된 를 범프형성용전극으로사용하고 판을양극으로사용하였다 두전극을황산기반 도금액에일정한거리를유지하게건욕시키고 도금액을자석막대바를이용하여교반하면서실온에서도금을실시하였다 전해도금중전압변화측정을위해포화칼로멜전극 를표준전극으로사용하였다 그림 에도금장치를도식적으로나타내었으며 그림 에 솔더범핑법으로형성한 범프의모습을나타내었다 솔더범핑법으로형성한 범프의리플로후모습을그림 에나타내었다 리플로후 범프는전해도금상태의 범프보다구형에가까운모습을 보였으며 계면에금속간화합물인 가 형성되었다 웨이퍼칩간적층방법에는초음파 접합 열압축 접합 리플로솔 더링 등이있다 초음파접합과열압축접합을이용하

차원실장을위한 의 충전및 칩적층기술 정성을가져야한다 또한 를이용한 차원실장기술의실용화를위해서는현재의웨이퍼칩간적층수준에서웨이퍼간적층수준으로크기를증가시키는기술발전도계속되어야할것이다 본고에서소개한 솔더범핑은리소그라피공정을생략함으로써가격경쟁력확보및생산성증대가가능하여 차원패키징의대면적화에도기여할것으로기대된다 감사의글 본연구는 프로그램 의

5 차원실장을위한 의 충전및 칩적층기술 정성을가져야한다 또한 를이용한 차원실장기술의실용화를위해서는현재의웨이퍼칩간적층수준에서웨이퍼간적층수준으로크기를증가시키는기술발전도계속되어야할것이다 본고에서소개한 솔더범핑은리소그라피공정을생략함으로써가격경쟁력확보및생산성증대가가능하여 차원패키징의대면적화에도기여할것으로기대된다 감사의글 본연구는 프로그램 의 지원으로수행되었습니다 참고문헌 여 차원으로적층할경우작용하는압력에의해얇은 웨이퍼가부서질수있다 그림 에는리플로솔더링에 의해적층된실리콘칩의모습을나타내었다 3. 결론 를이용한 차원실장에대한전반적인기술과 제조원가절감이가능한 솔더범프에대한 기술을소개하였다 차세대 를이용한패키징기술 은저렴하면서더미세하고높은종횡비를갖는비아 홀을단시간에충전할수있어야하며 열적기계적안

6 노명훈 년생 서울시립대학교대학원생 박사과정 전해도금범프형성연구 박상윤 년생 서울시립대학교대학원생 석사과정 전해도금특성평가연구 김원중 년생 서울시립대학교교수 금속가공 정재필 년생 서울시립대학교교수 마이크로접합 전자패키징 전해도금

DBPIA-NURIMEDIA

DBPIA-NURIMEDIA 특집 : 3D 마이크로시스템패키징및장비 Cu Filling into TSV and non-pr Sn bumping for 3 Dimension Chip Packaging Sung-Chul Hong, Wang-Gu Lee, Jun-Kyu Park, Won-Joong Kim and Jae-Pil Jung 1. 서론 Limit Sensor Through 17개이상