2020 년슈퍼컴퓨터개발선도사업신규과제사전공고내역 슈퍼컴퓨터개발선도사업 ( 20 년총 90 억원 ) ( 단위 : 억원 ) 연번 PM 분야연구주제명 예산 ( 국비 ) 선정과제수 공고형태 1 정보ㆍ융합기술슈퍼컴퓨터개발선도사업 90 1 개 연구주제안내서 합계 90 1 개 [

Size: px
Start display at page:

Download "2020 년슈퍼컴퓨터개발선도사업신규과제사전공고내역 슈퍼컴퓨터개발선도사업 ( 20 년총 90 억원 ) ( 단위 : 억원 ) 연번 PM 분야연구주제명 예산 ( 국비 ) 선정과제수 공고형태 1 정보ㆍ융합기술슈퍼컴퓨터개발선도사업 90 1 개 연구주제안내서 합계 90 1 개 ["

Transcription

1 2020 년슈퍼컴퓨터개발선도사업신규과제사전공고내역 슈퍼컴퓨터개발선도사업 ( 20 년총 90 억원 ) ( 단위 : 억원 ) 연번 PM 분야연구주제명 예산 ( 국비 ) 선정과제수 공고형태 1 정보ㆍ융합기술슈퍼컴퓨터개발선도사업 90 1 개 연구주제안내서 합계 90 1 개 [ 참고 ] PM 분야 : 정보 융합기술단 PM( 단장 ) 및기획위원은해당과제신청및참여가제한됨 사전공고는연구주제안내서에대한연구자의견을수렴하기위한것으로과제지원대상이아니며, 과제지원대상인정식공고는향후연구주제안내서확정시과제공고예정 (2020 년 3 월예정 ) 사전공고기간 : ( 수 ) ~ 3.20( 금 ) 사전공고의견수렴참여방법 한국연구재단 기획마루 ( 홈페이지접속후 로그인 * 제안탭하위항목 사전공고의견수렴 20년슈퍼컴퓨터개발선도사업사전공고및의견수렴게시물확인 ( 제목클릭 ) 의견수렴작성클릭 로그인방법 등록시아이디와비밀번호를사용하고현재 KRI 미등록자는신규등록을하여야함 기획마루에서개인정보수집등동의하고진행하기 기획마루상의의견수렴양식에 맞춰제안자의의견작성 기획마루에파일첨부가능 웹으로입력 / 저장중에러가발생할수있으니입력내용을다른파일에먼저저장하신후복사및붙여넣기로입력 - 1 -

2 2020- 슈퍼컴퓨팅기술개발 -1 공모유형지정 (Top-down) 슈퍼컴퓨터개발선도사업 사업목적 초고성능컴퓨팅기반산업 서비스기술발전주도를위한글로벌수준의슈퍼컴퓨터핵심기반기술개발 - 슈퍼컴퓨터의핵심기반기술 (CPU, SW, 노드 / 시스템 ) 자체개발을통한기술역량확보 - 엑사스케일슈퍼컴퓨팅시대를대비한중장기기반기술강화 - 산학연역량결집을통해국내초고성능컴퓨팅산업생태계활성화 추진배경 (4 차산업혁명핵심기반기술확보 ) HW SW 가통합된첨단기술집약체인슈퍼컴퓨터 개발을통해 4 차산업혁명핵심기반기술과역량을축적하고파급력있는주요기술을 확보하여관련산업발전을촉진하는계기를마련할필요성대두 - 초병렬성최적화기술은컴퓨팅관련모든분야에필요하며, 요소기술은무인이동체, IoT, 클라우드등에적용되어인공지능기술발전을유도 ( 글로벌슈퍼컴퓨팅기술보유국으로도약 ) CPU 를포함하는독자적인엑사스케일 슈퍼컴퓨터기술을자체개발하여글로벌선도국가로도약 - 미국, 중국, EU 는시스템당 3 억 -6 억 $ 의대규모투자를진행중이며일본은개발ㆍ구축에조단위예산을투입 - 2 -

3 추진방향 전통적인슈퍼컴퓨팅응용을대상으로 CPU 기술중심슈퍼컴퓨터기술연구개발 - FLOPS 기반의성능보다는국가적활용성을목표로슈퍼컴퓨팅응용분야의요구사항및워크로드특성을고려하여특화된 CPU 기술개발 - 슈퍼컴퓨터의계산노드를위한 CPU 기술을중심으로연구개발추진 국제생태계와의상생및조화를고려한슈퍼컴퓨터기술개발 - 국내 기술개발후발성을고려하여국제적으로생태계 공개소스 를보유하고있는 기술과연계하여연구수행 - ISA(Instruction Set Architecture) 가공개되어있지않은 CPU 코어기술 ( 상용 ISA) 과공개되어 있는 CPU 코어기술 ( 오픈 ISA) 을함께고려하여미래생태계변화에대응 하드웨어와소프트웨어의 - 와 기술을연구초기단계부터함께설계하여유기적으로밀접하게통합하여개발될기술의유용성을조기에확보 - 3 -

4 연구목표 상용 ISA 기반슈퍼컴퓨터계산노드기술개발 (TRL 6) - ( 목표 ) 10 TFLOPS 이상으로배정도부동소수점 (double precision FP) 계산기능이 강화된 CPU 칩과이를위한소프트웨어를개발하고, 소규모클러스터에서개발된 하드웨어및소프트웨어기술을기반으로병렬응용수준의성능을제시 - (1 세부 : CPU 기술개발 ) 배정도부동소수점계산유닛기술, CPU 메모리계층 기술, On-CPU 토폴로지및칩 (Chip) 간인터페이스기술, 주변장치연결기술, CPU 칩제작기술 배정도부동소수점계산유닛 : SIMD, On-chip VPU 등기술을활용하여제시 - (2 세부 : 소프트웨어기술개발 ) 운영체제기술, 병렬프로그래밍모델기술, 슈퍼컴퓨팅수치라이브러리및응용기술 - (3 세부 : 노드및시스템기술개발 ) 슈퍼컴퓨터노드기술, 클러스터시스템기술 - ( 기대효과 ) 슈퍼컴퓨터를위한국산 CPU 기술개발의첫단계로서국내에축적된 하드웨어및소프트웨어기술을기반으로완성도높은 CPU 칩기반의 슈퍼컴퓨터계산노드를개발하고, 국산 CPU 개발의가능성제시 오픈 ISA 기반 CPU 코어기술개발 (TRL 4) - ( 목표 ) 슈퍼컴퓨터를위한 CPU 코어의 ASIC PnR(Placement and Routing) 결과제시 - (4 세부 : CPU 코어기술개발 ) SIMD 기술, 파이프라인및 Superscalar 기술, 분기 예측 (branch prediction) 기술, 비순차명령어처리 (out-of-order execution) 기술, 멀티코어기술, 메모리관리기술, 전력및온도관리기술 - ( 기대효과 ) CPU 코어를제작하기위한설계결과를제시함으로써외산 슈퍼컴퓨터 CPU 코어기술에대한의존성탈피를위한초석마련 연차별주요마일스톤 (On-chip VPU 로개발시예 ) 마일스톤은예시이며필요시총괄연구책임자는세부연구내용조정가능 - 4 -

5 연구내용및범위 [1세부 CPU 기술 ] 1) 배정도부동소수점프로세싱기술개발 배정도부동소수점계산유닛의단위연산기개발 - 가변정확도부동소수점연산처리기술 FP64, FP32, FP16, BF16 등고려 배정도부동소수점계산유닛개발 - HPC 응용최적화를위한가변부동소수점연산병렬화기술 - 메모리계층접근및연동기술 CPU 내장메모리, CPU 외부메모리등고려 - 계산유닛제어기술 - 연산성능향상을위한계산유닛다중화구조기술 - 다중계산유닛들간의데이터공유기술 General 코어와계산유닛통합개발 - General 코어와계산유닛통합구조기술 Out-of-order execution 기술고려 계산지연숨김 (latency hiding) 기술고려 Speculative 실행및복구기술등을고려 - General 코어와계산유닛통합구조에서고대역폭메모리활용기술 Die-stacked DRAM( 예, HMC, HBM 등 ) 고려 2) CPU 메모리계층기술 CPU 내장메모리인터페이스개발 - 병렬초고속메모리를활용하는메모리계층기술 병렬초고속메모리 : Die-stacked DRAM( 예, HMC, HBM 등 ) - 공유메모리접근지연성최소화병렬인터페이스기술 CPU 외부메모리인터페이스개발 - 대용량 DRAM 메모리인터페이스기술 DDR4, LPDDR5 등고려 3) On-CPU 토폴로지및칩 (Chip) 간인터페이스기술 온칩네트워크기술개발 - General 코어와계산유닛을연결하는 CPU 내부버스기술 - General 코어간데이터일관성보장기술 칩간연결기술개발 - 56+Gbps SerDes 기술 NRZ(non-return to zero), PAM4(four-level pulse amplitude modulation) 등고려 - 칩간연결과 General 코어연동기술 - 5 -

6 - 칩간연결과계산유닛연동기술 4) 주변장치연결기술 PCIe 버스인터페이스개발 - PCIe Root Complex 버스구조기술 - 다중 lane/port configuration 기술 - 인터럽트수집 / 처리 (aggregation) 기술 5) CPU 칩제작기술 CPU 칩제작 / 검증기술 - 멀티 General 코어, 계산유닛, On-CPU 토폴로지, PCIe 버스인터페이스, 병렬초고속메모리, 인터포저 (Interposer) 통합기술 - CPU 에뮬레이션 / 시뮬레이션기술 - On-Chip/Network-based Debugging 기술 - CPU 칩시제품제작및성능검증 14 nm 이하공정기술고려 [2세부소프트웨어기술 ] 1) 운영체제기술 병렬쓰레드 / 프로세스관리기술개발 - 개발 CPU를위한 atomic/barrier 명령어기반의동기화최적화기술 - 개발 CPU를위한병렬쓰레드 / 프로세스관리기술 - 계산실행시간변화율최소화기술 - 개발 CPU 아키텍처기반운영체제성능최적화 메모리관리기술개발 - 개발 CPU 메모리구조에최적화된메모리관리기술 - 병렬초고속메모리 ( 예, HBM 등 ) 지원메모리관리기술 전력관리기술개발 - 노드단위의발열, 전력소모, 부하상태모니터링기술 - 개발 CPU의저전력기능을지원하기위한관리기술 2) 병렬프로그래밍모델기술 개발 CPU 지원컴퓨팅노드내병렬프로그래밍모델기술개발 - 개발 CPU의배정도부동소수점계산유닛을활용하는병렬프로그래밍라이브러리기술 MPI-3, OpenMP 5.0 등고려 - 개발 CPU의계산유닛을위한 Directive, 자동벡터화등의컴파일러기술 - 개발 CPU에최적화된공유메모리기반병렬프로그래밍모델기술 클러스터지원분산병렬프로그래밍모델기술개발 - 6 -

7 - 개발 CPU 및컴퓨팅노드에최적화된분산병렬프로그래밍모델기술 - 스케일아웃지원하이브리드병렬프로그래밍모델기술 MPI-3, OpenMP+MPI 등고려 저전력컴퓨팅을위한병렬프로그래밍모델기술개발 - 병렬프로그래밍모델의전력소비효율향상기술 - 저전력컴퓨팅을지원하기위한개발 CPU 및컴퓨팅노드에최적화된병렬프로그래밍모델기술 3) 슈퍼컴퓨팅수치라이브러리및응용기술 컴퓨팅노드부동소수점수치라이브러리기술 - 개발 CPU에최적화된선형대수라이브러리개발 BLAS (Level 1/2/3 지원 ), LAPACK 등고려 슈퍼컴퓨터성능벤치마크최적화 - 슈퍼컴퓨팅표준벤치마크 ( 예, HPL, HPCG 등 ) 최적화기술 HPC 응용프로그램포팅 전자구조계산 (VASP), 분자동역학 (Lammps), 전산유체 (OpenFOAM), 입자물리 (MILC) 등고려 [3세부컴퓨팅노드및시스템기술 ] 1) 컴퓨팅노드기술 개발 CPU를탑재한고성능 / 저전력컴퓨팅노드의메인보드개발 - 개발 CPU 기반노드구조, 시스템인터커넥트, 스토리지등 I/O 장치를지원하는메인보드기술 - 메인보드내컴포넌트 ( 프로세서, 각종반도체장치, 주변장치등 ) 의운영, 상태모니터링, 장애진단등을위한원격하드웨어관리및제어기술 컴퓨팅노드의전력효율극대화를위한냉각기술개발 - 컴퓨팅노드전력제어기술 - 메인보드의안정적발열제어를위한냉각기술 - 컴퓨팅노드의고집적섀시기술 구조역학분석및고효율전원기술고려 컴퓨팅노드의실행환경구축을위한컴퓨팅노드, 시스템 SW, 벤치마크응용통합개발 - 개발된단위컴퓨팅노드에서운영체제부팅및작동지원기술 - 개발된단위컴퓨팅노드에서슈퍼컴퓨팅응용지원라이브러리실행지원기술 - 개발된단위컴퓨팅노드에서벤치마크및응용실행지원기술 2) 클러스터시스템기술 단일랙규모테스트베드구축 - 랙규모 ( 컴퓨팅노드는최소 8대이상 ) 테스트베드구축 - 7 -

8 컴퓨팅노드, 스토리지서브시스템및관리 / 서비스네트워크포함 노드간연결은상용기술 ( 예, InfiniBand 등 ) 을기반으로구현 클러스터시스템의구성관리, 작업관리등은공개 SW 활용 기능, 성능검증을위한 SW 스택구축 - 랙규모테스트베드기반기능및성능시험 컴퓨팅노드와스토리지서브시스템및네트워크연동기능검증 기능, 성능, 응용시험 [4세부오픈 ISA 기반 CPU 코어기술개발 ] 1) General 코어기반기술설계 SIMD 기술 - 벡터프로세싱을위한 SIMD 명령어기술 - SIMD 명령어를위한컴파일러기술 파이프라인및 Superscalar 기술 - Pipeline depth 및 queue length 조정을위한기술 - Superscalar를위한동시처리명령어개수 (way) 최적화기술 분기예측기술 - 슈퍼컴퓨팅응용을위한분기예측기술 - 칩의면적과타이밍오버헤드를고려한하드웨어설계기술 비순차명령어처리 (out-of-order execution) 기술 - 비순차명령어 (out-of-order) 기술 - 파생되는보안문제해결기술 멀티코어기술 - 캐쉬일관성보장기술, 멀티코어연결기술 메모리관리기술 - 캐쉬구조기술 (associativity, 교체정책, 계층적구조등 ) - TLB(Translation Lookaside Buffer) 구조최적화와 page table 관리기술 전력및온도관리기술 - 블록별 power gating과 clock gating을위한 voltage island 구현기술 - Governor와 DTM(Dynamic Thermal Management) 등의소프트웨어기술 2) General 코어기술구현 설계단계성능평가 - RTL 기반시뮬레이션및성능평가기술 - FPGA 기반성능평가기술 ASIC을위한 Synthesis와 P&R - Clock frequency와 IPC를동시에고려하는최적화 - Power 및온도최적화 (clock gating, power gating, leakage power 최소화등 ) - 8 -

9 성과목표 상용 ISA 기반 CPU 기술개발 Green500: 슈퍼컴퓨터의전력효율성을기준으로매해 6월과 11월에 500등까지발표한리스트 슈퍼컴퓨터가소모하는전력이크게증가함에따라서절대적인성능뿐만아니라전력소모에대한정량적목표를함께제시 현재기술로는유사성능수준제시가어려움, 과제제안자는적정기술을제시할것 - 9 -

10 오픈 ISA 기반 CPU 기술개발 제안자가목표하는제작공정이다를경우그에따라목표및현재기술수준조정 특기사항 사업추진체계및주요역할 과학기술정보통신부 한국연구재단 추진위원회 사업총괄 제 1 세부과제 CPU 제 2 세부과제 SW 제3세부과제노드및시스템 제 4 세부과제 CPU 코어 상용 ISA 기반 오픈 ISA 기반 과기정통부 추진위 기본계획시행계획수립 추진실적및평가결과검토등 한국연구재단 사업기획평가관리정산및관련업무지원등 수행기관 세부과제 개로구성된컨소시엄 산 학 연등참여 형태로추진하며 연구개발 결과물활용처 기업 기관등 를컨소시엄 에포함

11 중요제안요구사항 연구개발이목표하는전통적인병렬슈퍼컴퓨팅응용과그특성을명시 대상이되는병렬응용과각세부과제와의관계등포함 하드웨어와소프트웨어의 을위한구체적인전략을제시 제 세부과제와제 세부과제의기술협력을위한구체적인전략을제시 개발된슈퍼컴퓨팅핵심기술의연구생태계조성및산학연간의유기적협력을위한 구체적인실행방안을제시 (R&D 성과교류회, 오픈포럼등 ) 시스템과연계한시스템 의성능검증및통합방안 최종개발된 통합시스템 결과물과개별연구성과의활용방안을구체적으로제시 총괄연구책임자의자격및근무조건 당해기술분야에서경영관리능력과연구수행능력이뛰어난전문가이며연구목표와 성과목표달성을위한사업추진전략과계획을구체적으로제시하여야함 슈퍼컴퓨터개발선도사업의운영관리에전념해야하며 이에대한소속기관의동의필요 현소속기관내에서타업무참여불가하며 사업내용과이해관계가있는업무겸직 및참여불가 예 기업이사 주식지분참여 본사업참여전기존의진행연구과제 기업위탁과제포함 는 개월내종료또는 연구책임자를교체토록함 연구기간및연구비 총연구기간 : 4 년 사업기간은 년 년 단계 차년까지 총사업비 : 460 억원 (2020 년 90 억원 ) 연차별예산 ( 단위 : 억 ) * 1, 2, 3 세부과제간의연구비조정은제안기관별로조정가능 ** IP 구매비용과 CPU 칩제작비용등포함

12 - 12 -