DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

원길 순
6 years ago
Views:

1 44 특집 : 최신전자패키징기술 - 공정및평가 이방성도전성접착제를이용한고밀도전자패키징기술 이진운 이성혁 김종민 High-Density Electronic Packaging Technology using Anisotropic Conductive Adhesives Jin-Woon Lee, Seong Hyuk Lee and Jong-Min Kim 1. 서론 21세기에들어서면서정보통신기기의진보에따라반도체패키지의고집적화, 고성능화, 저비용화, 소형화가가속화되고있다. 또한, 최근차세대디스플레이로주목받고있는 e-paper 와같은플렉서블디스플레이는우수한굴곡성을가져접거나말수있는특징을가지고있어장착될마이크로부품의안정적인전기적 / 기계적특성과고집적화에대한연구가급속히진행되고있다 1). 이러한요구에발맞추어 BGA(Ball Grid Array), CSP(Chip Scale Package), FC(Flip Chip), 3-D package 등과같은고밀도전자패키징기술개발이활발히진행되고있다 2,3). 이러한전자패키징기술중, 솔더링접합기술은납 (pb) 이가지는우수한특성 4) 으로 Sn-37Pb 공정솔더를이용한기술이폭넓게이용되어왔지만, 인류환경문제인식에따른각종국제환경규제조치로인해기존접합재료를대체할새로운접합재료로각종 Pb-free 솔더 5) 및친환경도전성접착제개발 6), 이를이용한친환경접합공정에관한연구가활발히진행되고있다. 특히, 친환경대체재료인무연솔더 (Pb-free solder) 를이용한기존접합방법에비해이방성도전성접착제 (anisotropic conductive adhesives; ACAs) 를이용한접합방법은공정의저온화, 프로세스의간이화, 솔더링이불가능한재료및폭넓은재료에사용이가능하며미세피치화대응이가능한큰장점들을가지고있다 7). 그러나 ACAs에의한도전메커니즘은혼합된금속입자들의기계적, 물리적접촉에의해이루어지므로기존솔더링에비해상대적으로낮은도전성, 불안정한접촉저항, Ag 마이그레이션 (migration) 등의치명적인단점을가지고있다 8,9). 또한, 리페어 (repair) 특성이없어수천-수만개의접합부중하나의접합불량은부품및제품의불량으로이어지는가장취약한단점으로지적되고있 다. 본연구에서는 ACAs를이용한고밀도전자패키기술을살펴보고, 저융점합금재료를이용한이방성도전성접착제의합성과이를이용한고신뢰성접속공정을제안, 소개할것이다. 또한, 이론개발연구를통해본연구에서새롭게제안하는솔더입자의용융, 유동 (rheology), 융합 (coalescence) 현상에대한이론해석및도전메커니즘을규명하기위한수치해석적연구내용을소개할것이다. 이러한연구결과를통하여원천핵심기술을보유함으로써관련전자패키징분야와그응용분야에서국가경쟁력을확보할것으로기대된다. 2. 본론 2.1 ACAs를이용한전자패키징기술 ACAs 는고분자바인더에금속분말이나흑연을혼합해금속의전기적, 자기적, 광학적특성과함께고분자의기계적특성및가공성을동시에가지는물질로디스플레이 Panel Glass 나 Flexible PCB에의구동 IC나 Package 등을접속하는데필수적으로사용되는핵심소재다 1). ACAs 는 Fig. 1에나타낸바와같이단자사이에구속된도전입자에의해통전되며, 전류가오직한방향즉 z축방향으로만흐를수있는특성을가지고있다. 이러한 ACAs 는크게필름형태와페이스트형태로구분지을수있다. ACAs에는굉장히다양한종류의도전입자를사용하고있는데 Au, Au가도금된금속및플라스틱 (acrylic rubber, polystyrene 등 ) 입자와프로세스중에쉽게파괴되고녹을수있는절연막을입힌입자, 솔더입자등을함유한 ACAs 11) 가개발되고있다. 접합부의전기적, 기계적특성등을향상시키고자다양한종류와형태의도전입자 12) 및접속프로세스 13,14) 에대한연구, 개발이가속화되고있다. 44 Journal of KWJS, Vol. 26, No. 1, February, 28

이방성도전성접착제를이용한고밀도전자패키징기술 45 ACAs/ ACFs Chip Bump Conductive particle & heat Chip Conductive particle Bump Substrate Electrode pad Substrate Electrode pad Polymeric resin Fig.

2 이방성도전성접착제를이용한고밀도전자패키징기술 45 ACAs/ ACFs Chip Bump Conductive particle & heat Chip Conductive particle Bump Substrate Electrode pad Substrate Electrode pad Polymeric resin Fig. 1 Schematic of typical anisotropic conductive adhesives(acas) bonding Filler particle & heat Coalesced particle & heat Formation of self-organized interconnection Substrate Polymer matallization T < T m T m < T < T c T < T c Temperature T c T m T c T m T c T m Time Time Time Fig. 2 Schematic of ACA bonding process (T m : melting point of LMPA, T c : curing temperature of the epoxy resin) 2.2 저융점합금재료를이용한도전성접착제접합기술 본연구에서개발한 ACAs의주요구성성분은일반적인수지혼합물 (polymer matrix) 과저융점합금재료의도전입자로구성된다. 주요구성성분외에플럭스, 표면활성제및경화제등의소량의첨가물이함유되어있다. 저융점합금재료로는주석 (Sn), 인지움 (In), 비스머스 (Bi), 은 (Ag), 동 (Cu), 아연 (Zn), 납 (Pb), 카드뮴 (Cd), 갈륨 (Ga), 은 (Ag), 타리움 (Tl) 등의금속이나, 이러한금속으로부터이루어지는합금으로이루어진다. 저온에서용융가능한도전입자함유접착층에사용되는합금으로는예를들어, Sn/48In, Sn/57Bi/1Ag, Sn/ 9Zn, Sn/8Zn/3Bi, Sn/3.5Ag 등을들수있고, 고온에서용융가능한도전입자에사용되는합금으로는 Sn/3Cu, Bi/5Sb, In/82Au, Au/12Ge, Sn/8Au 등을들수있다. Fig. 2에본연구에서개발한저융점합금재료를함유한 ACAs를이용한단자간접속방법및반도체장비의실장방법 15,16) 을나타내었다. 본실장방법은크게 3단계로구성되며, 다음과같이 - 1 단계 : 반도체칩또는미세부품의단자와상기단자와대응하도록설치된배선기판상의회로단자를 저온에서용융가능한저융점합금도전입자와이도전입자의융점에서경화가완료되지않는 ACAs 를개입시켜대향하도록배치하는단자배치단계 - 2 단계 : 저융점합금도전입자의융점보다높고, 한편상기수지성분의경화가완료하지않는온도까지가열하며, 도전입자가상하단자에연결될정도로가압하는가열 가압단계 - 3 단계 : 수지성분을경화시키는경화단계로구성된다. 또한, 외부의충격이나하중에기인한접합부에서의미세균열, 파단등에기인한기계적, 전기적특성의열화가발생하였을때에접합부를형성하고있는저융점합금도전입자의융점이상으로국부적및전체적으로재가열시키는리페어프로세스를통해접합부의도전성성분을재용융시켜접합부를재형성시킬수있는장점을가지고있다. 2.3 수치해석본연구에서는도전필러의유동해석을위해기본적으로연속방정식, 운동량방정식, 에너지방정식을모두고려한다. 특히, 표면장력을고려한운동량방정식과압력에관하여변형된에너지방정식은다음과같다. 大韓熔接接合學會誌第 26 卷第 1 號, 28 年 2 月 45

3 46 이진운 이성혁 김종민 (1) (2) 다. 이러한문제점을해결하기위해본연구에서는 Predictor-Corrector 법 18) 을도입하였다. 예측단계에서는양함수법 (explicit method) 을도입하여계산을수행하며, 수정단계에서는예측단계에서의값을이용해계산을수행한다. (4) 여기서 ν, σ, κ, f 그리고 C s 는각각동점성계수, 표면장력계수, 곡률반경, 특성함수, 음속을의미한다. 위의지배방정식은각각대류단계와비대류단계로나누어계산한다. 대류단계의이산화방정식은다음과같다. (5) (6) (7) (8) (3) - Predictor step 여기서, δp=p n+1 -p * - Corrector step (13) (14) (15) (16) 대류단계에서의 ρ *, u *, v *, p * 은 CIP (Cubic Interpolated Propagation) 법 17) 을이용하여구한다. 비대류단계의이산화방정식은다음과같다. (9) (1) (11) (12) 비대류단계의식 (9)-(12) 를보면 (n+1) 시간단계의속도와압력이존재하기때문에직접계산이불가능하 (17) (18) (19) 또한도전필러의상경계면에서작용하는표면장력을계산하기위해 CSF 모델 19) 을적용하여부피에관한체적력으로표현하였다. CSF 모델에서는사용하는곡률은다음과같이계산된다. (2) 여기서 n은임의의상경계면에서수직벡터를의미하고 n 는그수직벡터의크기를나타낸다. 접촉각에대한효과를고려하기위해서벽면의임의의수직벡터를다음과같이처리한다. (21) 46 Journal of KWJS, Vol. 26, No. 1, February, 28

결과 리플로우프로세스동안에기계적 / 금속학적상호접속을얻기위한이방성도전성접착제의융합특성과젖음특성은중요하다. 리플로우프로세스과정동안의도전입자들의시뮬레이션을위해위, 아래의칩과기판은벽경계조건을주고, 젖음영역과비젖음영역은접촉각을각각 35, 15 를주어구분하였다.

4 이방성도전성접착제를이용한고밀도전자패키징기술 47 여기서 n t 는벽면에위치하고있는상경계면과벽면사이의접촉면에수직인단위벡터를의미하고 n w 는벽면의수직인벽면방향으로의단위벡터를나타낸다. Table 1 Physical properties of materials used in the simulation Density ρ [kg/m 3 ] Viscosity μ [kg/m s] Surface tension coefficient σ [N/m] 3. 결과 리플로우프로세스동안에기계적 / 금속학적상호접속을얻기위한이방성도전성접착제의융합특성과젖음특성은중요하다. 리플로우프로세스과정동안의도전입자들의시뮬레이션을위해위, 아래의칩과기판은벽경계조건을주고, 젖음영역과비젖음영역은접촉각을각각 35, 15 를주어구분하였다. 좌우옆의경계조건은칩의압축성을고려해압력경계조건을주어왼쪽에는 3Pa, 오른쪽에는 Pa을설정하였으며, 본연구에서수행한이방성도전성접착제의시뮬레이션개략도는 Fig. 3과같다. 도전입자의사이즈에따른결과를비교해보기위해서도전입자의면적율은 6%, 접합높이는 1μm 고정하고, 각각의도전입자의지름 (d f) 은 4, 22μm으로설정하였다. 중력효과를고려하기위해 9.81m/s 2 을중력가속도로사용하였고, 시뮬레이션에서사용된레진과도전입자의물성치는 Table 1에정리하였다. Fig. 4는도전입자의지름이 4μm일때시뮬레이션결과이다. 초기도전입자들의분포는젖음영역과비젖음영역에직접접촉하고있는상태를가정하여시뮬레이션을수행하였다. 시간이지남에따라비젖음영역에있는도전입자들은벽면에젖지못하고, 주위에다른필러들과융합하게되고, 젖음영역의필러들은벽면에젖고, 다른융합된입자들과도융합되어칩과기판의젖음영역을연결하는도전패스를형성하게된다. 아래쪽젖음영역에서는주위의입자들이먼저융합해벽면에젖 Resin Conductive particle Boundary Contact (35 ) Non-contact (15 ) Fig. 3 Schematics of anisotropic conductive adhesives 어수지가빠져나가지못해 ACF 내에기공이형성되는것을확인하였다. Fig. 5에도전입자의지름이 22μm 일때의결과를나타내었다. 도전입자사이즈에따른결과를비교하기위해서필러의사이즈가작아진만큼더많은도전필러를배열하였다. 결과에서알수있듯이, 시간이지남에따라벽면근처의도전입자들은젖음영역을따라벽면에젖게되고내부의입자들은표면장력에의해주위의입자들과융합하여도전패스를형성하였다. Fig. 4의결과와비교해보면입자사이즈가작아서입자들을보다더조밀하게배열이가능하고이는도전필러들의융합을더쉽게일어나게해도전패스형성시간을줄이는효과가있다. 또한 ACF 내에기공이형성되지않아도전패스의신뢰성이더욱더향상되었다 (a) initial state (b) 1 ms (c) 2 ms (d) 3 ms (e) 4 ms Fig. 4 Transient behavior of conductive particles for d f= 4 μm 大韓熔接接合學會誌第 26 卷第 1 號, 28 年 2 月 47

48 이진운 이성혁 김종민 1 1-15 -1-5 5 1 15 (a) initial state -15-1 -5 5 1 15 1 (b) 1 ms -15-1 -5 5 1 15 1 (c) 2 ms -15-1 -5 5 1 15 (d) 3 ms Fig.

토의 본연구에서는저융점합금재료를이용한이방성도전성접착제와이를이용한고밀도전자패키징기술을소개하였다. 또한, 접합프로세스동안도전입자들의융합특성을수치해석통해알아보았다. 도전입자들은리플로우프로세스동안서로녹아표면장력에의해주위의필러들과융합되어도전패스를형성하게된다. 도전필러의사이즈가작아질수록동일면적율에대해서더많은필러들과조밀한배열이가능하기때문에도전패스의형성시간을향상시켰다.

J. Bos, Displays, 25 (24), 187 2. K. Haru, Y. Kurashima, N. Hashimoto, K. Matsui, Y. Matsuo, I. Miyazawa, T. Kobayashi, Y. Yokoyama and M. Fukazawa, IEEE Trans. Adv. Packag., 28-3 (25), 367 3. V.

5 48 이진운 이성혁 김종민 (a) initial state (b) 1 ms (c) 2 ms (d) 3 ms Fig. 5 Transient behavior of conductive particles for d f= 22 μm 동일한면적율에서도전입자의사이즈에따라입자들의배열과수가다르게되며이는입자들의유동이다르다는것을의미한다. 이를통해 ACF 내기공형성을억제하고신뢰성있는도전패스를형성할수있는최적조건을찾을수있다. 4. 토의 본연구에서는저융점합금재료를이용한이방성도전성접착제와이를이용한고밀도전자패키징기술을소개하였다. 또한, 접합프로세스동안도전입자들의융합특성을수치해석통해알아보았다. 도전입자들은리플로우프로세스동안서로녹아표면장력에의해주위의필러들과융합되어도전패스를형성하게된다. 도전필러의사이즈가작아질수록동일면적율에대해서더많은필러들과조밀한배열이가능하기때문에도전패스의형성시간을향상시켰다. 본수치해석기법은통하여이방성도전성접착제의최적화된합성및이를이 용한고밀도패키징조건을설정할수있다. 이결과를바탕으로차세대 LCD, PDP, PLED, 플렉서블일렉트로닉스분야와그응용분야에서국가경쟁력을확보할것으로기대된다. 후 기 본연구는과학재단특정기초연구 (R ) 지원으로수행되었으며관계자여러분께감사드립니다. 참고문헌 1. C. Wang and P. J. Bos, Displays, 25 (24), K. Haru, Y. Kurashima, N. Hashimoto, K. Matsui, Y. Matsuo, I. Miyazawa, T. Kobayashi, Y. Yokoyama and M. Fukazawa, IEEE Trans. Adv. Packag., 28-3 (25), V. Kripesh, S. W. Yoon, V. P. Ganesh, N. Khan, M. D. Rotraru, W. Fang and M. K. Iyer, IEEE Trans. Adv. Packag., 28-3 (25), M. Abtew and G. Selvaduray, Mater. Sci. and Engineer. :R Rep., 27 (2), K. Suganuma, Current Opinion in Solid State & Materials Science, 5 (21), J. C. Jagt, P. J. M. Beris and G. F. C. M. Lijten, IEEE Trans. CPMT- Part B, 18-2 (1995), Z. Lai and J. Liu, IEEE Trans. CPMT, 19-3 (1996), J. C. Jagt, IEEE Trans. CPMT Part A, 21-2 (1998), Y. Li, K.-S. Moon, C. P. Wong, Science, (25), M. J. Yim and K. W. Paik, Int. J. Adhesion & Adhesives, 26 (26), K. S. Moon, J. Wu and C. P. Wong, IEEE Trans. Comp. Pakag. Technol., 26-2 (23), J. M. Kim, J. of KWJS, 25-2 (27), M. J. Yim, J. Elecon. Mater., 33-1 (24), Y. Li and C. P. Wong, Mater. Sci. and Engineer. R, 51 (26), J. M. Kim, K. Yasuda and K. Fujimoto, J. Electron. Mater., 34-5 (25), K. Fujimoto, K. Yasuda and J. M. Kim, JP ( ) 17. H. Takewaki, A. Nishigushi, and T. Yabe, J Comput Phys., 61(1985), S. Y. Yoon, and T. Yabe, Comput Phys Commun., 119(1999), J. U. Brackbill, D. B. Kothe, and C. Zemach, J Comput Phys., 1(1992), Journal of KWJS, Vol. 26, No. 1, February, 28

이방성도전성접착제를이용한고밀도전자패키징기술 49 이진운 ( 李振雲 ) 1981년생

kr 김종민 ( 金鍾珉 ) 1972년생 중앙대학교기계공학부조교수 마이크로시스템패키징

6 이방성도전성접착제를이용한고밀도전자패키징기술 49 이진운 ( 李振雲 ) 1981년생 중앙대학교기계공학부석사과정 열, 유체공학 verovero@naver.com 이성혁 ( 李晟赫 ) 1971년생 중앙대학교기계공학부부교수 마이크로열전달, 전산유체역학 shlee89@cau.ac.kr 김종민 ( 金鍾珉 ) 1972년생 중앙대학교기계공학부조교수 마이크로시스템패키징 326kjm@cau.ac.kr 大韓熔接接合學會誌第 26 卷第 1 號, 28 年 2 月 49

DBPIA-NURIMEDIA

DBPIA-NURIMEDIA C = / * 1 2 3-4 5 6 + 7 8 9 0. = 31 특집 : 차세대디스플레이모듈및 3 차원실장을위한마이크로전자패키징기술 전자패키징에서의도전성접착제기술동향 Recent Advances on Conductive Adhesives in Electronic Packaging Jong-Min Kim Personal computer PGA DIP Note