A.book

Transcription

1 3 상브러시리스 DC(BLDC) 모터게이트드라이버 ( 파워모듈, 슬립모드, LN 트랜시버내장 ) 특징 AEC-Q100 Grade 0 인증 대기전류 (Quiescent Current): - 슬립모드 : 5 µa ( 일반동작시 ) - 대기모드 : < 200 µa LN 트랜시버인터페이스 (MCP8025): - LN 버스사양 1.3, 2.2 및 SAE J2602 준수 - 보레이트최대 20K 지원 - 내부풀 - 업저항및다이오드 - 그라운드쇼트시보호기능 - 그라운드손실시보호기능 - 자동온도차단보호 - LN 버스점유시간제한 (Dominant Timeout) 외부하이 - 사이드 NMOS 및로우 - 사이드 NMOS MOSFET 구동을위한 3 개의하프 - 브리지드라이버 - 하이 - 사이드 NMOS 및로우 - 사이드 NMOS MOSFET 용독립형입력제어 - 피크출력전류 : 12V - 슛 - 스루 (shoot-through) 보호 - 과전류및단락보호 조정가능한출력벅레귤레이터 (750 mw) 고정출력리니어레귤레이터 : - 30 ma - 30 ma 연산증폭기 : - 1 개 (MCP8025) - 3 개 (MCP8026) DAC 레퍼런스내장과전류비교기 멀티플렉서내장위상비교기 (MCP8025) 뉴트럴시뮬레이터 (MCP8025) 레벨변환기 (Level Translator) (MCP8026) 입력전압범위 : 6V 40V 동작전압범위 : - 6V 19V (MCP8025) - 6V 28V (MCP8026) 벅레귤레이터저전압록아웃 : 4.0V 저전압록아웃 (UVLO): 5.5V ( 벅제외 ) 과전압록아웃 (OVLO) - 20V (MCP8025) - 32V (MCP8026) 과도 (100 ms) 전압내성 : 48V 확장온도범위 (T A ): -40 ~ +150 C 과열시차단기능 애플리케이션 자동차용연료, 냉각수, 배기모터 가전제품 영구자석동기모터 (PMSM) 제어 취미용항공기, 보트, 운송수단 설명 디바이스는 3 개의외부 NMOS/NMOS 트랜지스터쌍을구동가능한 3 개의내장하프 - 브리지드라이버를갖는 3- 상브러시리스 DC(BLDC) 파워모듈입니다. 3 개의하프 - 브리지드라이버는하이 - 사이드및로우 - 사이드 NMOS MOSFET 트랜지스터구동을위해 12V 에서 0.5A 의피크출력전류를공급할수있습니다. 이드라이버는슛 - 스루, 과전류및단락보호기능을가지고있습니다. 새로추가된슬립모드에서는일반적으로 키 - 오프 (key-off) 시 5 µa 의대기전류를갖습니다. MCP8025 디바이스는비교기, 벅전압레귤레이터, 2개의 LDO 레귤레이터, 전원모니터링비교기, 과온도센서, LN 트랜시버, 제로 - 크로스감지기, 뉴트럴시뮬레이터, 모터전류모니터링을위한연산증폭기를내장하고있습니다. 위상비교기와멀티플렉서를통해하드웨어전기흐름 (commutation) 을감지할수있습니다. 뉴트럴시뮬레이터는모터내에뉴트럴탭없이도전류를감지할수있습니다. 벅컨버터의경우내장마이크로컨트롤러에 750 mw 의전원을공급할수있습니다. 사용하지않을경우이벅컨버터를비활성화시킬수있습니다. 온 - 보드 5V 및 12 V 로우 - 드롭아웃전압레귤레이터는 30 ma 의전류를공급할수있습니다. MCP8026은 MCP8025의 LN 트랜시버, 뉴트럴시뮬레이터및제로 - 크로스감지기대신 2 개의레벨시프터 (level shifter) 와 2 개의연산증폭기를추가로갖습니다. 의동작범위는 -40 C ~ +150 C 로규정되어있습니다. 패키지옵션으로는노출형패드 (EP) 가첨부된 40 핀 5x5 QFN 및 48 핀 7x7 TQFP 를선택할수있습니다 Microchip Technology nc. DS A_KR-page 1

2 패키지타입 MCP8025 5mm x 5mm QFN-40 PWM2H 1 PWM1L 2 PWM1H 3 CE 4 LN_BUS 5 RX 6 TX 7 FAULTn/TXE 8 MUX1 9 MUX EP V V BA 28 V BB 27 V BC 26 PHA PHB PHC 23 HSA 22 HSB 21 HSC ZC_OUT COMP_REF LMT_OUT _OUT1 P GND LSA LSB LSC PWM2L PWM3H PWM3L DE2 CAP1 CAP2 +5V FB V DD LX 7mm x 7mm TQFP-48 PWM2H PWM1L PWM1H CE NC NC LN_BUS P GND RX TX FAULTn/TXE MUX1 MUX EP P GND P GND +12V V BA V BB V BC PHA PHB PHC HSA HSB HSC ZC_OUT COMP_REF LMT_OUT _OUT1 _SENSE1- _SENSE1+ _SENSE1- _SENSE1+ P GND P GND LSA LSB LSC P GND PWM2L PWM3H PWM3L DE2 CAP1 CAP2 +5V FB V DD V DD LX DS A_KR-page Microchip Technology nc.

3 패키지타입 MCP8026 5mm x 5mm QFN-40 PWM2H 1 PWM1L 2 PWM1H 3 CE 4 HV_N1 5 LV_OUT SENSE3+ 9 OUT EP V V BA 28 V BB 27 V BC 26 PHA PHB PHC 23 HSA 22 HSB 21 HSC OUT3 SENSE3- SENSE2- SENSE2+ LMT_OUT _OUT1 _SENSE1- _SENSE1+ P GND LSA LSB LSC PWM2L PWM3H PWM3L DE2 CAP1 CAP2 +5V FB V DD LX 7mm x 7mm TQFP-48 PWM2H PWM1L PWM1H CE LV_OUT2 HV_N EP P GND P GND +12V V BA V BB V BC PHA PHB PHC HSA HSB HSC HV_N1 P GND LV_OUT1 OUT3 SENSE3- SENSE3+ OUT2 SENSE2- SENSE2+ LMT_OUT _OUT1 _SENSE1- _SENSE1+ P GND P GND LSA LSB LSC P GND PWM2L PWM3H PWM3L DE2 CAP1 CAP2 +5V FB V DD V DD LX 2015 Microchip Technology nc. DS A_KR-page 3

4 기능블록다이어그램 MCP8025 COMMUNCATON PORT BAS GENERATOR VDD VDD LN_BUS /O LDO +12V CE FAULTn/TXE RX TX /O O LN XCVR CHARGE PUMP LDO BUCK SMPS CAP1 CAP2 +5V LX FB SUPERVSOR DE2 MOTOR CONTROL UNT ZC_OUT MUX1 MUX2 O MUX SM Select NEUTRAL_SM COMP_REF PHASE DETECT VDD VBA VBB VBC O HSA O HSB O HSC PWM1H PWM1L PWM2H PWM2L PWM3H PWM3L GATE CONTROL LOGC +12V PHA PHB PHC O LSA DRVER FAULT O O O LSB LSC PGND LMT_OUT LMT_REF _OUT1 _SENSE1+ _SENSE1- DS A_KR-page Microchip Technology nc.

5 기능블록다이어그램 MCP8026 COMMUNCATON PORT BAS GENERATOR HV_N1 LV_OUT1 HV_N2 LV_OUT2 CE O O LEVEL TRANSLATOR LDO CHARGE PUMP LDO BUCK SMPS VDD +12V CAP1 CAP2 +5V LX FB SUPERVSOR DE2 MOTOR CONTROL UNT VDD VBA VBB VBC O HSA O HSB O HSC PWM1H PWM1L PWM2H PWM2L PWM3H PWM3L GATE CONTROL LOGC +12V PHA PHB PHC O LSA DRVER FAULT O O O LSB LSC PGND LMT_OUT LMT_REF _OUT1 _SENSE1+ _SENSE1- _OUT2 _SENSE2+ _SENSE2- _OUT3 _SENSE3+ _SENSE Microchip Technology nc. DS A_KR-page 5

6 DS A_KR-page Microchip Technology nc. 일반적인애플리케이션회로 MCP8025 LN_BUS CE FAULTn/TXE RX TX ZC_OUT MUX1 MUX2 PWM1H PWM1L PWM2H PWM2L PWM3H PWM3L LMT_OUT _OUT1 COMMUNCATON PORT DRVER FAULT + - /O /O O O LN XCVR O VDD MUX PHASE DETECT VDD GATE CONTROL LOGC - + O O O O O O MOTOR CONTROL UNT +12V - + BAS GENERATOR LDO CHARGE PUMP LDO BUCK SMPS SUPERVSOR SM Select NEUTRAL_SM LMT_REF VDD +12V CAP1 CAP2 +5V LX FB DE2 COMP_REF VBA VBB VBC HSA HSB HSC PHA PHB PHC LSA LSB LSC PGND _SENSE1+ _SENSE1-100 nf Ceramic +12V VADJ B A C + _ E

7 2015 Microchip Technology nc. DS A_KR-page 7 일반적인애플리케이션회로 MCP8026 LMT_REF

8 NOTES: DS A_KR-page Microchip Technology nc.

9 1.0 전기적특성절대최대정격 입력전압, V DD... (GND 0.3V) ~ +46.0V 입력전압, < 100 ms 과도 V 내부소비전력... 내부적으로제한동작주변온도범위 C ~ +150 C 동작접합부온도 (Note 2) C ~ +160 C 과도접합부온도 (Note 1) C 보관온도 (Note 2) C ~ +150 C 디지털 /O V ~ 5.5V LV 아날로그 /O V ~ 5.5V VBx...(GND 0.3V) ~ +46.0V PHx, HSx... (GND 5.5V) ~ +46.0V ESD 및래치 - 업보호 : V DD, LN_BUS/HV_N1 8kV HBM 및 750V CDM 기타모든핀... 2kV HBM 및 750V CDM 래치 - 업보호 모든핀... > 100 ma 참조 : " 최대정격 " 에나열된수치이상으로입력을가할경우디바이스에영구적인손상을가져올수있습니다. 이는본사양에서의동작관련내용에기재된수치이상의조건에서디바이스의기능적동작에대해서는책임지지않습니다. 최대정격조건에서디바이스를장기간동작하는경우디바이스의신뢰성에영향을미칠수있습니다. Note 1: 과도접합부온도는 1 초를초과하여지속될수없습니다. 접합부온도가 170 C 이상유지될경우디바이스신뢰성에문제가발생할수있습니다. 2: 최대허용가능소비전력은주변온도, 최대허용가능접합부온도, 접합부와대기간열저항의함수입니다 ( 예 : T A, T J, JA ). 최대허용가능소비전력을초과할경우디바이스동작접합부온도가 160 C 를초과할수있습니다. 접합부온도가 150 C 이상유지될경우디바이스신뢰성과 ROM 데이터보존성에문제가발생할수있습니다. AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터 기호 최소 표준 최대 단위 조건 전원입력입력동작전압 V DD V 동작 (MCP8025) 동작 (MCP8026) 셧다운 벅동작범위 과도최대전압 V DDmax 48.0 V < 100 ms 입력전류 (MCP8025) V DD µa V DD >13V 5 15 슬립모드 175 대기시, CE = 0V, T J =-45 C 175 대기시, CE = 0V, T J =+25 C 대기시, CE = 0V, T J = +150 C 940 액티브모드, CE > V DG_H_TH 1150 액티브모드, V DD =6V, T J =+25 C 입력전류 (MCP8026) V DD µa V DD >13V 5 15 슬립모드 120 대기시, CE = 0V, T J =-45 C 120 대기시, CE = 0V, T J =+25 C 대기시, CE = 0V, T J = +150 C 950 액티브모드, CE > V DG_H_TH 1090 액티브모드, V DD =6V, T J =+25 C 디지털입 / 출력 DGTAL /O V 디지털오픈 - 드레인구동범위 DGTAL OL 1 ma V DS <50mV Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다 Microchip Technology nc. DS A_KR-page 9

10 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 디지털입력상승임계값 V DG_H_TH 1.26 V 디지털입력하강임계값 V DG_LO_TH 0.54 V 디지털입력히스테리시스 V DG_HYS 500 mv 디지털입력전류 DG µa V DG =3.0V 0.2 V DG =0V 아날로그저전압입력 ANALOG VN V LN 및고전압핀제외 아날로그저전압출력 ANALOG VOUT 0 V OUT5 V LN 및고전압핀제외 바이어스제너레이터 +12V 정격차지펌프차지펌프전류 CP 20 ma V DD =9.0V 차지펌프시작 CP START V V DD 하강 차지펌프정지 CP STOP V V DD 상승 차지펌프주파수 CP FSW khz V DD =9.0V (50% 충전 / 50% 방전 ) 0 V DD =13V ( 정지 ) 차지펌프스위칭저항 CP RDSON 14 RDS ON 하이-사이드및로우-사이드의합 출력전압 V OUT12 12 V V DD 7.5V, C PUMP = 100 nf, OUT =20mA 9 V DD =5.1V, C PUMP = 260 nf, OUT =15mA 출력전압허용범위 TOLV OUT % OUT =1mA 출력전류 OUT 30 ma 평균전류 출력전류제한 LMT ma 평균전류 출력전압온도계수 TCV OUT12 50 ppm/ C 전압변동 V OUT / (V OUT x V DD ) %/V 13V < V DD < 19V, OUT =20mA 부하조정 V OUT /V OUT % OUT =0.1mA ~ 15 ma 전원전압제거비 PSRR 60 db f = 1 khz, OUT =10mA +5V 리니어레귤레이터출력전압 V OUT5 5 V V DD =V OUT5 +1V, OUT =1mA 출력전압허용범위 TOLV OUT5 4.0 % 출력전류 OUT 30 ma 평균전류 출력전류제한 LMT ma 평균전류 출력전압온도계수 TCV OUT5 50 ppm/ C 전압변동 V OUT / %/V 6V < V DD < 19V, OUT =20mA (V OUT x V DD ) 부하조정 V OUT /V OUT % OUT =0.1mA ~ 15 ma 드롭아웃전압 V DD V OUT mv OUT =20mA, 출력전압이무부하상태의값에비해 2% 하강시측정 전원전압제거비 PSRR 60 db f = 1 khz, OUT =10mA Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다. DS A_KR-page Microchip Technology nc.

11 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 벅레귤레이터 피드백전압 V FB V 피드백전압허용오차 TOLV FB 5.0 % FB =1µA 피드백전압라인레귤레이션 (Line Regulation) 피드백전압부하레귤레이션 (Load Regulation) V FB /V FB )/ V DD %/V V DD =6V ~ 28V V FB /V FB % OUT =5mA ~ 150 ma 피드백입력바이어스전류 FB na 싱크 / 소스 셧다운벅레귤레이터에대한 V BUCK_DS V V DD >6V 피드백전압 스위칭주파수 f SW 461 khz 듀티사이클범위 DC MAX 3 96 % PMOS 스위치온저항 R DSON 0.6 T J = 25 C PMOS 스위치전류제한 P(MAX) 2.5 A 그라운드전류 - PWM 모드 GND ma 스위칭 대기전류 - PFM 모드 Q µa OUT =0mA 출력전압조정범위 V OUT V 출력전류 OUT 150 ma 5V, V DD V OUT >0.5V 250 3V, V DD V OUT > 0.5V 출력전력 P OUT 750 mw P = OUT xv OUT 전압관리자벅입력저전압록아웃 - UVLO BK_STRT V V DD 상승 스타트 - 업 벅입력저전압록아웃 - UVLO BK_STOP V V DD 하강 셧다운 벅입력저전압록아웃히스테 UVLO BK_HYS 0.3 V 리시스 5V LDO 저전압폴트비활성 UVLO 5VLDO_NACT 4.5 V V OUT5 상승 화 5V LDO 저전압폴트활성화 UVLO 5VLDO_ACT 4.0 V V OUT5 하강 5V LDO 저전압폴트히스테 UVLO 5VLDO_HYS 0.5 V 리시스 입력저전압록아웃 - UVLO STRT V V DD 상승 스타트 - 업 입력저전압록아웃 - UVLO STOP V V DD 하강 셧다운 입력저전압록아웃히스테리 UVLO HYS V 시스 입력과전압록아웃 - 드라이 DOVLO STOP V V DD 상승 버비활성화 (MCP8025) 입력과전압록아웃 - 드라이 DOVLO STRT V V DD 하강 버활성화 (MCP8025) 입력과전압록아웃히스테리시스 (MCP8025) DOVLO HYS V Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다 Microchip Technology nc. DS A_KR-page 11

12 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 입력과전압록아웃 - 모든기능비활성화입력과전압록아웃 - 모든기능활성화입력과전압록아웃히스테리시스 AOVLO STOP V V DD 상승 AOVLO STRT V V DD 하강 AOVLO HYS V 온도관리자과열시경고온도 T WARN 72 %T SD 상승온도 (115 C) 과열시경고히스테리시스 T WARN 15 C 하강온도 과열시전원차단온도 T SD C 상승온도 과열시전원차단히스테리시스 T SD 25 C 하강온도 모터컨트롤유닛출력드라이버 PWMH/L 입력풀다운 R PULLDN 47 k 출력드라이버소스전류 SOURCE 0.3 A V DD = 12V, HS[A:C], LS[A:C] 출력드라이버싱크전류 SNK 0.3 A V DD = 12V, HS[A:C], LS[A:C] 출력드라이버소스저항 R DSON 17 OUT =10mA, V DD = 12V, HS[A:C], LS[A:C] 출력드라이버싱크저항 R DSON 17 OUT =10mA, V DD = 12V, HS[A:C], LS[A:C] 출력드라이버블랭킹 t BLANK ns 설정가능 출력드라이버 UVLO 임계값 D UVLO V 컨피그레이션레지스터 0 bit 3 = 0 출력드라이버 UVLO 최소시간 t DUVLO t BLANK +700 t BLANK ns t DUVLO 후폴트래치됨 출력드라이버 HS 구동전압 V HS V 위상핀에대해 -5.5 그라운드에대해 출력드라이버 LS 구동전압 V LS V 그라운드에대해 출력드라이버부트스트랩 V BOOTSTRAP V 그라운드에대해 전압 44 연속 48 < 100 ms 출력드라이버위상핀전압 V PHASE V 그라운드에대해 연속 < 100 ms 출력드라이버단락보호임계 D SC_THR V 레지스터 CFG0 세트 값 ( 기본값 ) High Side (V DD V PHx ) Low Side (V PHx P GND ) Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다. DS A_KR-page Microchip Technology nc.

13 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 출력드라이버단락감지전파지연 출력드라이버 OVLO 턴 - 오프지연파워 - 업또는대기상태로슬립 T SC_DLY ns C LOAD = 1000 pf, V DD =12V 430 블랭킹후감지 10 블랭킹도중감지, 해당값은블랭킹후의지연 T OVLO_DLY 3 5 µs 내부클럭과감지동기됨 (Note 2) t POWER ms CE High-Low-High 트랜지션 < 100 µs ( 폴트클리어 ) 10 MCP MCP8026 모터동작시까지대기 t MOTOR 5 µs CE High-Low-High 트랜지션 < 0.9 ms ( 폴트클리어 ) 5 ms 대기상태에서동작상태로 (MCP8025, Note 2) 10 ms 대기상태에서동작상태로 (MCP8026, Note 2) 폴트 - 드라이버출력턴 - 오프 CE LOW - 드라이버출력턴 - 오프 T FAULT_OFF µs C LOAD = 1000 pf, V DD =12V, 폴트발생후시간 1 UVLO, OCP 폴트 10 기타모든폴트 T DEL_OFF ns C LOAD = 1000 pf, V DD =12V, CE = Low 상태이후시간 (Note 2) CE LOW- 대기상태 t STANDBY 1 ms CE = Low 상태이후시간, SLEEP Bit = 0 CE LOW-SLEEP 상태 t SLEEP 1 ms CE = Low 상태이후시간, SLEEP Bit = 1 CE 폴트클리어펄스 t FAULT_CLR µs CE High-Low-High 트랜지션시간 (Note 2) 전류감지증폭기입력오프셋전압 V OS mv V CM =0V T A = -40 C ~ +150 C 입력오프셋온도드리프트 V OS /T A ±2.0 µv/ C V CM =0V 입력바이어스전류 B µa 공통모드입력범위 V CMR V 공통모드제거비 CMRR 80 db Freq = 1 khz, OUT =10µA 최대출력전압스윙 V OL, V OH V OUT = 200 µa 슬루레이트 SR ±7 V/µs 대칭 게인대역폭곱 GBWP 10.0 MHz 전류비교기히스테리시스 CC HYS 10 mv 전류비교기공통모드입력범위 V CC_CMR V 전류제한 DAC 분해능 8 Bits Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다 Microchip Technology nc. DS A_KR-page 13

14 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 출력전압범위 V OL, V OH V OUT =1mA 출력전압 V DAC V CFG1 Code x mv/bit V Code 00H Code 40H Code FFH 입력 - 출력지연 T DELAY 50 µs 적분비선형성 NL %FSR % 풀스케일범위, Note 2 미분비선형성 DNL %LSB %LSB, Note 2 LMT_OUT 싱크전류 ( 오픈드레인 ) L OUT 1 ma V LMT_OUT 50 mv V =1mA ZC B 역기전력샘플러비교기 (MCP8025) 최대출력전압스윙 ZCV OL, ZCV OH OUT 레퍼런스입력임피던스 ZC ZREF 83 k 입력 - 출력지연 ZC DELAY ns V N_STEP = 500 mv, Note 2 전압디바이더 RC 시정수 ZC TRC 100 ns ZC 출력풀-업범위 ZC RPULLUP k ZC 출력싱크전류 ( 오픈드레인 ) ZC OL 1 ma Vout 50 mv 역기전력샘플러위상멀티플렉서 (MCP8025) MUX[1:2] 입력풀다운 R PULLDN 47 k 트랜지션시간 t TRAN ns Note 2 MUX 선택에서 ZC 출력까지 MUX DELAY 210 ns 의지연 위상필터캐패시터 C PHASE 1.5 pf MUX 입력 - 그라운드 통신포트 표준 LN (MCP8025) 마이크로컨트롤러인터페이스 TX 입력풀업저항 R PUTXD 48 - k 최대 5V 풀업 버스인터페이스 LN 버스하이-레벨입력전압 V H 0.6 x V DD LN 버스로우-레벨입력전압 V LO 0.4 x V DD LN 버스입력히스테리시스 V HYS x V DD H LO LN 버스로우-레벨출력전류 OL 7.3 ma V O =0.2xV DD, V DD =8V 16.5 V O =0.2xV DD, V DD = 18V 30.6 V O =0.251xV DD, V DD =18V LN 버스입력풀업전류 PU µa LN 버스단락전류제한 SC ma Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다. DS A_KR-page Microchip Technology nc.

15 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 LN 버스로우-레벨출력전압 V OL 0.2 x V DD LN 버스입력누출전류 ( 도미넌트버스레벨도중리시버에서발생 ) LN 버스입력누출전류 ( 열성버스레벨도중리시버에서발생 ) LN 버스입력누출전류 ( 그라운드로부터연결해제 ) LN 버스입력누출전류 (V DD 로부터연결해제됨 ) BUS_PAS_DOM V BUS =0V, V DD = 12V -1 ma 드라이버 OFF, BUS_PAS_REC V BUS V DD 7V < V BUS <19V µa 드라이버 OFF, 7V < V DD < 19V BUS_NO_GND -1 1 ma GND = V DD = 12V, 0V < V BUS <19V BUS_NO_BAT 10 µa V DD =0V, 0V < V BUS <19V V V =(V V )/2 리시버센터전압 V BUS_CNT x 0.5 x x V DD V DD V DD BUS _CNT H LO LN 버스슬레이브풀-업저항 R PULLUP 20K 30K 47K LN 도미넌트상태타임아웃 t DOM_TOUT 25 ms 전파지연 T RX_PD µs 리시버전파지연 대칭 T RX_SYM µs 하강에지에대한상승에지에서의리시버전파지연대칭 전압레벨변환기 (MCP8026) 고전압입력범위 V N 0 V DD V 저전압입력범위 V OUT 0 5.0V V 입력풀업저항 RPU 30 k 하이 - 레벨입력전압 V H 0.60 V DD V DD =15V 로우 - 레벨입력전압 V L 0.40 V DD V DD =15V 입력히스테리시스 V HYS 0.30 V DD 전파지연 T LV_OUT µs Note 2 최대통신주파수 F MAX 20 khz Note 2 저전압출력싱크전류 ( 오픈드레인 ) OL 1 ma V OUT 50 mv DE2 통신보레이트 BAUD 9600 BPS 파워 - 업지연 PU_DELAY 1 ms 상승 V DD 6V 에서 DE2 활성화까지의시간 e DE2 싱크전류 DE2 isnk 1 ma V DE2 50 mv, Note 2 DE2 메시지응답시간 DE2 RSP 0 µs 최근수신된 Stop 비트에서응답 Start 비트까지의시간, Note 2 DE2 호스트대기시간 DE2 WAT ms 호스트최소시간응답까지의대기소요시간 9600 BAUD 기반 3 개의패킷, Note 2 DE2 메시지수신타임아웃 DE2 RCVTOUT 5 ms 메시지바이트간시간 Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다. V 2015 Microchip Technology nc. DS A_KR-page 15

16 AC/DC 특성 전기적사양 : 별도로명시하지않는한 T J = -40 C ~ +150 C, +25 C 에서의표준값 VDD = 13V 입니다. 파라미터기호최소표준최대단위조건 내부 ROM( 읽기전용메모리 ) 데이터보존 셀고온동작수명 HTOL 1000 시간 T J = 150 C (Note 1) 셀동작수명 10 년 T J = 85 C Note 1: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) 2: 제한값은설계에따른것으로양산테스트를거치지않았습니다. 온도사양 파라미터 기호 최소 표준 최대 단위 조건 온도범위 (Note 1) 지정온도범위 T A C 동작온도범위 T A C T J C 보관온도범위 T A C (Note 2) 패키지열저항열저항, 5mmx5mm 40L-QFN JA 37 C/W 4-레이어 JC5 1-5 표준보드, 자 JC 6.9 연대류 열저항, 노출형패드, 7mmx7mm JA 30 C/W 48L-TQFP JC 15 Note 1: 최대허용가능소비전력은주변온도, 최대허용가능접합부온도, 접합부와대기간열저항의함수입니다 ( 예 : T A, T J, JA ). 최대허용가능소비전력을초과할경우디바이스동작접합부온도가 160 C 를초과할 수있습니다. 접합부온도가 160 C 이상유지될경우디바이스신뢰성에문제가발생할수있습니다. 2: ROM 데이터보존을위한 1000 시간누적최대값 ( 표준 ) DS A_KR-page Microchip Technology nc.

17 ESD, 자화율, 서지및래치 - 업테스트 파라미터 일반및테스트조건 값 입력전압서지 SO 분간 28V, 0.5 초간 45V BEE LN EMC 준수 ESD EC 준수테스트사양 1.0 ± 8 kv 핀 LN_BUS, V DD (HMM) ESD HBM with 1.5 k/100 pf CE/EC : 2006 ±2kV AEC-Q Ref E JEDEC JS ESD HBM with 1.5 k/100 pf CE/EC : 2006 ±8kV 핀 LN_BUS, V DD, P GND 에대해 HV_N1 AEC-Q Ref E JEDEC JS ESD CDM ( 차지디바이스모델, 필드유도 ESD-STM 모든핀에서 ± 750V 기법 - 머신 - 모델기법대체 ) 래치 - 업자화율 AEC Q , 150 C > 100 ma 2015 Microchip Technology nc. DS A_KR-page 17

18 NOTES: DS A_KR-page Microchip Technology nc.

19 2.0 표준성능곡선 Note: 아래의그래프및표는제한된수의샘플에기반한통계적요약이며정보목적으로만제공됩니다. 여기서술된성능특성은테스트를거치지않았거나이를보증할수없습니다. 일부그래프또는표에서제시된데이터는특정동작범위를벗어난 ( 정격전압범위이외등 ) 것일수있으며이는보증범위를벗어난것입니다. Note: 따로표시하지않는한 T A =+25 C 이며, 접합부온도 (T J ) 는주변온도가목표접합부온도와동일한상태에서디바이스에시행한테스트에의하여근사화된것입니다. 테스트시간은주변온도에대해접합부에서발생한온도상승을무시할수있을정도로짧게둡니다. Line Regulation (%/V) V OUT = 5V V OUT = 12V Temperature ( C) 그림 2-1: 온도에대한 LDO 전압변동 Volts (V) HSA V BA Time (µs) 그림 2-4: 부트스트랩전압 V DD = 6V 92% 듀티사이클에서의 Load Regulation (%) 0.35 V OUT = 5V V OUT = 12V Temperature ( C) 그림 2-2: 온도에대한 LDO 부하조정 Current (ma) V LDO V LDO Voltage (V) 그림 2-5: LDO 단락전류 vs 입력전압 ilmt_out DE Time (µs) 그림 2-3: LMT_OUT Low DE2 메시지지연에대한 V N (V) V N = 14V V OUT (AC) V N = 15V C N = C OUT = 10 µf OUT = 20 ma Time (µs) 그림 2-6: 5V LDO 동적라인스텝 상승 V DD V OUT (mv) 2015 Microchip Technology nc. DS A_KR-page 19

20 Note: 따로표시하지않는한 T A =+25 C 이며, 접합부온도 (T J ) 는주변온도가목표접합부온도와동일한상태에서디바이스에시행한테스트에의하여근사화된것입니다. 테스트시간은주변온도에대해접합부에서발생한온도상승을무시할수있을정도로짧게둡니다. V N (V) Time (µs) 그림 2-7: 5V LDO 동적라인스텝 - 하강 V DD V N (V) 그림 2-8: 12V LDO 동적라인스텝 상승 V DD V N (V) V N = 15V V OUT (AC) V N = 14V C N = C OUT = 10 µf OUT = 20 ma 그림 2-9: 12V LDO 동적라인스텝 하강 V DD Time (µs) V N = 14V V OUT (AC) V N = 15V V OUT (AC) C N = C OUT = 10 µf OUT = 20 ma V N = 15V C N = C OUT = 10 µf OUT = 20 ma V N = 14V Time (µs) V OUT (mv) V OUT (mv) V OUT (mv) V OUT AC (mv) Time (ms) 그림 2-10: V OUT AC (mv) 그림 2-11: V OUT (V) 그림 2-12: 입력전압 1 ma 20 ma V N = 14V V OUT = 5V C N = C OUT = 10 µf OUT = 1 ma to 20 ma Pulse 5V LDO 동적라인스텝 Time (ms) ma Charge Pump Switch Point 20 ma V N = 14V V OUT = 12V C N = C OUT = 10 µf OUT = 1 ma to 20 ma Pulse 12V LDO 동적로드스텝 V OUT = 12V C N = C OUT = 10 µf OUT = 20 ma V N (V) 12V LDO 출력전압대상승 DS A_KR-page Microchip Technology nc.

21 Note: 따로표시하지않는한 T A =+25 C 이며, 접합부온도 (T J ) 는주변온도가목표접합부온도와동일한상태에서디바이스에시행한테스트에의하여근사화된것입니다. 테스트시간은주변온도에대해접합부에서발생한온도상승을무시할수있을정도로짧게둡니다 Quiescent Current (µa) CE High CE Low R DSON (Ω) High-Side Low-Side Temperature ( C) 그림 2-13: 대기전류대온도 (MCP8025) Temperature( C) 그림 2-16: 드라이버 R DSON 대온도 Quiescent Current (µa) CE High CE Low Temperature ( C) 그림 2-14: 대기전류대온도 (MCP8026) PWMxH PWMxL Dead Time Dead Time Time (µs) 그림 2-15: 션 500 ns PWM 데드타임인젝 2015 Microchip Technology nc. DS A_KR-page 21

22 NOTES: DS A_KR-page Microchip Technology nc.

23 3.0 핀설명 표 3-1 과 3-2 는핀에대한설명을나타냅니다. 표 3-1: MCP8025 핀기능테이블 QFN TQFP 기호 /O 설명 2 1 PWM1L 디지털입력, 위상 A 로우 - 사이드제어, 47 k 풀다운 3 2 PWM1H 디지털입력, 위상 A 하이 - 사이드제어, 47 k 풀다운 4 3 CE 디지털입력, 디바이스사용, 47 k 풀다운 4 NC 연결되지않음 5 NC 연결되지않음 5 6 LN_BUS /O LN 버스물리레이어 7 P GND 전원 전원 0V 레퍼런스 6 8 RX O LN 버스수신데이터, 오픈드레인 7 9 TX LN 버스송신데이터 8 10 FAULTn/TXE /O LN 트랜시버폴트및송신가능 9 11 MUX1 디지털입력역기전력샘플러위상멀티플렉서제어, 47 k 풀다운 MUX2 디지털입력역기전력샘플러위상멀티플렉서제어, 47 k 풀다운 ZC_OUT O 역기전력샘플러비교기출력, 오픈드레인 COMP_REF 역기전력샘플러비교기레퍼런스 LMT_OUT O 전류제한비교기, MOSFET 드라이버폴트출력, 오픈드레인 _OUT1 O 모터전류감지증폭기출력 SENSE1- 모터전류감지증폭기반전입력 SENSE1+ 모터전류감지증폭기비반전입력 17 19,20 P GND 전원 전원 0V 레퍼런스 LSA O 위상 A 로우 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 LSB O 위상 B 로우 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 LSC O 위상 C 로우 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 24 P GND 전원 전원 0V 레퍼런스 HSC O 위상 C 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 HSB O 위상 B 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 HSA O 위상 A 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 PHC /O 위상 C 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 PHB /O 위상 B 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 PHA /O 위상 A 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 V BC 전원 위상 C 하이 - 사이드 MOSFET 드라이버바이어스 V BB 전원 위상 B 하이 - 사이드 MOSFET 드라이버바이어스 V BA 전원 위상 A 하이 - 사이드 MOSFET 드라이버바이어스 V 전원 아날로그회로및로우 - 사이드게이트드라이버바이어스 35, 36 P GND 전원 전원 0V 레퍼런스 LX 전원 벅레귤레이터스위치노드, 외부인덕터연결 32 38, 39 V DD 전원 입력전원 FB 벅레귤레이터피드백노드 V 전원 내부회로바이어스 CAP2 전원 차지펌프플라잉캐패시터입력 CAP1 전원 차지펌프플라잉캐패시터입력 DE2 O 전압및온도관리자출력, 오픈드레인 PWM3L 디지털입력, 위상 C 로우 - 사이드제어, 47 k 풀다운 PWM3H 디지털입력, 위상 C 하이 - 사이드제어, 47 k 풀다운 PWM2L 디지털입력, 위상 B 로우 - 사이드제어, 47 k 풀다운 1 48 PWM2H 디지털입력, 위상 B 하이 - 사이드제어, 47 k 풀다운 EP EP P GND 전원 노출형패드. 전원 0V 레퍼런스에연결하십시오 Microchip Technology nc. DS A_KR-page 23

24 표 3-2: MCP8026 핀기능테이블 QFN TQFP 기호 /O 설명 2 1 PWM1L 디지털입력, 위상 A 로우 - 사이드제어, 47 k 풀다운 3 2 PWM1H 디지털입력, 위상 A 하이 - 사이드제어, 47 k 풀다운 4 3 CE 디지털입력, 디바이스사용, 47 k 풀다운 4 LV_OUT2 O 레벨변환기 2 로직레벨변환출력, 오픈드레인 5 HV_N2 레벨변환기 2 고전압입력, 30 k 설정가능풀업 5 6 HV_N1 레벨변환기 1 고전압입력, 30 k 설정가능풀업 7 P GND Power 전원 0V 레퍼런스 6 8 LV_OUT1 O 레벨변환기 1 로직레벨변환출력, 오픈드레인 7 9 _OUT3 O 모터위상전류감지증폭기 3 출력 8 10 SENSE3- 모터위상전류감지증폭기 3 반전입력 9 11 SENSE3+ 모터위상전류감지증폭기 3 비반전입력 _OUT2 O 모터위상전류감지증폭기 2 출력 SENSE2- 모터위상전류감지증폭기 2 반전입력 SENSE2+ 모터위상전류감지증폭기 2 비반전입력 LMT_OUT O 전류제한비교기, MOSFET 드라이버폴트출력, 오픈드레인 _OUT1 O 모터전류감지증폭기 1 출력 SENSE1- 모터전류감지증폭기 1 반전입력 SENSE1+ 모터전류감지증폭기 1 비반전입력 17 19,20 P GND 전원 전원 0V 레퍼런스 LSA O 위상 A 로우사이드 N- 채널 MOSFET 드라이버, 액티브하이 LSB O 위상 B 로우사이드 N- 채널 MOSFET 드라이버, 액티브하이 LSC O 위상 C 로우사이드 N- 채널 MOSFET 드라이버, 액티브하이 24 P GND 전원 전원 0V 레퍼런스 HSC O 위상 C 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 HSB O 위상 B 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 HSA O 위상 A 하이 - 사이드 N- 채널 MOSFET 드라이버, 액티브하이 PHC /O 위상 C 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 PHB /O 위상 B 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 PHA /O 위상 A 하이 - 사이드 MOSFET 드라이버레퍼런스, 역기전력감지입력 V BC 전원 위상 C 하이 - 사이드 MOSFET 드라이버바이어스 V BB 전원 위상 B 하이 - 사이드 MOSFET 드라이버바이어스 V BA 전원 위상 A 하이 - 사이드 MOSFET 드라이버바이어스 V 전원 아날로그회로및로우 - 사이드게이트드라이버바이어스 35,36 P GND 전원 전원 0V 레퍼런스 LX 전원 벅레귤레이터스위치노드, 외부인덕터연결 32 38, 39 V DD 전원 입력전원 FB 벅레귤레이터피드백노드 V 전원 내부회로바이어스 CAP2 전원 차지펌프플라잉캐패시터입력 CAP1 전원 차지펌프플라잉캐패시터입력 DE2 O 전압및온도관리자출력, 오픈드레인 PWM3L 디지털입력, 위상 C 로우 - 사이드제어, 47 k 풀다운 PWM3H 디지털입력, 위상 C 하이 - 사이드제어, 47 k 풀다운 PWM2L 디지털입력, 위상 B 로우 - 사이드제어, 47 k 풀다운 1 48 PWM2H 디지털입력, 위상 B 하이 - 사이드제어, 47 k 풀다운 EP EP P GND 전원 노출형패드전원 0V 레퍼런스에연결하십시오. DS A_KR-page Microchip Technology nc.

25 3.1 로우 - 사이드 PWM 입력 (PWM1L, PWM2L, PWM3L) 로우 - 사이드드라이버컨트롤을위한디지털 PWM 입력입니다. 각입력은그라운드에연결할 47 k 풀다운저항을갖습니다. PWM 신호에는데드타임타이밍이포함될수있으며, 시스템은데드타임설정을위해컨피그레이션레지스터 2 를사용할수있습니다. 3.2 하이 - 사이드 PWM 입력 (PWM1H, PWM2H, PWM3H) 하이 - 사이드드라이버컨트롤을위한디지털 PWM 입력입니다. 각입력은그라운드에연결할 47 k 풀다운저항을갖습니다. PWM 신호에는데드타임타이밍이포함될수있으며, 시스템은데드타임설정을위해컨피그레이션레지스터 2 를사용할수있습니다. 3.3 연결되지않음 (NC) 예약됨. 연결하지마십시오. 3.4 칩활성입력 (CE) 칩활성입력은출력드라이버와온 - 보드기능의사용여부를지정합니다. CE 가 HGH 일경우, 모든디바이스기능을사용할수있습니다. CE 가 LOW 일경우디바이스는대기또는슬립모드에서동작합니다. 대기모드가활성화된경우, 전류증폭기와 12V LDO 는비활성화됩니다. 벅레귤레이터, DE2 핀, 전압및온도센서기능은영향을받지않습니다. 5V LDO 는 MCP8026 에서비활성화됩니다. H- 브리지드라이버출력은 CE = 0 일때 100 ns 내에서모두 LOW 상태로설정됩니다. CE = 0 상태에서 1 ms 후디바이스는대기또는슬립모드로전환됩니다. CE 핀은모든하드웨어폴트를클리어할수있습니다. 폴트발생시 CE 입력은핀을 LOW 로설정한뒤다시 HGH 로설정하여폴트를클리어할수있습니다. 하드웨어폴트가더이상유효하지않은경우, CE 신호의상승에지를통해폴트를클리어할수있습니다. CE 핀은 CFG0 컨피그레이션레지스터내의 SLEEP 비트가 1 로세트된경우슬립모드를활성화합니다. CE 는대기또는슬립모드로의전환이발생하기전에최소 1 ms 동안 LOW 상태를유지하여야합니다. 이시간동안 CE 는슬립모드진입없이모든폴트를클리어하기위해토글됩니다. CE 핀은슬립모드상태에서디바이스를복귀시킬수있습니다. 슬립모드에서디바이스를복귀시키려면, CE 핀을최소 250 μs 동안 LOW 로설정하여야합니다. 디바이스는 CE 핀의후속상승에지에서복귀합니다. CE 핀은내부 47 풀다운을갖습니다. 3.5 레벨변환기 (HV_N1, HV_N2, LV_OUT1, LV_OUT2) 단방향디지털레벨변환기입니다. 이들핀은 HV_Nx 핀상의디지털입력신호를 LV_OUTx 핀의 LOW 레벨디지털출력신호로변환합니다. 이 HV_Nx 핀은 VDD 에대해내부 30 k 풀업을가지며이는 CFG0 컨피그레이션레지스터내의 PU30K 비트에의해컨트롤됩니다. PU30K 비트는 CE = 0 일때에만샘플링됩니다. HV_N1 핀은 HV_N2 핀에비해보다높은 ESD 보호기능을갖습니다. ESD 보호기능이보다뛰어나므로, HV_N1 핀은외부스위치연결에더욱적합합니다. LV_OUT1 및 LV_OUT2 는오픈-드레인출력입니다. 저전압로직전원에대한외부풀업저항이필요합니다. HV_N1 핀은슬립모드상태에서디바이스를복귀시킬수있습니다. 핀상에서 LOW 상태가 250 µs 를초과하여지속된것이감지될경우, MCP8026 은핀의상승에지에서복귀합니다. 3.6 LN 트랜시버버스 (LN_BUS) 양방향 LN_BUS 인터페이스핀은 LN 버스네트워크에연결됩니다. LN_BUS 드라이버는 TX 핀에의해제어됩니다. 드라이버는오픈드레인출력입니다. MCP8025 디바이스는 LN 버스 30 k 풀업저항을가지며이는 CFG0 컨피그레이션레지스터내의 PU30K 비트를세트하여활성 / 비활성화할수있습니다. 풀업저항은대기모드에서만변경가능합니다. 일반동작시 30 k 풀업은항상활성화됩니다. 슬립모드에서 30 k 풀업은항상비활성화됩니다. LN 버스는슬립모드상태에서디바이스를복귀시킬수있습니다. LN_BUS 핀에서 LN 복귀이벤트가감지된경우, 디바이스는복귀합니다. 버스상에서도미넌트상태가 150 µs 를초과하여지속된것이감지될경우 MCP8025 는핀의상승에지에서복귀합니다. LN 버스마스터는 LN 2.2A 사양을충족하기위해 250 µs 를초과하여도미넌트상태를공급하여야합니다. 3.7 파워그라운드 (P GND ), 노출형패드 (EP) 디바이스그라운드입니다. PCB 그라운드트레이스는짧고넓어야하며전원에대해 STAR 패턴을형성하여야합니다. 노출형패드는 PCB 에서솔더링되어야합니다. EP 아래의 PCB 영역은디바이스로부터의열방출을위해열바이어스를내장한 copper pour 로이루어져야합니다. 3.8 LN 트랜시버수신데이터출력 (RX) RX 출력핀은 LN_BUS 핀의상태를따릅니다. LN 버스로부터수신된데이터는호스트 MCU 로의연결을위한 RX 핀상에서의출력입니다. RX 핀는오픈드레인출력입니다 Microchip Technology nc. DS A_KR-page 25

26 3.9 LN 트랜시버송신데이터출력 (TX) TX 입력핀은 LN 버스로데이터를송신하기위해사용됩니다. TXD 가 LOW 일때 LN_BUS 는 LOW( 도미넌트 ) 이며, TXD 가 HGH 일때 HGH( 열성 ) 입니다. 호스트 MCU 로부터송신될데이터는 TX 핀을통해 LN 버스로전송됩니다 LN 트랜시버폴트 / 송신활성화 (FAULTn/TXE) 트감지출력및트랜스미터활성화에사용되는양방향핀입니다.FAULTn/TXE 핀은 LN 폴트발생시항상 LOW 로구동됩니다. 내부폴트신호및 FAULTn/TXE 핀사이에는폴트발생시핀을외부적으로 High 로구동하기위하여저항이존재합니다. FAULTn/TXE 핀은송신을시작하기위해 High 로펄스신호를주어야합니다. 핀이펄스될때폴트가발생하지않으면 FAULTn/TXE 핀은래치되며내부 100 k 로 High 로구동됩니다. FAULTn/TXE 핀은폴트발생여부에관해모니터링됩니다. 외부풀업은필요하지않습니다. FAULTn/TXE 핀을컨트롤하는마이크로컨트롤러핀은출력및입력모드간에스위칭이가능하여야합니다 제로 - 크로스멀티플렉서입력 (MUX1, MUX2) MUX1 및 MUX2 멀티플렉서입력은제로 - 크로스역기전력위상레퍼런스로사용될위상권선을선택합니다. 멀티플렉서의출력은제로 - 크로스비교기의입력중하나에연결됩니다. 다른제로 - 크로스비교기입력은뉴트럴전압에연결됩니다. MUX1 및 MUX2 입력은호스트프로세서에의해모터전류 (commutation) 와동기되어구동됩니다 제로 - 크로스감지기출력 (ZC_OUT) ZC_OUT 출력핀은제로-크로스비교기의출력입니다. 멀티플렉서입력에의해선택된위상전압이뉴트럴전압과교차할경우, 제로 - 크로스감지기는출력상태를변경합니다. ZC_OUT 출력은오픈드레인출력입니다 뉴트럴전압레퍼런스입력 (COMP_REF) COMP_REF 입력은모터의뉴트럴지점이사용가능한경우해당뉴트럴지점에연결하기위해사용됩니다. COMP_REF 입력은컨피그레이션레지스터를통해제로 - 크로스비교기에의해사용되는뉴트럴전압레퍼런스로선택됩니다 전류제한및드라이버폴트출력 (LMT_OUT) 두가지용도로사용가능한출력핀입니다. 오픈 - 드레인출력은전류감지증폭기 1 에의해감지된전류가내부전류레퍼런스 DAC 에의해설정된값을초과할경우 LOW 로구동됩니다. DAC 는 0.991V ( 표준 ) 의오프셋값을가지며이는제로전류 (zero current) 흐름을나타냅니다. 폴트가활성화되면오픈드레인역시 LOW 로구동됩니다. 표 4-1 은 LMT_OUT 핀을 LOW 로구동시키는폴트를나타냅니다. LMT_OUT 핀은출력시 50 mv 미만의강하를유지하면서 1 ma 전류와싱크 (sink) 될수있습니다 연산증폭기출력 (_OUT1, _OUT2, _OUT3) 전류감지증폭기출력으로전류감지게인을설정하기위해피드백저항과함께사용할수있습니다. CE = 0 일경우증폭기는비활성화됩니다 연산증폭기입력 (SENSE1 +/-, SENSE2 +/-, SENSE3 +/-) 전류감지증폭기의반전 / 비반전입력입니다. 전류감지게인설정을위해 _OUT 핀과함께사용할수있습니다. CE = 0 일경우증폭기는비활성화됩니다 로우 - 사이드 N- 채널 MOSFET 드라이버출력 (LSA, LSB, LSC) 로우 - 사이드 N- 채널 MOSFET 드라이브의신호로외부 MOSFET 게이트에연결됩니다. 전류및슬루레이트제한을위해이들핀과 MOSFET 게이트사이에서로우 - 임피던스저항을사용할수있습니다 하이 - 사이드 N- 채널 MOSFET 드라이버출력 (HSA, HSB, HSC) 하이 - 사이드 N- 채널 MOSFET 드라이브의신호로외부 MOSFET 게이트에연결됩니다. 전류및슬루레이트제한을위해이들핀과 MOSFET 게이트사이에서로우 - 임피던스저항을사용할수있습니다 드라이버위상입력 (PHA, PHB, PHC) 모터로부터의위상신호로이들신호는하이 - 사이드 N- 채널 MOSFET 드라이버레퍼런스및역기전력감지입력을제공합니다. 또한이위상신호는부트스트랩캐패시터와함께사용되어 V Bx 입력을통해하이 - 사이드게이트를구동할수있습니다. DS A_KR-page Microchip Technology nc.

27 3.20 드라이버부트스트랩입력 (V BA, V BB, V BC ) 하이 - 사이드 MOSFET 드라이버바이어스입니다. 이들핀을부트스트랩차지펌프다이오드캐소드 (cathode) 와부트스트랩차지펌프캐패시터사이에연결하십시오. 12V LDO 출력은다이오드애노드 (anode) 에 12V 를공급합니다. 위상신호는부트스트랩차지펌프캐패시터의다른쪽에연결됩니다. 부트스트랩캐패시터는위상신호가로우 - 사이드드라이버에의해 LOW 로구동될때 12V 로차지됩니다. 로우사이드드라이버가 OFF 상태가되고하이사이드드라이버가 ON 이되면, 위상신호는 V DD 로전송되어부트스트랩전압은 V DD + 12V 로상승합니다 V LDO (+12V) +12V LDO(Low Dropout) 전압레귤레이터출력입니다. +12V LDO 는홀이펙트센서나증폭기등외부디바이스에전원을공급하기위해사용합니다. LDO 는안정성을위해출력캐패시터를필요로합니다. 출력캐패시터의양의극은실제 +12V 에가능한한물리적으로가깝게위치하여야합니다. 대부분의애플리케이션에서 4.7 µf 의정전용량은 LDO 회로의안정적인동작을가능하게합니다. 차지펌프가활성화된경우내부차지펌프는 +12V LDO 를공급합니다. 차지펌프가비활성화된경우 V DD 가 +12V LDO 를공급합니다. 캐패시터타입은세라믹이나탄탈 (tantalum) 또는알루미늄전해질중선택하여사용할수있습니다. 세라믹의낮은 ESR 특성으로인해노이즈내성이강화되고고주파영역에서의 PSRR 성능이향상됩니다 벅레귤레이터스위치출력 (LX) 벅레귤레이터스위치노드는외부인덕터에연결됩니다. 이핀을벅레귤레이터에대해선택된외부인덕터에연결하십시오 전원입력 (V DD ) V DD 를주전원전압에연결하십시오. 이전압은모터전압과동일하여야합니다. 드라이버과전류및과전압차단기능은 V DD 핀과관련되어있습니다. V DD 전압이모터전압에서분리되면, 과전류및과전압보호기능을사용할수없습니다. V DD 전압은디바이스의최대동작제한값을초과할수없습니다. 벌크캐패시터를이핀에가깝게연결할경우로드스텝성능및과도보호기능이향상됩니다. 캐패시터타입은세라믹이나탄탈 (tantalum) 또는알루미늄전해질중선택하여사용할수있습니다. 세라믹의낮은 ESR 특성으로인해노이즈내성이강화되고고주파영역에서의 PSRR 성능이향상됩니다 벅레귤레이터피드백입력 (FB) 벅레귤레이터피드백노드는내부 1.25V 레퍼런스전압과비교됩니다. 이핀을벅레귤레이터출력전압을설정하는저항분배기에연결하십시오. 이핀을별도의 +2.5V ~ +5.5V 전원에연결할경우벅레귤레이터가비활성화됩니다. FB 핀은벅레귤레이터비활성화를위해 +5V LDO 에연결할수없으며, 이는 +5V LDO 가내부상태머신내의벅레귤레이터이후에시작되기때문입니다. FB 핀에서의전압이부족할경우벅 UVLO 폴트가발생합니다 V LDO (+5V) +5V LDO(Low Dropout) 전압레귤레이터출력입니다. +5V LDO 는홀이펙트센서나증폭기등외부디바이스에전원을공급하기위해사용합니다. CE = 0 일때 +5V LDO는 MCP8026에서비활성화됩니다. 내부상태머신은 +5V LDO 이전에벅레귤레이터를시작하므로, 벅레귤레이터비활성화를위해 +5V LDO 를벅 FB 에연결할수없습니다. +5V LDO 가벅레귤레이터비활성화를위해사용될경우벅 UVLO 폴트가발생합니다. LDO 를안정화시키기위해출력캐패시터가필요합니다. 출력캐패시터의양극은실제 +12V 에가능한한물리적으로가깝게위치하여야합니다. 대부분의애플리케이션에서 4.7 µf 의정전용량은 LDO 회로의안정적인동작을가능하게합니다. 캐패시터타입은세라믹이나탄탈 (tantalum) 또는알루미늄전해질중선택하여사용할수있습니다. 세라믹의낮은 ESR 특성으로인해노이즈내성이강화되고고주파영역에서의 PSRR 성능이향상됩니다 차지펌프플라잉캐패시터 (CAP1, CAP2) 차지펌프플라잉캐패시터입력을위한연결입니다. 차지펌프캐패시터를이들두핀사이에연결하십시오. 차지펌프플라잉캐패시터는차지펌프가활성화된경우 12V LDO 에전원을공급합니다 통신포트 (DE2) 오픈드레인통신노드입니다. DE2 통신은하프 - 듀플렉스, 9600 baud, 8 비트, 노패리티 (No Parity) 통신링크입니다. 오픈드레인 DE2 핀은외부풀업저항에의해 High 로풀업되어야합니다. 이핀은최소 1 ma 로구동되며, 따라서 Low 로구동시 50 mv 이하의 V DE2 가발생합니다 2015 Microchip Technology nc. DS A_KR-page 27

28 NOTES: DS A_KR-page Microchip Technology nc.

29 4.0 상세설명 4.1 바이어스제너레이터 내부바이어스제너레이터는 3 개의전압레일을컨트롤합니다. 이내부바이어스제너레이터는 2 개의고정출력 LOW 드롭아웃선형레귤레이터와하나의조정가능한벅스위치모드파워컨버터, 하나의비정격차지펌프를컨트롤합니다. 또한바이어스제너레이터는관리기능을수행합니다 V 로우 - 드롭아웃선형레귤레이터 (LDO) +12V 레일은 3- 상파워 MOSFET 브리지의바이어스에사용됩니다. 레귤레이터는 30 ma 의외부부하전류를공급할수있습니다. 레귤레이터는최소 40 ma 의과전류제한값을갖습니다. +12V ~ +12.7V 사이의전원전압 (V DD ) 에서동작시, +12V 차지펌프는 OFF 상태가되며 +12V 소스는 V DD 전원전압이됩니다. +12V ~ +12.7V 범위의 V DD 범위에서동작시 +12V 출력은 +12V 미만이며, 이는레귤레이터의드롭아웃전압으로인한것입니다. 로우 - 드롭아웃레귤레이터는내부컨트롤루프를안정화시키기위해 V OUT 에서 GND 까지연결된출력캐패시터를필요로합니다. 12V LDO 용으로최소 4.7 µf 의세라믹출력캐패시터가필요합니다. 칩활성화 (CE) 핀이액티브상태가아닐경우 +12V LDO 는비활성화됩니다. 표 4-1 은폴트발생시 +12V LDO 역시비활성화됨을나타냅니다 V 로우 - 드롭아웃선형레귤레이터 (LDO) +5V LDO 는외부마이크로컨트롤러와내부전류감지증폭기, 게이트제어로직의바이어스용으로사용됩니다. +5V LDO 는 30 ma 의외부부하전류를공급할수있습니다. 레귤레이터는최소 40 ma 의과전류제한값을갖습니다. 외부전류가추가로필요할경우, 벅스위치모드전원컨버터를사용하여야합니다. +5V LDO 용으로는최소 4.7 µf 의세라믹출력캐패시터가필요합니다. 시스템이슬립모드에있을때 +5V LDO 는비활성화됩니다. 대기모드일경우 MCP8025 에서 +5V LDO 는활성화되며, MCP8026 에서는비활성화됩니다. 표 4-1 은 +5V LDO를비활성화하는폴트를나타냅니다. 벅전력단의일반동작도중 Q1 은반복적으로 ON/OFF 로스위칭되며, 그횟수는제어회로에의해지정됩니다. 스위칭동작으로인해 LX 노드에서펄스트레인이발생하며, 이는 DC 출력전압 V O 를생성하기위해 L/C 출력필터에의해필터링됩니다. 그림 4-1 은 SMPS 의기능블록다이어그램을나타냅니다. 그림 4-1: CURRENT_REF OUTPUT CONTROL LOGC VDD-12V - VN SMPS 기능블록다이어그램 SMPS 는불연속전도모드 (DCM) 에서동작하도록설계되었으며전압모드및전류제한보호기능이내장되어있습니다. SMPS 는고정스위칭주파수 460 khz 에서입력전압 6V 로외부부하에 750 mw 의전원을공급할수있습니다. SMPS 의출력은전원이제한되어있습니다. 프로그램된 3V 출력전압의경우, SMPS 는외부부하에 250 ma 를공급할수있습니다. LX 핀과그라운드사이에는외부다이오드가필요합니다. 스위치가 OFF 상태일경우인덕터전류를처리하기위해다이오드가필요합니다. 이다이오드는디바이스외부에있으며기판전류와스위칭에의한소비전력을감소시킵니다. 외부다이오드는스위치 - 오프기간동안전류를공급하여전류경로가다시디바이스내로향하지않도록합니다. Q1 BANDGAP REFERENCE LX FB 벅스위치모드전원장치 (SMPS) SMPS 는고효율, 고정주파수의스텝 - 다운 DC-DC 컨버터입니다. SMPS 는신속한과도응답과정확한제어를통해로컬 DC-DC 변환에필요한모든액티브기능을제공합니다 Microchip Technology nc. DS A_KR-page 29

30 SMPS는낮은부하에서펄스주파수변조 (PFM) 모드로진입하며, 이경우보다높은출력전압리플이발생하는대신효율이향상됩니다. 또한 PFM 회로는 SMPS 를비활성화할수있습니다. SMPS 가해당애플리케이션내에서사용되지않는경우, 피드백핀 (FB) 을외부전원 (2.5V ~ 5.5V) 로연결하면 SMPS 를셧다운상태로진입시킬수있습니다. 불연속전도모드에서의동작을위한최대인덕터값은식 4-1 을사용하여구할수있습니다. 식 4-1: L MAX 단순화 V O V N T L MAX OCRT 식 4-1 을통해계산된 L MAX 인덕터값을활용할경우임계전류레벨 O(CRT) 미만의출력부하전류에대해불연속전도모드로동작할수있습니다. 예를들어출력전압이 +5V 인경우, 표준인덕터값 4.7 µh 로입력전압 6V, 스위칭주파수 468 khz, 임계부하전류 150 ma 에서불연속전도모드로동작할수있습니다. 출력전압은저항분배기네트워크를사용하여설정합니다. 저항분배기는인덕터출력과그라운드사이에연결됩니다. 분배기공통점 (common point) 은 FB 핀에연결되며이는내부 1.25V 레퍼런스전압과비교됩니다. 벅레귤레이터는 STAT0 레지스터내의 BOCPW 비트를세트하고, 입력스위칭전류가피크 2.5A ( 표준 ) 를초과하면호스트에 STATUS_0 메시지를전송합니다. 이비트는피크입력스위칭전류가 2.5A ( 표준 ) 제한값아래로떨어지면클리어됩니다. 이는경고비트일뿐이며벅동작을셧다운하기위해별도의조치를실행하지않습니다. 과전류제한은벅듀티사이클을감소시키며따라서벅레귤레이터의최대출력을제한합니다. 벅레귤레이터는 STAT0 레지스터내의 BUVLOW 비트를세트하고, 출력전압이정격출력전압의 90% 미만으로떨어지면호스트에 STATUS_0 메시지를전송합니다. 출력전압이정격값의 94% 까지회복되면이비트는클리어됩니다. 벅레귤레이터출력전압이정격출력전압의 80% 미만으로떨어지면, 디바이스는벅저전압록아웃폴트로셧다운됩니다. STAT0 레지스터내의 BUVLOF 비트가세트되고호스트로 STATUS_0 메시지가전송됩니다. 폴트발생을표시하기위해 LMT_OUT 신호가 LOW 로전환됩니다. 전압관리자는또한 V DD 가 AOVLO STOP 를초과할경우벅레귤레이터를셧다운할수있도록설계되었습니다. 벅레귤레이터를셧다운시키지않으려면, 사용자는 V DD 가 AOVLO STOP 를초과하는것을방지하기위해 V DD 입력에전압억제디바이스를추가하여야합니다. V O 전압관리자는또한 V DD 가 UVLO BK_STOP 미만으로떨어질때벅레귤레이터를셧다운할수있도록설계되었습니다. 디바이스는 STAT0 레지스터내의 BUVLOF 비트를세트하고, 벅입력전압이 UVLO BK_STOP 미만으로떨어지면호스트에 STATUS_0 메시지를전송합니다. 표 4-1 은벅레귤레이터를비활성화하는폴트를나타냅니다 차지펌프 비정격차지펌프는낮은입력조건하에서 +12V LDO 에대한입력을부스트하기위해사용됩니다. 디바이스 (V DD ) 에대한입력바이어스가 CP START 미만으로떨어질경우차지펌프가활성화됩니다. 활성화된후에는 +12V LDO 의입력에 2 개의 V DD 가표시되며, 이는출력시최소 10V 를유지합니다. 일반적인차지펌프플라잉캐패시터는 0.1 µf ~ 1.0 µf 세라믹캐패시터입니다 관리자 바이어스제너레이터는전압관리자및온도관리자를내장하고있습니다 브라운 - 아웃컨피그레이션손상디바이스에먼저전원이공급되거나 VDD 가 3.8V 미만으로떨어지면, STAT1 레지스터내에브라운 - 아웃리셋경고플래그비트 (BORW) 가세트됩니다. 이비트는컨피그레이션레지스터내의내용이낮은전원전압상태로인해손상되었을수있다는경고를나타냅니다. 호스트프로세서는디바이스에새로운컨피그레이션정보를전송하여야합니다 전압관리자 전압관리자는디바이스, 외부파워 MOSFET 및외부마이크로컨트롤러를입력전원 V DD 에의한과전압또는저전압에의해손상되지않도록보호합니다. MCP8025 디바이스의저전압상태 (V DD < +5.5V) 또는과전압상태 (V DD > +20V) 발생시모터드라이버는 OFF 로스위칭됩니다. 바이어스제너레이터, 통신포트및모터제어유닛의기타나머지부분은활성화상태를유지합니다. 이고장상태는 DE2 핀상에서상태메시지로플래그표시됩니다. 극도의과전압상태 (V DD > +32V) 의경우모든기능은 OFF 됩니다. 극심한저전압상태 (V DD < +4.0V) 에서벅레귤레이터는비활성화됩니다. 벅레귤레이터출력전압의세트포인트가벅저전압록아웃값을초과하는경우, 벅출력전압은 V DD 가감소함에따라감소하게됩니다 온도관리자 내장온도센서는디바이스회로를스스로보호합니다. 온도가과온도셧다운임계값을초과하는경우, 모든기능은 OFF 상태가됩니다. 온도가이미설정된히스테리시스값미만으로냉각되면정상동작이재개되고, CE 를토글링함으로써폴트는클리어됩니다. DS A_KR-page Microchip Technology nc.

31 과온도임계값에도달하기전에경고메시지로마이크로컨트롤러에신호하여야합니다. 과열시경고온도설정점을초과하는경우, 경고메시지가호스트마이크로컨트롤러로전송됩니다. 이마이크로컨트롤러는온도상승분을다시떨어뜨리기위하여적절한조치를취하여야합니다. DE 핀을통해마이크로컨트롤러에신호를보낼수있습니다 내부기능블록상태 표 4-1 은 내부블록의기능상태에따른 CE 핀, 폴트및슬립비트의역할을나타냅니다. 표 4-1: 내부기능블록상태 시스템상태폴트조건 5V LDO 벅 LN, HV_N1, HV_N2 12V LDO 모터드라이버 DE2 내부 UVLO, OVLO, OTP 슬립 CE = 0, SLEEP = 1 W 대기 CE = 0, SLEEP = 0 A A R A A (MCP8025) 대기 (MCP8026) CE = 0, SLEEP = 0 A A A A 동작 CE = 1, LMT_OUT = 1 A A A A A A A 폴트 CE = 1, LMT_OUT = 0 경고 CE = 1, LMT_OUT = 1 범례 : 드라이버 OTP T J > 160 C A A V DD UVLO V N 5.5V A A A 벅입력 UVLO V N 4V A A 벅출력브라운아웃 V BUCK < 80% ( 브라운아웃 ) A A A 5V LDO UVLO V OUT5 4V A A R A A A 드라이버 OVLO V N 20V A A A A A A (MCP8025) 시스템 OVLO V N 32V A A MOSFET UVLO V HS[A:C] <8V, V LS[A:C] <8V A A A A A A MOSFET OCP V Drain-Source > EXTOC<1:0> 설정 A A A A A A 벅 OCP BUCK 입력 >2.5A 피크 A A A A A A A 벅출력 V BUCK < 90% A A A A A A A 저전압 드라이버온도 T J >72% T SD_MN (160 C 드라이버 OTP 에대해 115 C) A A A A A A A 컨피그레이션손상 (BORW) 초기기동시설정되거나 V DD <UVLO BK_STOP 일때설정 A A A A A A A A = 활성화 (ON), = 비활성화 (OFF), W = ( 슬립모드에서 ) 복귀, R = 리시버전용 OCP = 과전류보호 OTP = 과온도보호 UVLO = 저전압록아웃 OVLO = 과전압록아웃 2015 Microchip Technology nc. DS A_KR-page 31

32 4.2 모터컨트롤유닛 모터컨트롤유닛은다음과같이구성되어있습니다 : NMOS/NMOS MOSFET 쌍으로구성된 3- 상브리지외부드라이브 위상멀티플렉서및뉴트럴시뮬레이터내장역기전력샘플러 (MCP8025) 모터전류감지증폭기및비교기 2 개의추가전류감지증폭기 (MCP8026) 모터전류감지회로 내부모터전류감지회로는하나의연산증폭기와하나의비교기로구성되어있습니다. 증폭기출력은반전비교기에는입력으로적용되며마이크로컨트롤러에는출력으로작용합니다. 비반전비교기입력은내부프로그래머블 8 비트 DAC 에연결됩니다. 선택가능한모터전류제한임계값은호스트로부터 으로 DE2 통신링크를통해 SET_LMT 메시지와함께설정됩니다. CFG1 레지스터내의 DACREF<7:0> 비트는 DAC 전류레퍼런스값을포함합니다. 두가지용도로사용가능한 LMT_OUT 핀은시스템폴트출력과전류제한출력을처리합니다. 8 비트 DAC 는 5V 전원이공급됩니다. DAC 출력전압범위는 0.991V ~ 4.503V 입니다. DAC 는 (4.503V 0.991V)/(2 8 1) = mv/bit 의비트값을갖습니다. 00H 의 DAC 입력은 0.991V 의 DAC 출력전압을갖습니다. 기본파워 - 업 DAC 값은 40 H (1.872V) 입니다. DAC 는 100 khz 필터를사용합니다. 출력전압지연에대한입력코드는약 5 시정수 ~= 50 µs 입니다. 목표전류감지게인은외부저항네트워크를통해설정됩니다. Note: 모터전류제한비교기출력은내부적으로드라이버논리블록의 DRVER FAULT 출력과함께 'OR' 됩니다. 마이크로컨트롤러는비교기출력을모니터링하여적절한조치를취하여야합니다. 모터전류제한비교기회로는과전류상황발생시모터드라이버를비활성화하지않습니다. 하나의전류제한비교기만이제공됩니다. MCP8026 은 FOC(Field Oriented Control) 등의고급제어알고리즘구현에사용가능한 3 개의전류감지증폭기를포함합니다. 비교기출력은전류제한으로사용할수있습니다. 또는, 전류감지출력은모터가정의방향이나부의방향어느쪽으로든가속되는상황에서신속한 PWM 속도루프시사용할수있습니다. 아날로그속도루프는히스테리시스제어또는모터전류를일정시간 OFF 함으로써구현할수있습니다. 따라서매우강력한컨트롤러를구현할수있으며, 이는모터전류가항상즉각적으로제어되기때문입니다. 브리지그라운드와함께직렬로연결된감지저항은피드백및전류제한을위한전류신호를공급합니다. 이때저항은높은전류변화 / 시간변화로인한링잉 (ringing) 을최소화하기위하여무유도 (non-inductive) 저항이어야합니다. 회로내의인덕턴스는추가적인전압강도와링잉, 스위칭횟수증가등의형태로발생가능한문제들을나타냅니다. 이를완벽히제거하기란불가능하므로, 그에따른영향을최소화하기위하여레이아웃및 바이패스에주의를기울여야합니다. 출력단회로는방열만큼컴팩트해야하며이를통해모든펄스전류를공급하는폭넓고짧은트레이스를사용할수있습니다. 각하프 - 브리지는로우 ESR/ESL 캐패시터를통해별도로바이패스되어야하며이때회로의나머지부분과디커플링됩니다. 일부레이아웃은입력필터캐패시터를 3 개의보다작은값으로분할하며하프 - 브리지바이패스캐패시터로서두가지역할을수행하도록합니다. Note: 전류감지저항을선택하여피크전류한계값을설정할수있으며, 이는비정상적인조건하에서도과전류보호기능을실행할수있도록최대전류커맨드레벨에비해일반적으로 20% 높은값입니다. 올바르게보상된전류루프가존재하는일반상황에서피크전류한계값은발동되지않습니다. CE = 0 일때전류감지연산증폭기는비활성화됩니다 위상멀티플렉서및뉴트럴시뮬레이터내장역기전력샘플러 (MCP8025) BLDC 모터컨트롤의전류 (commutation) 루프는위상잠금루프 (PLL) 로서회전자의위치를고정합니다. 이내부루프는회전자의위치를변경하지않으나, 회전자의위치에일치시키기위해전류횟수를변경합니다. 외부속도루프는회전자속도를변경하며, 전류루프는타이밍에맞게위상을전환할수있도록회전자의위치를고정합니다. 역기전력센서는모터, 역기전력샘플러, 위상멀티플렉서및뉴트럴시뮬레이터로구성되어있습니다. 역기전력샘플러는모터위상전압을통해식 4-2 를사용하여모터의중성점을계산합니다. 식 4-2: 신속한제어를통해모터전류는항상감지저항에흐르게됩니다. PWM 이 OFF 인경우에도플라이백다이오드나동기정류기는전도되며따라서전류의극성은감지저항내에서반전됩니다. 중성점 A + B + C NEUTRAL = 이를바탕으로마이크로컨트롤러는 WYE 권선모터상에서권선을추가로사용하지않고도역기전력신호를모터의중성점과비교할수있습니다. DELTA 권선모터의경우물리적인중성점을찾을수없으므로항상기준점을계산하여야합니다. 역기전력샘플러는구동중이지않은모터위상을측정합니다 (LSA 및 HSB 가 ON, 이후위상 A 가 LOW 로구동, B 가 HGH 로구동후 C 가샘플링됨 ). 샘플링된위상은역기전력신호를공급하며이는모터의중성점과비교됩니다. 샘플러는 MUX1 및 MUX2 입력신호를통해마이크로컨트롤러에의해제어됩니다. 역기전력신호가중성점을지나면, 제로 - 크로스감지기가 ZC_OUT 신호를스위칭합니다. 호스트컨트롤러는이신호를전류전 30 도기준점으로사용합니다. 호 DS A_KR-page Microchip Technology nc.

33 스트컨트롤러는전기적회전발생 30 도후에시스템을전류 (commutate) 하여야합니다. 모터제어상황에따라전류점이몇도정도차이가있을수있습니다. 제로크로스감지동안과도를제거하기위하여위상전압분배기와함께내부필터링캐패시터가연결되어있습니다. 표 4-2: 모터권선중성점에대한액세스가가능할경우뉴트럴시뮬레이터는비활성화됩니다. 뉴트럴시뮬레이터를비활성화하면모터중성점은 COMP_REF 핀에직접연결됩니다. 이때실제모터중성점은제로 - 크로스감지를위해사용됩니다. 뉴트럴시뮬레이터는 DE2 통신을통해비활성화됩니다 모터컨트롤 위상샘플러 MUX 샘플링된위상 MUX2 MUX1 0 0 PHASE A 0 1 PHASE B 1 0 PHASE C 1 1 PHASE C BLDC 모터컨트롤의전류 (commutation) 루프는위상잠금루프 (PLL) 로서회전자의위치를고정합니다. 이내부루프는회전자의위치를변경하지않으나, 회전자의위치에일치시키기위해전류횟수를변경합니다. 외부속도루프는회전자속도를변경하며, 전류루프는타이밍에맞게위상을전환할수있도록회전자의위치를고정합니다 센서리스모터제어 마이크로컨트롤러와함께 에서다양한제어알고리즘을구현할수있습니다. 다음내용은 3- 상모터의센서리스제어애플리케이션상에서 MCP8025 또는 MCP 8026 을구현하기위한시작점을제공합니다. 모터는한번에 2 개의권선에전원을공급해전기회전당 6 스텝기법을통하여권선을구동합니다. 이기법을사용하는경우항상하나의권선에는전원이공급되지않으며, 전원이공급되지않는해당전압 ( 역기전력 ) 은회전자위치를지정하기위해모니터링됩니다 스타트 - 업시퀀스 구동중이던회전자가정지하면역기전력전압은 0 으로수렴합니다. 모터는회전자위치를고정하고모터를전류 (commutate) 하기위해역기전력센서에대해회전하여야합니다. 스타트 - 업을위해정지상태의회전자를역기전력감지에필요한속도로다시구동할것을권장합니다. 모터동작은비활성화모드, 부트스트랩모드, 잠금또는정렬모드, 램프 (Ramp) 모드및실행 (Run) 모드의다섯가지모드로구성되어있습니다. 표 4-3 의전류상태머신을참조하십시오. 마이크로컨트롤러가전류상태머신을스테핑하는순서에따라모터회전방향이결정됩니다. 비활성화모드 (CE = 0) 드라이버가비활성화되면 (CE = 0) 모든 MOSFET 드라이버는 LOW 로설정됩니다. 부트스트랩모드 하이 - 사이드드라이버는 12V LDO, 부트스트랩다이오드와부트스트랩캐패시터로부터하이 - 사이드바이어스전압을공급받습니다. 부트스트랩캐패시터는하이 - 사이드드라이브사용전에먼저충전되어야합니다. 부트스트랩캐패시터는 3 개의로우 - 사이드드라이버를모두활성화시킴으로써충전됩니다. 액티브상태의로우 - 사이드드라이버는각각의위상노드를 LOW 로구동하여부트스트랩캐패시터를 12V LDO 전압으로충전합니다. 3 개의로우 - 사이드드라이버는부트스트랩정전용량 1 µf 당최소 1.2 ms 동안액티브상태여야합니다. 이는 12V LDO 로부터 12 V 전압변동및 30 ma( 위상당 10 ma) 의전류가공급됨을가정합니다. 잠금모드 모터시동전에회전자는이미정해진위치에있어야합니다. 잠금모드에서마이크로컨트롤러는위상 B 를 LOW 로, 위상 A 와 C 를 HGH 로구동합니다. 이는최초의전류상태중심에대해회전자를전기각도 30 도로정렬합니다. 잠금모드는모터및그부하가이위치에서안정화되기에충분한시간동안유지되어야합니다. 램프모드 잠금모드마지막에는램프모드로진입합니다. 램프모드에서마이크로컨트롤러는전류상태머신을통해선형으로증가하여최대속도에도달할때까지스테핑합니다. 램프모드는개방형루프전류입니다. 회전자위치에대한정보는사용되지않습니다 Microchip Technology nc. DS A_KR-page 33

34 실행모드 램프모드마지막에는실행모드로진입합니다. 실행모드에서는역기전력센서가활성화되고, 위상잠금루프제어하에서전류 (commutation) 가실행됩니다. 모터속도는외부의속도제어루프에의해제어됩니다. 표 4-3: 상태 전류상태머신 출력 HSA HSB HSC LSA LSB LSC 역기전력위상 CE = 0 OFF OFF OFF OFF OFF OFF N/A BOOTSTRAP OFF OFF OFF ON ON ON N/A LOCK ON OFF ON OFF ON OFF N/A 1 ON OFF OFF OFF OFF ON Phase B 2 OFF ON OFF OFF OFF ON Phase A 3 OFF ON OFF ON OFF OFF Phase C 4 OFF OFF ON ON OFF OFF Phase B 5 OFF OFF ON OFF ON OFF Phase A 6 ON OFF OFF OFF ON OFF Phase C PWM 속도제어 내부전류 (commutation) 루프는위상잠금루프 (PLL) 로서회전자의위치를고정합니다. 이내부루프는회전자의위치를변경하지않으나, 회전자의위치에일치시키기위해전류횟수를변경합니다. 외부속도루프는회전자속도를변경하며, 내부전류루프는타이밍에맞게위상을전환할수있도록회전자의위치를고정합니다. 외부속도루프펄스폭은원하는파형과전압을모터에서생성하기위하여모터구동인버터를변조합니다. 이후모터의인덕턴스는원하는평균전류를생성하기위해이펄스폭변조 (PWM) 패턴을통합하며, 이때모터의목표토크와속도를제어할수있습니다. 6 단계전류내장사다리꼴 BLDC 모터드라이브의경우모터의목표전류와속도를위한평균전압을생성하기위해 PWM 을사용합니다. 인버터스위치의펄스폭변조에는두가지기본기법을사용합니다. 첫번째기법은전류감쇠시모터권선상에서전압을역전시켜모터인덕턴스내의반응에너지를소스로다시반환하는것입니다. 이방법은고속감쇠 (chop-chop) 라고합니다. 두번째기법은인덕턴스에최소한의전압만을적용한채로모터내에서반응전류를순환시킵니다. 이방법은저속감쇠 (chop-coast) 라고합니다. 모터가정의방향이나부의방향어느쪽으로든가속되는상황에서는고속감쇠 PWM 을사용할것을권장합니다. 효율성향상을위하여, 정상상태 (steady-state) 조건에서는저속감쇠가사용됩니다. 히스테리시스제어, 고정 OFF 시간제어또는모터전류의평균전류모드제어에서는고속루프가구현됩니다. 모터전류가항상즉각적으로제어되기때문에매우강력한컨트롤러를구현할수있습니다. 고속루프에서나타나는모터속도는약 9% 정도감소합니다. 고속스위치만을변조하는고정주파수 PWM 은저속루프를구현합니다. 저속루프는최대모터속도에서사용하므로, 속도를제어할수있는경우고속루프는충족되지않으며포화상태로유지됩니다. 부하를변경하거나속도변경으로인해가속토크가생성됨으로써모터토크가초과되는경우, 고속루프는풀컨트롤상태가유지됩니다. 스타트 - 업및풀스피드로의가속시, 저속루프는고속루프가풀컨트롤인상태에서포화상태를유지합니다. 저속루프의대역폭은고속루프보다느리게설정되어있으며따라서고속및저속루프에의해처리되는과도는정상상태동작에서만활성화됩니다. DS A_KR-page Microchip Technology nc.

35 4.2.4 NMOS/NMOS MOSFET 쌍으로구성된 3- 상브리지외부드라이브 각모터위상은외부 NMOS/NMOS MOSFET 쌍에의해구동됩니다. 이는로우 - 사이드및하이 - 사이드게이트드라이버에의해제어됩니다. 이게이트드라이버들은디지털입력핀 PWM[1:3]H/L 에의해직접제어됩니다. 하이 - 로직은해당게이트드라이버를 ON 으로하며로우 - 로직의경우드라이버를 OFF 로합니다. PWM[1:3]H/L 디지털입력에는내부풀다운저항이내장되어있습니다. 로우 - 사이드게이트드라이버는 +12V LDO 출력에의해바이어스되며그라운드로레퍼런스됩니다. 하이 - 사이드게이트드라이버는부트스트랩캐패시터회로에의해바이어스되는플로팅구동입니다. 부트스트랩캐패시터는함께내장된로우 - 사이드 MOSFET 이 ON 되는경우 +12V LDO 에의해충전됩니다. 하이 - 사이드및로우 - 사이드드라이버출력은폴트가존재하거나 CE = 0 인경우 PWM[1:3]H/L 입력에관계없이항상로우상태가됩니다 MOSFET 드라이버외부보호기능 각드라이버는저전압록아웃 (UVLO) 및회로단락보호기능을내장하고있습니다 MOSFET 드라이버저전압록아웃 (UVLO) MOSFET UVLO 폴트보호기능은외부 MOSFET 게이트구동을위해사용가능한전압을모니터링합니다. 폴트감지기능은드라이버가외부 MOSFET 게이트를구동중일때에만사용가능합니다. 드라이버바이어스전압이 t DUVLO 파라미터에의해지정된시간을초과하여드라이버저전압록아웃 (D UVLO ) 임계값미만으로떨어지는경우, ON 커맨드에도불구하도드라이버는 ON 되지않습니다. 드라이버폴트는 LMT_OUT 오픈 - 드레인출력상에서, 그리고 DE2 통신 Status_1 메시지를통해호스트마이크로컨트롤러에표시됩니다. 이는래치된폴트입니다. 폴트를클리어하려면디바이스전원을제거하거나, 디바이스활성화입력 (CE) 을통해디바이스를비활성화한뒤다시활성화하여야합니다. 드라이버저전압록아웃기능을사용하려면 CFG0 레지스터내의 EXTUVLO 비트를사용합니다. 이보호기능은외부 MOSFET 이디바이스에공급하기에적절치않은게이트전압을통해제어되는상황을방지합니다 외부 MOSFET 단락전류 회로단락보호기능은 ON 상태에서외부 MOSFET 에흐르는전압을모니터링합니다. 이하이 - 사이드드라이버전압은 V DD 에서 PH[1:3] 까지측정됩니다. 로우 - 사이드드라이버전압은 PH[1:3] 에서그라운드까지측정됩니다. 외부 MOSFET 게이트전압이 HGH 로구동된후전압이사용자설정가능임계값을초과하는경우, 모든드라이버는 OFF 되어야합니다. 드라이버폴트는오픈드레인 LMT_OUT 출력핀상에서, 그리고 DE2 통신 Status_1 메시지를통해호스트마이크로컨트롤러에표시됩니다. 이는래치된폴트입니다. 폴트를클리어하려면디바이스전원을제거하거나, 디바이스활성화입력 (CE) 을통해디바이스를비활성화한뒤다시활성화하여야합니다. 이보호기능을통해권선이나회로단락등의내부모터고장을감지할수있습니다. Note: 드라이버단락보호기능은애플리케이션파라미터에따라다릅니다. 임계값레벨을지정하기위해설정메시지가제공됩니다. MOSFET 드라이버 UVLO 및단락보호기능은비활성화할수없습니다. 회로단락전압은 DE2 Set_Cfg_0 메시지를통해설정할수있습니다. CFG0 레지스터내의 EXTOC<1:0> 비트는회로단락비교를위한전압레벨선택을위해사용합니다. MOSFET 드레인 - 소스단자를지나는전압이 MOSFET 이액티브상태에서선택된전압레벨을초과할경우, 폴트가트리거됩니다. 선택가능한전압레벨은 250 mv, 500 mv, 750 mv, 1000 mv 입니다. MOSFET 드라이버단락보호기능을사용또는사용하지않으려면 CFG0 레지스터내의 EXTSC 비트를사용합니다 폴트핀출력 (LMT_OUT) 이 LMT_OUT 핀은폴트표시기및내부 DAC 와함께사용시과전류표시기의두가지용도로사용할수있습니다. 이핀은출력시 50 mv 미만의전압을유지하면서 1 ma 전류와싱크 (sink) 될수있습니다. 로직전원에대한외부풀업저항이필요합니다. 오픈드레인 LMT_OUT 핀은폴트발생시 LOW 로전환됩니다. 표 4-4 는 LMT_OUT 신호를활성화하는폴트목록입니다. 경고메시지는 LMT_OUT 신호를활성화하지않습니다. 표 4-5 는경고메시지의목록입니다 Microchip Technology nc. DS A_KR-page 35

36 표 4-4: LMT_OUT 폴트폴트과온도디바이스입력저전압드라이버입력과전압디바이스입력과전압벅레귤레이터출력저전압외부 MOSFET 저전압록아웃외부 MOSFET 과전류감지 5V LDO 저전압록아웃 표 4-5: 경고폴트과온도경고벅레귤레이터과전류벅레귤레이터저전압브라운아웃 - 컨피그레이션손실 게이트제어로직 게이트제어로직은디지털입력의레벨시프트, 극성제어및교차유도보호기능을제공합니다 교차유도보호기능 로직은동일한하프 - 브리지상의파워 MOSFET 이이미 ON 으로스위칭되어있는상태에서다른하나가 ON 되는것을방지합니다. 동일한하프 - 브리지상의두 MOSFET 이디지털입력에의해동시에모두 ON 되는경우두가지모두 OFF 됩니다 프로그래머블데드타임 DE2 레지스터 0x85 0x02 0x85 0x04 0x85 0x08 0x85 0x10 0x85 0x80 0x86 0x04 0x86 0x08 0x86 0x20 DE2 레지스터 0x85 0x01 0x85 0x20 0x85 0x40 0x86 0x10 게이트제어로직은프로그램가능한접속전단절 (make-before-make) 데드타임지연을제공합니다. 드라이버데드타임설정을위해컨피그레이션메시지가제공됩니다. 프로그래머블데드타임의범위는 250 ns ~ 2000 ns ( 기본값 ) 이며 250 ns 단위로증가합니다. 데드타임을통해 PWM 입력을서로직접반전시킬수있으며모터를적절하게구동할수있습니다. 데드타임은 PWMH/L 게이트드라이브를내부적으로변경하여교차유도를방지합니다. 데드타임값설정을위해 CFG2 레지스터내의 DRVDT<2:0> 비트를사용합니다 프로그래머블블랭킹타임 드라이버전류한계블랭킹타임설정을위해컨피그레이션메시지가제공됩니다. 블랭킹타임을통해드라이버출력스위칭시발생가능한모든전류스파이크를시스템상에서무시할수있습니다. 사용가능한블랭킹타임은 500 ns, 1 µs, 2 µs 및 4 µs ( 기본값 ) 입니다. 블랭킹타임은데드타임회로가타임아웃된후시작됩니다. 블랭킹타임값을설정하기위해 CFG2 레지스터내의 DRVBT<1:0> 비트를사용합니다. 블랭킹타임은드라이버저전압록아웃에영향을미칩니다. 드라이버저전압록아웃은저전압상태가 t DUVLO 파라미터에의해지정된시간보다오래지속될경우외부 MOSFET 저전압록아웃폴트를래치합니다. t DUVLO 파라미터는블랭킹이진행중인경우블랭킹시간을고려합니다. 4.3 칩활성화 (CE) 칩활성화 (CE) 핀은디바이스에서외부제어를비활성화합니다. 칩활성화핀은 4 가지동작모드를갖습니다 폴트클리어상태 CE 핀은모든폴트를클리어하고드라이버를다시활성화하기위해사용합니다. CE 핀을 LOW 에서 HGH 로토글한후, 시스템은모든드라이버블록을재활성화하기위해최소한의시간을필요로합니다. 스타트 - 업시간은약 35 μs 입니다. 폴트클리어를위한 HGH-LOW- HGH 전환에필요한최대펄스시간은 1 ms 미만이어야합니다. HGH-LOW-HGH 전환이 1 ms 를초과하는경우디바이스는대기상태에서스타트 - 업합니다. 이미세트된모든폴트상태비트는 CE 핀의 LOW- HGH 전환에의해클리어되며, 이경우폴트조건은제거되어야합니다. 폴트조건이존재하는경우, 활성화된폴트상태비트는활성화상태를유지합니다. 액티브상태인폴트에대해서는추가폴트메시지가전송되지않습니다 슬립모드로부터의복귀 디바이스를슬립모드상태에서복귀시키기위해서는 CE 핀또한사용됩니다. 슬립모드에서디바이스를복귀시키려면, CE 핀을최소 250 μs 동안 LOW 로설정하여야합니다. 디바이스는 CE 핀의후속상승에지에서복귀합니다. LN 버스는슬립모드상태에서디바이스를복귀시킬수있습니다. LN_BUS 핀에서 LN 복귀이벤트가감지된경우, 디바이스는복귀합니다. 버스상에서도미넌트상태가 150 µs 를초과하여지속된것이감지될경우 MCP8025 는핀의상승에지에서복귀합니다. LN 버스마스터는 LN 2.2A 사양을충족하기위해 250 µs 를초과하여도미넌트상태를공급하여야합니다. HV_N1 핀은슬립모드상태에서디바이스를복귀시킬수있습니다. 핀상에서 LOW 상태가 250 µs 를초과하여지속된것이감지될경우, MCP8026 은핀의상승에지에서복귀합니다. DS A_KR-page Microchip Technology nc.

37 4.3.3 대기상태대기상태는 CE 핀이 1 ms 를초과하여 LOW 로구동되고슬립컨피그레이션비트가비활성화된경우에진입합니다. 대기모드진입시다음하위시스템이비활성화됩니다 : 하이 - 사이드게이트드라이브 (HSA, HSB, HSC), LOW 로구동 로우 - 사이드게이트드라이브 (LSA, LSB, LSC), LOW 로구동 12V LDO 5V LDO (MCP8026) 30 k 레벨변환기에연결된 30 k 풀업저항은전류소비를최소화하기위해회로밖으로스위칭됨 ( 설정가능 ) (MCP8026) LN 버스에연결된 30 k 풀업저항은전류소비를최소화하기위해회로밖으로스위칭됨 ( 설정가능 ) (MCP8025) 벅레귤레이터는활성화상태를유지합니다. DE2 통신포트는액티브상태이나포트는커맨드에만응답합니다. CE 가비활성화된경우, DE2 포트는전력절감을위해통신을시작하지않습니다. CE가비활성화된상태 ( 디바이스비활성화 ) 에서의디바이스총전류소비량은 AC/DC 특성표에지정된대기모드입력대기전류제한값을초과하지않습니다 슬립모드 슬립모드는 SLEEP 커맨드가 DE2 통신을통해디바이스에전송되고 CE 핀이 LOW 로구동될경우진입합니다. 위의두조건은순서와상관없이발생할수있습니다. 슬립모드로의전환은두조건이발생한뒤 t SLEEP 지연시간이경과한후발생합니다. CFG0 컨피그레이션레지스터내의 SLEEP 비트는디바이스가저전력모드로전환되어야함을표시합니다. CE 핀이외부디바이스에의해 LOW 로전환될때까지디바이스는정상적으로동작합니다. 이때 SLEEP 비트값은디바이스가대기모드로전환될것인지저전력슬립모드로전환될것인지지정합니다. 슬립모드에서의대기전류는일반적으로 5 μa 입니다. 슬립모드가활성화되면대부분의기능은 OFF 됩니다 ( 벅레귤레이터포함 ). 파워 - 온리셋모니터, 전압변환기및최소한의상태머신은복귀이벤트감지를위해액티브상태를유지합니다. 이는호스트가전원으로벅레귤레이터를사용하지않는경우호스트프로세서가셧다운될수있음을의미합니다. 디바이스는다음조건중하나가충족될때까지저전력슬립모드를유지합니다 : 최소 250 μs 동안 CE 핀이 LOW 로토글된후 HGH 로전환됨. LN_BUS 핀이 LN 복귀이벤트를수신함. 복귀이벤트는 LN 표준 2.2A 당최소 250 μs 동안지속되어야함. (MCP8025) HV_N1 핀이 250 μs 를초과하여 LOW 상태가지속된후 HGH 로전환됨. (MCP8026) 디바이스는슬립모드에서컨피그레이션데이터를유지할필요가없습니다. 슬립모드는 BORW 비트를세트합니다. 슬립모드종료시, 기본컨피그레이션값을필요로하지않는경우호스트는디바이스설정을위해새로운컨피그레이션메시지를전송합니다. 슬립모드종료시에도파워 - 업시에사용되는것과동일한컨피그레이션시퀀스를사용할수있습니다. 벅레귤레이터출력전압에영향을주는폴트가액티브상태인경우슬립모드에진입할수없습니다. 호스트가벅레귤레이터에의해전원을공급받고레귤레이터가불안정한상태인경우에는슬립모드로의전환이불가능합니다. 4.4 통신포트 통신포트는호스트시스템과의통신수단으로사용됩니다 LN 버스트랜시버 (MCP8025) MCP8025 는마이크로컨트롤러와 LN 반이중버스간의물리인터페이스를제공합니다. 이는최대 20 kilobaud의속도를갖는시리얼버스가내장된자동차용및산업용애플리케이션용으로사용됩니다. MCP8025 는마이크로컨트롤러와시리얼네트워크버스간반이중, 양방향통신인터페이스를제공합니다. 이디바이스는 CMOS/TTL 논리레벨을 LN 레벨로직등으로변환합니다. LN 버스트랜시버회로는외부마이크로컨트롤러상에서 LN 버스와 LN 호환 UART 간의 LN 버스호환인터페이스를제공합니다. LN 버스트랜시버는로드덤프로부터보호되며 LN 2.1 을준수합니다 LN 복귀 LN 복귀이벤트는 MCP8025 를슬립모드로부터복귀시키기위해사용됩니다. MCP8025 는 LN_BUS 핀상에서 150 µs 를초과하여도미넌트상태가지속되는것을감지한후 LN 버스의상승에지에서복귀합니다. LN 버스는 LN 2.2A 및 SAE J2602 충족을위해 250 µs 를초과하여도미넌트상태를공급하여야합니다 FAULT/TXE (MCP8025) FAULT/TXE 핀은양방향오픈 - 드레인출력핀입니다. 핀상태는표 4-6 에정의되어있습니다. FAULT/TXE 신호가 LOW 인경우 LN 트랜스미터는 OFF 됩니다. 트랜스미터는내부폴트조건을제거하거나, 호스트가 FAULT/TXE 를 HGH 상태로복귀시킴으로써 FAULT/TXE 신호가 HGH로복귀한경우항상재활성화됩니다. FAULT/TXE 는 TX 입력과 LN_BUS 레벨간미스매치발생시 LOW 로구동합니다. 이는버스경합 (bus contention) 감지를위하여사용됩니다 Microchip Technology nc. DS A_KR-page 37

38 FAULT/TXE 핀은내부회로가단락을감지하고 LN_BUS 출력드라이버를비활성화한경우항상 LOW 로구동됩니다. MCP8025 는단락감지시트랜스미터전류를 200 ma 미만으로제한합니다. 호스트 MCU 가 FAULT/TXE 핀을 HGH 로구동하면, 트랜스미터는활성화상태를유지하며폴트조건이무시됩니다. 호스트 MCU 가핀을 LOW 로구동하거나 Hi-Z 모드인경우, MCP8025 는핀을 LOW 로구동하고 LN 트랜스미터를비활성화합니다 LN 도미넌트상태타임아웃 MCP8025 는추가적인 LN 기능, LN 도미넌트상태타임아웃을가지며이는현재 LN 2.0 사양에포함되지않습니다. LN TX 핀이 t DOM_TOUT 에의해지정된시간보다오래외부적으로 LOW 로구동되는경우, MCP8025 는 LN 트랜스미터를비활성화합니다. 이 FAULT/TXE 핀이 LOW 로구동되는경우 LN 도미넌트상태타임아웃폴트를나타냅니다. FAULT/TXE 핀을 HGH 로구동하면트랜스미터를재활성화하지않습니다. 트랜스미터는 TX 핀이다시 HGH 로설정될때까지비활성화됩니ㅣ다. 따라서부주의로인해 LN 트랜시버의버스를잠금상태로두는것을방지할수있습니다. 표 4-6: FAULT/TXE 진리표 TX n RX Out LN_BUS /O FAULT/TXE 외부입력 구동출력 정의 L H V DD Hi-Z L FAULT, LOW로구동되는 TX, LN_BUS는 V DD 로쇼트됨, (Note 1) L H V DD H L FAULT, FAULT/TXE 를 HGH 로구동하는 CPU 에의해오버라이드됨 H H V DD Hi-Z, H H OK H L GND Hi-Z, H H OK, LN_Bus 로부터데이터수신중 L L GND Hi-Z, H H OK L L GND V DD Hi-Z, H L FAULT, TX 가 t DOM_TOUT 미만인경우 x x V DD L x NO FAULT, CPU 는트랜스미터드라이버를 OFF 하기위해트랜시버에커맨드를발행 범례 : x = don t care Note 1: FAULT/TXE 는 TXD 하강에지의약 25 µs 후에유효상태가됩니다. 따라서버스전파지연동안폴트보 고에러가발생하는것을제거할수있습니다 레벨변환기 (LEVEL TRANSLATOR) (MCP8026) 레벨변환기는마이크로컨트롤러의로직레벨과시스템의입력전압레벨간의인터페이스입니다. 자동차용애플리케이션은일반적으로엔진제어유닛 (ECU) 와점화키 ON/OFF 신호로부터의입력을처리합니다. 레벨변환기는단방향변환기입니다. 고전압입력에서의신호는저전압출력에서저전압신호로변환됩니다. 고전압 HV_N[1:2] 입력은설정가능한 30 k 풀업을갖습니다. 이풀업은 SET_CFG_0 메시지를통해설정됩니다. CFG0 레지스터내의 PU30K 비트는풀업상태를제어합니다. 이비트는 CE 핀이액티브상태일때에만변경가능합니다. 저전압 LV_OUT[1:2] 출력은오픈 - 드레인출력입니다. 이출력은은출력시 50 mv 미만의강하를유지하면서 1 ma 전류와싱크 (sink) 될수있습니다. HV_N1 변환기는또한고전압레벨로의전환후에 HV_N1 입력이최소 250 µs 동안 LOW 레벨로변환된후, 슬립모드로부터디바이스를복귀시키는데사용됩니다. Note: TQFP 패키지는 2 가지레벨변환기를갖습니다. 두번째레벨변환기는일반적으로점화키 ON/OFF 신호를인터페이스합니다. DS A_KR-page Microchip Technology nc.

39 4.4.3 DE2 통신포트 하프 - 듀플렉스 9600 baud UART 인터페이스는외부호스트와통신을위해사용합니다. 이포트는 과상태및폴트메시지설정을위해서사용합니다. DE2 통신포트에대한자세한내용은 통신인터페이스 를참조하십시오 통신인터페이스 싱글 - 와이어, 하프 - 듀플렉스, 9600 baud, 8 비트양방향통신인터페이스는오픈 - 드레인 DE2 핀을사용하여구현됩니다. 이인터페이스는 8 개의데이터비트, 하나의 Stop 비트와하나의 Start 비트로구성됩니다. 인터페이스의구현에대한내용은아래섹션에서논의됩니다. DE2 인터페이스는오픈 - 드레인인터페이스입니다. 오픈 - 드레인출력은출력을 50 mv 미만으로유지하는동시에최소 1 ma의전류를싱킹 (sinking) 할수있습니다. 5k 저항은일반적으로호스트 TX 핀이 DLE 하이레벨에있을때호스트전송핀과 DE2 핀사이에서 으로 DE2 라인을구동하기위해사용됩니다. DE2 통신은 CE = 0 이고 디바이스가메시지를개시하지않은상태에서액티브상태가됩니다. 호스트프로세서는디바이스가슬립모드에있지않을때 CE 핀의상태와관계없이메시지를개시합니다. 디바이스는 CE 핀이 LOW 일때호스트커맨드에응답합니다. 커맨드메시지의마지막비트수신으로부터응답메시지의첫비트전송까지소요되는시간 (DE2 RSP ~DE2 WAT ) 은 0 µs ~ ms 입니다 패킷타이밍 데이터가전송중이아닐경우외부풀업저항으로로직 '1' 을오픈-드레인 DE2 라인에배치하여야합니다. 하나의데이터패킷은하나의 Start 비트 ( 항상로직 '0') 와 8 개의데이터비트, 하나의 Stop 비트로구성됩니다. Stop 비트는항상로직 '1' 입니다. 데이터바이트하나를전송하기위해서는 10 비트가소요됩니다. 디바이스는로직 1 에서 0 으로의전환을감지함으로써 Start 비트를감지합니다 ( 데이터라인이 DLE 상태인경우로직레벨은 HGH). Start 비트가감지되면후속데이터비트의 " 중앙 " 은 24 틱 - 2 (worst case synchronizer uncertainty) 이후인것으로가정합니다. 이후각후속데이터비트의중앙은 16 클럭틱이후입니다. 그림 4-3 은이를나타냅니다 메시지처리드라이버는메시지수신중대기모드나슬립모드로전환하지않습니다. 메시지가대기 ( 또는슬립 ) 모드전환지연 (t STANDBY ( 또는 t SLEEP )) 타임아웃시 CE = 0 이전에수신되는경우, 드라이버는모드변경전에수신중인메시지가완료될때까지대기합니다 패킷포맷 모든내부상태변화는마이크로컨트롤러에통신을제공합니다. 이인터페이스는표준 UART 9600 baud rate/sec 을사용합니다. DE2 프로토콜에서송신기와수신기는클럭신호를공유하지않습니다. 클럭신호는하나의송신기로부터다른수신기로전달되지않습니다. 이로인해프로토콜은비동기식입니다. 프로토콜은오직하나의통신라인만을사용하므로송신 / 수신패킷은하프 - 듀플렉스모드로실행되어야합니다. 새로운송신메지시는전체패킷이전송된후에만허용됩니다. 호스트는경합상태체크를위해 DE2 라인을확인하여야합니다. 경합시호스트는라인을해제하고, 새로운전송을개시하기전에패킷길이의최소 3 배의시간동안대기하여야합니다. 그림 4-2 는기본적인 DE2 데이터패킷을나타냅니다 Microchip Technology nc. DS A_KR-page 39