특허청구의 범위 청구항 1 삭제 청구항 2 삭제 청구항 3 삭제 청구항 4 삭제 청구항 5 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기, 상기 코스램프전압을 입력받는 코스램 프전압 입력단과 상기 증폭기 사이에 연결되는 스위치 및 상기 스위치와 증
|
|
|
- 순애 권
- 8 years ago
- Views:
Transcription
1 (19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) H03M 1/12 ( ) H04N 5/3745 ( ) (21) 출원번호 (22) 출원일자 2012년03월13일 심사청구일자 (56) 선행기술조사문헌 US A1* KR A KR A 2012년03월13일 *는 심사관에 의하여 인용된 문헌 (45) 공고일자 2013년08월05일 (11) 등록번호 (24) 등록일자 2013년07월30일 (73) 특허권자 동국대학교 산학협력단 서울특별시 중구 필동로1길 30 (필동3가, 동국대 학교) (72) 발명자 송민규 서울특별시 강남구 일원동 샘터마을 현대아파트 110동 1202호 김대윤 서울특별시 강동구 상일동 대림빌라 2동 102호 (74) 대리인 특허법인충현 전체 청구항 수 : 총 7 항 심사관 : 양찬호 (54) 발명의 명칭 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지 센서 및 이에 따른 램프 신호 기울기 보정방법 (57) 요 약 본 발명은 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법에 관한 것으로 보다 구체적으로는 아날로그 디지털 컨버터는 픽셀전압, 기준전 압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상 기 증폭기 사이에 연결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터; 를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프전 압이 상기 증폭기로 인가되는 것을 홀딩시키며, 상기 비교기는 Gilbert-cell 타입인 것을 특징으로 한다. 이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미 지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받는 것을 방 지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제거하고, 뿐 만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다. 대 표 도 - 도1-1 -
2 특허청구의 범위 청구항 1 삭제 청구항 2 삭제 청구항 3 삭제 청구항 4 삭제 청구항 5 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기, 상기 코스램프전압을 입력받는 코스램 프전압 입력단과 상기 증폭기 사이에 연결되는 스위치 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단 이 그라운드전압과 연결되는 커패시터를 구비하는 비교기와, 상기 코스램프전압에 대한 1 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 저장하는 제1 메모리부 및 상기 코스램프전압에 대한 1 최소 유효 비 트 중 최하위비트를 저장하는 제2 메모리부를 포함하는 아날로그 디지털 컨버터; 상기 최상위비트와 최하위비트간 차이를 연산하는 뺄셈기; 미세 아날로그 디지털변환 구간의 해상도와, 상기 뺄샘기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코 스램프간 기울기 변화 여부를 판단하는 디지털비교부; 상기 기울기의 변화에 따라 카운트값을 증가 또는 감소하는 업다운카운터; 및 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스출력값을 변동시켜 미세램프 및 코스램프 간 기울기의 비를 일정하게 유지시키는 바이어스부; 를 포함하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로. 청구항 6 제5항에 있어서, 상기 제1 메모리부 및 제2 메모리부는 SRAM인 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로. 청구항 7 제5항 내지 제6항 중 적어도 어느 한 항에 기재된 아날로그 디지털 컨버터를 포함하는 CMOS 이미지 센서. 청구항 8 아날로그 디지털 컨버터가 코스램프전압을 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 샘플링하여 제1 메모리부에 저장하는 최상위비트저장단계; 아날로그 디지털 컨버터가 상기 코스램프전압을 다시 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트 중 - 2 -
3 최하위비트를 샘플링하여 제2 메모리부에 저장하는 최하위비트저장단계; 뺄셈기가 상기 최상위비트와 최하위비트 간의 차이를 연산하는 비트연산단계; 디지털비교부가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화여부를 판단하는 기울기변화판단단계; 업다운카운터가 상기 기울기 변화에 따라 카운트값을 증가 또는 감소하는 카운트가감단계; 및 바이어스회로부가 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스 출력값을 변동시킴에 따라 상기 미세램프 및 코스램프간 기울기의 비를 일정하게 유지하는 보정단계; 를 포함하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법. 청구항 9 제8항에 있어서, 상기 최상위비트저장단계 수행 전, 아날로그 디지털 컨버터가 비교기의 이득값을 고정하는 이득값고정단계; 를 더 포함하는 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법. 청구항 10 제9항에 있어서, 상기 보정단계는 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도와 비교하여 동일하다고 판단한 경우, 상기 이득값을 유지하는 이득값유지과정; 상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 작다고 판단한 경우, 상 기 이득값을 감소시키는 이득값감소과정; 및 상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 크다고 판단한 경우, 상 기 이득값을 증가시키는 이득값증가과정; 을 포함하는 것을 특징으로 하는 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법. 청구항 11 제8항 내지 제10항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체. 명 세 서 [0001] 기 술 분 야 본 발명은 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이 에 따른 램프 신호 기울기 보정방법에 관한 것으로, 특히 아날로그 디지털 변환 시, 선형성이 증가되고, 노이즈 에 강한 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법에 관한 것이다
4 [0002] [0003] [0004] [0005] [0006] [0007] [0008] [0009] [0010] 배 경 기 술 전자분야의 급속한 발달로 인하여, CMOS가 마이크로프로세서나 SRAM 등과 같은 디지털 회로를 구성하는데 주로 사용되고 있다. 이러한 CMOS(Complementary metal-oxide semiconductor)는 상보성 금속 산화막 반도체를 나타 낸다. 이러한 CMOS의 제조 공정을 통해 씨모스 이미지센서 CMOS Image Sensor가 구현될 수 있으며, 광학 신호를 전기적인 신호로 변환하는 것을 특징으로 한다. 이러한 씨모스 이미지센서는 디지털 카메라, 휴대폰 등의 다양 한 분야에서 널리 사용되고 있으며, 특히 높은 해상도, 높은 프레임 레이트, 낮은 노이즈를 갖는 씨모스 이미지 센서를 구현하기 위하여 많은 연구가 진행되고 있다. 특히, 씨모스 이미지센서는 전력 효율을 향상시키기 위해 column-parallel ADC 구조를 사용하며, 이때, 상기 씨모스 이미지 센서에 포함되는 아날로그 디지털 컨버터가 작은 픽셀 컬럼 피치 내에 위치하게 됨에 따라, 크기가 매우 작고 높은 신뢰성을 갖는 싱글 슬로프 아날로그 디 지털 컨버터(Single Slope Analog Digital Converter)가 많이 사용되고 있다. 이러한 싱글 슬로프 아날로그 디지털 컨버터란, 일정한 전압 레벨을 갖는 입력신호 및 램프신호를 수신하여 상 호 비교하고, 상기 입력신호의 전압레벨과 상기 램프신호의 전압레벨이 동일해지는 시간 또는 시점을 디지털 신 호 즉, 디지털 코드로 변환하는 것을 말한다. 즉, 상기 싱글 슬로프 아날로그 디지털 컨버터 내 코드발생기로서 구비되는 카운터는 램프신호가 램핑을 시작할 때부터 클럭에 응답하여 카운트를 시작하고, 그 카운트의 결과로 서, n 비트 디지털 값을 출력하게 된다. 결국, 코드발생기로 사용되는 상기 카운터는 입력신호의 전압레벨과 램 프신호의 전압레벨이 동일해지는 시간 또는 시점에서 n 비트 디지털 값을 디지털 코드로서 출력하게 되는 것이 다. 하지만 이러한 싱글 슬로프 아날로그 디지털 컨버터는 아날로그 디지털 컨버터의 해상도가 늘어남에 따라 아날 로그에서 디지털로 변환하는데 소요되는 시간이 2배씩 증가하는 단점이 있어, 고속의 프레임 레이트를 요구하는 시스템에는 상기 싱글 슬로프 아날로그 디지털 컨버터를 적용하기 어려울 뿐만 아니라, 고해상도에서 고속의 프 레임 레이트를 갖는 씨모스 이미지센서를 사용하고자 하는 사용자의 요구사항을 만족시키기 어려웠다. 이와 같은, 이러한 사용자의 요구사항을 만족시키고자, 상기 싱글 슬로프 아날로그 디지털 컨버터에서 사용하는 클럭의 주파수를 빠르게 변경시키거나, Cyclic 또는 SAR 타입의 아날로그 디지털 컨버터를 사용하기도 하였으나, 이러한 경우에는 각종 노이즈와 전력소모량이 증가하고, 오버스펙이 원인이 되는 문제점이 발생했다. 이러한 문제점을 해결하고자, 아날로그 디지털 변환방법을 상위 비트에 대한 변환을 수행하는 코스 아날로그 디 지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 아날로그 디지털 변환과정으로 각각 나누어, 변환시 간을 향상시키는 아날로그 디지털 컨버터가 사용되었다. 하지만, 이러한 아날로그 디지털 컨버터는 미세 아날로그 디지털 변환 부분에서, 스위치 노이즈 또는 증폭기의 이득오차 등에 의하여, 아날로그 디지털 변환이 정상적으로 이루어지지 않는 데드밴드(dead band)부분이 발생했 다. 뿐만 아니라, 하나의 램프와 기준 전압을 이용하여 아날로그 디지털 컨버터를 구현하는 경우, 먼저 코스 아 날로그 디지털 변환을 수행하고, 이후 변환되는 시점의 램프값을 홀딩전압으로 사용하여 미세 아날로그 디지털 변환에 이용하게 된다. 이러한 경우, 픽셀의 입력신호 또는 홀딩 전압에 의해 노이즈가 발생하게 되어 아날로그 디지털 변환에 악영향을 미치는 문제점이 발생했다. 뿐만 아니라, 종래에는 아날로그 디지털 컨버터의 구조 상 코스와 미세의 변환구간을 상호 구별하기 위하여, 홀 딩 캐패시터를 이용하게 되는데, 이에 따라, 미세 램프신호가 상기 홀딩 캐패시터를 통해 비교기로 인가된다. 하지만 아날로그 디지털 변환 과정에서 실제 회로 내 존재하게 되는 기생 캐패시터의 영향으로 인하여, 미세 램 프신호의 기울기가 감소하게 된다. 특히, 아날로그 디지털 변환이 성립되기 위해서는 코스 램프신호의 기울기와, 미세 램프신호의 기울기가 해상도에 따라 서로 일정한 기울기 비를 유지해야 하지만, 이와 달리, 미 세 램프신호만이 홀딩 캐패시터와 기생 캐패시터의 크기 비에 따라 감소 되어, 결국 아날로그 디지털 컨버터의 선형성에 심각한 영향을 미치는 문제점이 발생하게 되었다. 특히, 상기 기생 캐패시터의 값은 각 컬럼 구간마다 그 값의 크기가 달라지기 때문에 결국 미세 램프의 기울기 감소율 또한 컬럼마다 달라지게 된다. 또한, 코스 및 미세 아날로그 디지털 변환 구간의 해상도에 따라 코스 램프신호 및 미세 램프신호간 기울기 비 가 달라지게 된다. 결국, 코스 및 미세 아날로그 디지털 변환 구간의 기울기 비를 일정하게 조절하지 못하는 경 우, 아날로그 디지털 컨버터의 선형성에 문제점이 발생하게 되었다. 상술한 바와 같이, 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센 서 및 이에 따른 램프 신호 기울기 보정방법을 살펴보면 다음과 같다
5 [0011] [0012] 선행기술 1은 한국등록특허공보 제 호( )로서, 히스테리시스 특성을 이용한 싱글 슬로프 ADC 와 그 변환 방법, 및 상기 싱글 슬로프 ADC를 구비하는 CMOS 이미지 센서에 관한 것이다. 이러한 선행기술 1은 램프신호와 일정한 레벨을 갖는 입력신호를 수신하여 비교하고 비교신호를 출력하기 위한 제1비교기, 상기 제1 비교기의 출력단에 접속되고 히스테리시스 특성을 갖는 제2비교기, 및 상기 제2비교기의 출력단에 접속되고 상 기 제2비교기의 출력신호의 상태천이 시점에 상응하는 디지털 코드를 출력하기 위한 코드 발생부를 포함하며, 상기 제2비교기는 상기 히스테리시스 특성을 이용하여 상기 비교신호와 상기 제2비교기의 상승 쓰레시홀드 또는 하강 쓰레시홀드 중에서 어느 하나를 비교하여 출력함으로써, 비교기에서 발생한 노이즈 대비 코드 발생부로 입 력되는 노이즈를 감소시킬 수 있다. 또한, 선행기술 2는 한국공개특허공보 제 호( )로서, 램프 신호의 보정 기능을 갖는 램프 신호 발생기 및 이를 포함하는 이미지 센서에 관한 것이다. 이러한 선행기술 2는 미리 마련된 용량성 소자를 소 정의 기준전원을 이용해 충전시킨 후 용량성 소자를 방전시키며 전하의 방전 추이를 나타내는 신호를 램프 신호 로서 출력하는 램프신호 발생부 및 램프 신호의 기울기 변화에 상응하여 램프 신호가 보정되어 출력되도록 램프 신호 발생부에 보정된 구동 전류를 피드백하는 램프신호 보정부를 포함함으로써, 램프 신호를 피드백 방식으로 보정할 수 있어 보다 공정 및/또는 온도에 따라 정확한 램프 신호를 출력할 수 있는 장점이 있다. 발명의 내용 [0013] 해결하려는 과제 상기와 같은 종래 기술의 문제점을 해결하기 위해, 본 발명은 아날로그 디지털 변환의 선형성을 향상시켜 고속 으로 아날로그 디지털 변환을 수행하는 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함 하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법을 제공하고자 한다. [0014] [0015] [0016] [0017] [0018] 과제의 해결 수단 위와 같은 과제를 해결하기 위한 본 발명의 한 실시 예에 따른 비교기는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연 결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터; 를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오 프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프전압이 상기 증폭기로 인가되 는 것을 홀딩시키는 것을 특징으로 한다. 위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기; 상기 코스램프전압을 입력받는 코스램프전압 입력 단과 상기 증폭기 사이에 연결되는 스위치; 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드 전압과 연결되는 커패시터;를 포함하고, 상기 스위치가 온(ON)되는 경우, 상기 코스램프전압이 상기 증폭기로 인가되고, 상기 스위치가 오프(Off)되는 경우, 상기 코스램프전압이 상기 커패시터에 저장되어, 상기 코스램프 전압이 상기 증폭기로 인가되는 것을 홀딩시키는 비교기를 포함하는 것을 특징으로 한다. 특히, Gilbert-cell 타입인 비교기를 포함할 수 있다. 특히, two-step single slope ADC 인 아날로그 디지털 컨버터를 포함할 수 있다. 위와 같은 과제를 해결하기 위한 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기 울기 보정회로는 픽셀전압, 기준전압, 미세램프전압 및 코스램프전압을 수신하는 증폭기, 상기 코스램프전압을 입력받는 코스램프전압 입력단과 상기 증폭기 사이에 연결되는 스위치 및 상기 스위치와 증폭기 사이에 일단이 연결되고, 타단이 그라운드전압과 연결되는 커패시터를 구비하는 비교기와, 상기 코스램프전압에 대한 최소 유 효 비트(LSB: Least Significant Bit) 중 최상위비트를 저장하는 제1 메모리부 및 상기 코스램프전압에 대한 최 소 유효 비트 중 최하위비트를 저장하는 제2 메모리부를 포함하는 아날로그 디지털 컨버터; 상기 최상위비트와 최하위비트간 차이를 연산하는 뺄셈기; 미세 아날로그 디지털변환 구간의 해상도와, 상기 뺄샘기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화 여부를 판단하는 디지털비교부; 상기 기울기의 변 화에 따라 카운트값을 가감하는 업다운카운터부; 및 상기 카운트값의 가감에 따라 바이어스 회로에 흐르는 전류 - 5 -
6 를 조절하여 바이어스출력값을 변동시켜 미세램프 및 코스램프 간 기울기의 비를 일정하게 유지시키는 바이어스 부;를 포함한다. [0019] [0020] [0021] [0022] 특히, SRAM인 제1 메모리부 및 제2 메모리부를 포함할 수 있다. 위와 같은 과제를 해결하기 위한 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법은 아날로그 디지털 컨버터가 코스램프전압을 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트(LSB: Least Significant Bit) 중 최상위비트를 샘플링하여 제1 메모리부에 저장하는 최상위비트저장단계; 아날로그 디지털 컨버터가 상기 코스램프입력을 다시 인가받으면, 상기 코스램프전압에 대한 최소 유효 비트 중 최하위비트를 샘플링하여 제2 메모리부에 저장하는 최하위비트저장단계; 뺄셈기가 상기 최상위비트와 최하위비 트 간의 차이를 연산하는 비트연산단계; 디지털비교부가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈 기로부터 연산된 연산값을 상호 비교하여 미세램프 및 코스램프간 기울기 변화여부를 판단하는 기울기변화판단 단계; 업다운카운터가 상기 기울기 변화에 따라 카운트값을 증가 또는 감소하는 카운트가감단계; 및 바이어스회 로부가 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이어스 출력값을 변 동시킴에 따라 상기 미세램프 및 코스램프간 기울기의 비를 일정하게 유지하는 보정단계; 를 포함한다. 보다 바람직하게는 상기 최상위비트저장단계 수행 전, 아날로그 디지털 컨버터가 비교기의 이득값을 고정하는 이득값고정단계;를 더 포함할 수 있다. 보다 바람직하게는 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도와 비교하여 동일 하다고 판단한 경우, 상기 이득값을 유지하는 이득값유지과정; 상기 바이어스회로부가 상기 연산값이 미세 아날 로그 디지털 변환 구간의 해상도 보다 작다고 판단한 경우, 상기 이득값을 감소시키는 이득값감소과정; 및 상기 바이어스회로부가 상기 연산값이 미세 아날로그 디지털 변환 구간의 해상도 보다 크다고 판단한 경우, 상기 이 득값을 증가시키는 이득값증가과정;을 포함하는 보정단계를 포함할 수 있다. [0023] [0024] [0025] 발명의 효과 이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받 는 것을 방지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제 거하고, 뿐만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다. 또한, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 코스 램프신호와 미세 램프신호간의 기울기 비가 균일하게 유지되도 록 램프신호의 기울기에 대한 보정과정을 수행함으로써, 고해상도를 갖는 코스 및 미세 아날로그 디지털 변환 구간에서도 선형성이 감소하는 것을 방지함에 따라, 고속 및 고해상도의 특성을 갖는 씨모스 이미지 센서를 제 조할 수 있는 효과가 있다. 더불어, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센 서 및 이에 따른 램프 신호 기울기 보정방법은 미세 램프신호가 홀딩 캐패시터를 통하지 않고 아날로그 디지털 컨버터 내 증폭기로 바로 인가되도록 하여, 홀딩 전압에 의해 노이즈가 발생하는 것을 방지할 수 있는 효과가 있다. [0026] 도면의 간단한 설명 도 1은 본 발명의 일 실시 예에 따른 아날로그 디지털 변환기의 블록도이다. 도 2는 본 발명의 아날로그 디지털 변환기 내 비교기의 회로도이다. 도 3은 본 발명의 아날로그 디지털 변환기의 동작과정을 나타낸 타이밍도이다. 도 4는 본 발명의 다른 실시 예에 따른 아날로그 디지털 변환기의 블록도이다. 도 5(a)은 본 발명에 따른 아날로그 디지털 변환기의 램프신호 기울기의 증가를 나타낸 그래프이고, 도 5(b)는 - 6 -
7 본 발명에 따른 아날로그 디지털 변환기의 특성을 나타낸 그래프이다. 도 6은 본 발명의 다른 실시 예에 따른 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로의 블록도이 다. 도 7은 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정방법의 순서 도이다. 도 8은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정방법 중 보정단계의 세부과정을 나타 낸 순서도이다. 도 9는 본 발명의 아날로그 디지털 변환기에서 램프 기울기 변화 시, 아날로그 디지털 변환 구간의 해상도를 그 래프이다. 도 10은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로를 통해 미세 램프신호 기울기의 변화에 따라 미세 아날로그 디지털 변환 구간 값의 범위를 나타낸 그래프이다. 도 11은 본 발명의 또 다른 실시 예에 따른 씨모스 이미지센서의 블록도이다. [0027] [0028] [0029] [0030] [0031] [0032] [0033] [0034] [0035] [0036] [0037] [0038] 발명을 실시하기 위한 구체적인 내용 이하, 본 발명을 바람직한 실시 예와 첨부한 도면을 참고로 하여 본 발명이 속하는 기술 분야에서 통상의 지식 을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며, 여기에서 설명하는 실시 예에 한정되는 것은 아니다. 이하, 도 1을 참조하여, 본 발명의 일 실시 예에 따른 아날로그 디지털 컨버터에 대하여 자세히 살펴보도록 한 다. 도 1은 본 발명의 일 실시 예에 따른 아날로그 디지털 컨버터의 블록도이다. 도 1에 도시된 바와 같이, 본 발명의 아날로그 디지털 컨버터(10)는 비교기(12), 싱크블록부(14), 제1 메모리부 (16) 및 제2 메모리부(18)를 포함하며, 이때, 아날로그 디지털 컨버터(10)는 two-step 싱글 슬로프 아날로그 디 지털 컨버터(Single Slope Digital Analog Converter)인 것이 바람직하다. 비교기(12)는 일정한 전압 레벨을 갖는 입력신호와 램프신호를 수신하여 비교하며, 증폭기, 스위치 및 캐패시터 를 포함하며, Gilbert-cell 타입이 사용되는 것이 바람직하다. 증폭기는 광신호인 픽셀신호, 기준신호, 미세 램프생성기(21)에서 생성된 미세 램프신호, 코스 램프생성기(22) 에서 생성된 코스 램프신호를 입력받는다. 스위치는 상기 코스램프생성기(22)로부터 생성된 코스램프신호를 입력받는 코스 램프전압 입력단과 상기 증폭기 사이에 연결된다. 캐패시터는 상기 스위치와 증폭기 사이에 그 일단이 연결되고, 타단은 그라운드전압과 연결된다. 이에 따라, 상기 스위치가 온(ON)이 되면, 상기 코스 램프신호가 상기 증폭기로 직접 인가되었다가, 상기 스위 치가 오프(OFF)되면, 상기 코스 램프신호가 상기 캐패시터에 저장되어, 상기 코스 램프신호가 상기 증폭기로 인 가되는 것을 홀딩시킨다. 이후, 상기 비교기(12)가 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변환구간에 대한 정보를 각각 처리하고, 이에 따라 출력된 디지털 신호를 싱크블록부(14)로 입력된다. 싱크블록부(14)는 상기 비교기(12)로부터 전달받은 코스 아날로그 디지털 변환구간과 미세 아날로그 디지털 변 환구간에 대한 정보를 SRAM으로 이루어진 제1 메모리부(16)와 제2 메모리부(18)에 각각 나누어 저장한다. 상술 한 바와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터(10)가 10 bit에 대한 정보를 처리한다고 가정할 때, 상기 제1 메모리부(16)는 5 bit 코스 SRAM이고, 상기 제2 메모리부(18)는 5 bit 미세 SRAM인 것이 바람직하 다. 이와 같이 저장된 정보는 먹스(Mux)를 통해 짝수와 홀수로 나누어진 블록에 대하여 순차적으로 신호를 생성 함으로써, 10 bit의 해상도를 구현하게 된다. 싱크블록부(14), 제1 메모리부(16) 및 제2 메모리부(18)는 상기 비교기(12)를 통해 획득한 코스 및 미세 디지털 값에 대하여 이진 카운터값을 저장한다
8 [0039] [0040] [0041] [0042] n 비트 카운터(30)는 입력신호의 전압레벨과 램프신호의 전압레벨이 동일해지는 시간 또는 시점에서의 n 비트 디지털 값을 디지털 코드로서 출력하는 코드발생기로서, 램프신호가 램핑을 시작할 때부터 클럭에 응답하여 카 운트를 시작하고, 그 카운트의 결과로서, n 비트 디지털 값을 출력한다. 이러한 n 비트 카운터(30)는 코스 아날 로그 디지털 변환구간 데이터와 미세 아날로그 디지털 변환구간 데이터에 각각 대응하는 카운터값을 제1 메모리 부(16) 및 제2 메모리부(18)에 각각 저장한다. 이러한 two-step 싱글 슬로프 아날로그 디지털 컨버터(10)는 상위 비트에 대한 변환을 수행하는 코스 아날로그 디지털 변환과정과, 하위 비트에 대한 변환을 수행하는 미세 디지털 변환과정으로 이루어지며, 이후에 상위 비 트와 하위 비트를 합쳐 최종 아날로그 디지털 변환을 수행하게 된다. 따라서, 코스 아날로그 디지털 변환이 5 bit 수행되고, 이어서 미세 아날로그 디지털 변환이 5 bit의 수행되는 경우에, 결과적으로, two-step 싱글 슬로프 아날로그 디지털 컨버터는 총 10 bit의 변환을 수행하게 되는 것이 다. 그러므로, 종래의 경우 10 bit의 해상도를 내기 위해선 1024번(=2 10 )의 카운팅이 필요하였다면 본 발명의 two- step 싱글 슬로프 아날로그 디지털 컨버터의 경우에는 이론적으로 64번(= )의 카운팅 만에 최종 결과를 내보 낼 수 있어, 약 16배의 속도 향상을 기대할 수 있다. [0043] [0044] 특히, 상기 비교기(12)는 도 2에 도시된 바와 같이, 픽셀신호, 기준신호, 미세 램프신호, 코스 램프신호의 4 개 의 입력을 갖는 gilbert-cell 타입이 사용되는 것이 바람직하며, 하기의 수학식 1을 통해 출력값이 연산된다. [수학식 1] [0045] [0046] 이때, I 1, I 2 는 제1 및 제2 MOSFET에 흐르는 전류를 나타내고, Vin 1 은 코스 램프신호이고, Vin 2 는 픽셀신호이며, Vin 3 는 미세 램프신호이고, Vin 4 는 기준신호를 나타내며, V b1 및 V b2 는 양단에 각각 인가되는 바이어스 전압이며, gm 1, gm 2 는 제1 및 제2 MOSFET의 트랜스컨덕턴스값이고, Ro 는 출력 임피던스값이다. [0047] [0048] [0049] [0050] [0051] [0052] 특히, 상기 수학식 1은 바이어스가 nmos 로 이루어지는 n-type gilbert cell 타입인 것으로, 만약 상기 바이어 스가 pmos로 이루어지는 gilbert cell 타입인 경우에는 이에 맞도록 상기 수학식 1이 변경되며, 이는 본 발명이 속하는 기술분야에 해당하는 당업자라면, 누구라도 자명하게 알 수 있다. 이하, 도 3을 참조하여, 본 발명의 일 실시 예인 two-step 싱글 슬로프 아날로그 디지털 컨버터의 동작순서에 대하여 자세히 살펴보도록 한다. 먼저, 도 3을 통해 설명되는 상기 two-step 싱글 슬로프 아날로그 디지털 컨버터는 2 bit의 코스 아날로그 디지 털 변환 구간과, 2 bit의 미세 아날로그 디지털 변환구간으로 이루어져, 총 4 bit의 아날로그 디지털 컨버터이 다. 도 3에 도시된 바와 같이, 코스 램프전압 입력단과 증폭기 사이에 연결되는 스위치(S4)가 온(ON)이 되어, 상기 증폭기로 코스 램프전압 입력단으로 입력되는 일정 전압레벨을 갖는 코스 램프신호가 인가된다. 이에 따라, 코 스 아날로그 디지털 변환 구간인 2 bit가 기록된다. 이어서, 상기 스위치가 오프(OFF)되면, 상기 코스 램프신호의 인가가 중단되고, 이후, 미세 램프신호가 상기 증 폭기로 입력된다. 따라서, 미세 아날로그 디지털 변환구간인 2 bit 및 데드밴드(dead band) 감소를 위한 디지털 교정회로(DCL: Digital Correction Logic)의 1 bit가 더 기록된다. 이로써, 최종 아날로그 디지털 변환이 이루 어진다. 결과적으로, 램프신호가 증폭기로 직접 인가되므로, 기생 캐패시터에 의해 영향을 받는 상황을 고려할 필요가 없어, 미세 램프신호의 기울기가 감소하는 것을 방지할 수 있다. 또한, 스위치와 증폭기 사이에 연결된 캐패시 - 8 -
9 터가 코스 램프신호의 홀딩 역할만을 수행하기 때문에, 보다 작은 크기를 갖는 캐패시터를 사용할 수 있다. 이 와 더불어, 캐패시터에 의한 노이즈가 감소함에 따라 보다 정확한 아날로그 디지털 변환이 수행될 수 있다. [0053] [0054] [0055] [0056] [0057] [0058] [0059] [0060] [0061] [0062] [0063] [0064] [0065] [0066] [0067] [0068] [0069] [0070] [0071] 또한 지금까지 예를 들어 설명한 두 개의 램프생성기 뿐만 아니라, 하나의 램프 생성기를 통해서도, 본 발명의 동일한 효과를 기대할 수 있다. 도 4는 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터의 블록도이다. 도 4에 도시된 바와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터에 포함되는 비교기 내 증폭기로 하나 의 램프생성기(50)로부터 생성된 램프신호와 픽셀신호가 인가되고, 상기 비교기(42)가 상기 램프신호와 픽셀신 호를 상호 비교하여 커패시터 및 스위치를 통해 코스 아날로그 디지털 변환과 미세 아날로그 디지털 변환이 고 속으로 수행되도록 한다. 상술한 바와 같이, 램프신호가 직접적으로 증폭기로 인가됨에 따라, 기생 캐패시터에 의해 영향을 받지 않도록 하여 미세 램프의 기울기 감소를 방지할 수 있다. 하지만 이러한 문제점을 해결하였다고 하더라도, 코스 램프생성기 또는 미세 램프생성기의 공정산포에 의해 코 스 램프와 미세 램프가 서로 다른 기울기 비를 갖는 경우가 발생할 수 있다. 이하, 도 5를 참조하여, 코스 램프와 미세 램프가 서로 다른 기울기 비를 갖는 경우에 대하여 살펴보도록 한다. 도 5(a)은 본 발명에 따른 아날로그 디지털 컨버터의 램프신호 기울기의 증가를 나타낸 그래프이고, 도 5(b)는 본 발명에 따른 아날로그 디지털 컨버터의 특성을 나타낸 그래프이다. 도 5(a)에 도시된 바와 같이, 일정한 기울기를 가지는 코스 램프신호와 달리, 미세 램프신호는 그 기울기가 시 간이 갈수록 증가함에 따라, 상기 코스 램프신호와의 기울기 비 또한 달라지는 것을 알 수 있다. 결국, 도 5(b)에 도시된 바와 같이, 아날로그 디지털 컨버터를 통해 변환된 디지털 값의 선형성이 감소하는 것 을 알 수 있다. 이처럼, 미세 램프신호의 기울기가 점차 증가하는 경우, 램프신호의 기울기 보정을 통해 코스 램프신호와 미세 램프신호간의 기울기 비를 일정하게 유지시키는 보정회로가 필요하게 되며, 이에 따라 도 6을 참조하여 램프신 호의 기울기 비를 일정하게 유지하는 보정회로에 대하여 보다 자세히 살펴보도록 한다. 도 6은 본 발명의 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로의 블록도이 다. 도 6에 도시된 바와 같이, 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정회로(100)는 아날로그 디지털 컨버터(110), 미세 램프생성기(121), 코스 램프생성기(122), n비트 카운터(130), 뺄셈기(140), 디지털비교부 (150), 업다운카운터(160) 및 바이어스회로부(170)를 포함한다. 상기 아날로그 디지털 컨버터(110)는 비교기(112), 싱크블록부(114), 제1 메모리부(116) 및 제2 메모리부(118) 를 포함하며, 앞서 도 4를 통해 설명한 구성과 동일하며, 다만 상기 제1 메모리부(116) 및 제2 메모리부(118)의 기능상 차이가 존재한다. 제1 메모리부(116)는 코스 램프신호에 대한 1 LSB(Least Significant Bit, 최소유효비트)의 최상위비트를 저장 한다. 제2 메모리부(118)는 상기 코스 램프신호에 대한 1 LSB의 최하위비트를 저장한다. 이러한 상기 제1 메모리부(116) 및 제2 메모리부(118)는 SRAM(Static Random Access Memory)으로 이루어지는 것이 바람직하다. 뺄셈기(140)는 상기 제1 메모리부(116) 및 제2 메모리부(118)에 각각 저장된 최상위비트와 최하위비트간에 차이 를 연산한다. 디지털비교부(150)는 원하는 미세 아날로그 디지털 변환 구간의 해상도와, 상기 뺄셈기(140)가 연산한 연산값을 상호 비교하여 동일 여부를 확인함으로써, 미세 램프 및 코스 램프신호간에 기울기 변화가 발생하였는지 판단한 다. 업다운카운터(160)는 상기 디지털비교부(150)가 판단한 기울기 변화 여부에 따라 카운트값을 증가시키거나 감소 시킨다
10 [0072] [0073] [0074] [0075] [0076] [0077] [0078] [0079] [0080] [0081] [0082] [0083] [0084] [0085] [0086] [0087] [0088] [0089] [0090] [0091] 바이어스회로부(170)는 상기 카운트값의 증가 또는 감소에 따라 바이어스 회로에 흐르는 전류를 조절하여 바이 어스출력값을 변동시킴으로써, 미세 램프 및 코스 램프 신호간 기울기의 비를 일정하게 유지시킨다. 특히, 상기 바이어스회로부(170) 대신 기울기 조절이 가능한 코스 램프생성기 또는 미세 램프생성기가 포함될 수 있다. 이하에서는 코스 램프와 미세 램프간 기울기 비를 일정하게 유지하도록 할 수 있는 보정방법에 대하여 도 7을 참조하여 자세히 살펴보도록 한다. 도 7은 본 발명의 또 다른 실시 예에 따른 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법의 순서 도이다. 도 7에 도시된 바와 같이, 먼저, two-step 싱글 슬로프 아날로그 디지털 컨버터(110)의 비교기가 인가되는 바이 어스 전압을 통해 입력단의 전류를 제어하고, 이때, 제어되는 전류값에 의해 상기 비교기의 이득값인 gm1과 gm2 가 결정된다. 이때, 상기 gm1과 gm2의 값이 서로 상이한 경우, 상기 비교기는 코스 아날로그 디지털 변환구간과 미세 아날로 그 디지털 변환구간이 서로 다른 이득을 가지게 되므로, 상기 gm1과 gm2의 값을 일정하게 고정시키는 과정이 먼 저 수행되는 것이 바람직하다. 이후, two-step 싱글 슬로프 아날로그 디지털 컨버터(110)에 포함되는 비교기(112)의 증폭기가 스위치의 온(ON) 상태에 따라, 코스 램프전압 입력단으로부터 일정한 전압레벨을 갖는 코스 램프신호를 인가받는다(S210). 상기 two-step 싱글 슬로프 아날로그 디지털 컨버터(110)가 상기 코스 램프신호에 대한 1 LSB(Least Significant Bit, 최소 유효 비트)의 최상위비트를 샘플링하여 제1 메모리부(116)에 저장한다(S220). 이어서, 상기 증폭기가 스위치의 온(ON) 상태에 따라, 코스 램프전압 입력단으로부터 일정한 전압레벨을 갖는 코스 램프신호를 다시 인가받는다(S230). 상기 비교기(112)가 상기 코스 램프신호를 다시 인가받으면, 상기 코스 램프신호에 대한 1 LSB의 최하위비트를 샘플링하여 제2 메모리부(118)에 저장한다(S240). 이어서, 뺄셈기(140)가 샘플링된 상기 최상위비트와 최하위비트간의 차이를 연산한다(S250). 이후, 디지털비교부(150)가 미세 아날로그 디지털 변환 구간의 해상도와 상기 뺄셈기(140)로부터 연산된 연산값 을 상호 비교하여, 동일여부를 확인함으로써, 미세 램프 및 코스 램프 의 기울기 변화여부를 판단한다(S260). 이하, 도 8을 이용하여 과정 S260인 미세 램프와 코스 램프의 기울기 변화여부 판단에 대한 세부과정에 대하여 보다 자세히 살펴보도록 한다. 도 8은 본 발명의 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법 중 보정단계의 세부과정을 나타 낸 순서도이다. 도 8에 도시된 바와 같이, 상기 디지털비교부(150)가 앞서 과정 S250에서 뺄셈기(140)가 연산한 연산값이 원하 는 미세 아날로그 디지털 변환 구간의 해상도와 동일한지, 큰지 또는 작은지 여부를 확인한다(S261). 만약, 상기 디지털비교부(150)가 상기 연산값과 원하는 미세 아날로그 디지털 변환 구간의 해상도와 동일한 경 우에는 two-step 싱글 슬로프 아날로그 디지털 컨버터(110) 내 비교기(112)의 이득값(gm)을 계속 유지한다 (S262). 이와 달리, 상기 연산값이 원하는 미세 아날로그 디지털 변환 구간의 해상도 보다 작은 경우에는 상기 디지털비 교부(150)가 비교기(112)의 이득값을 감소시킨다(S263). 또는 상기 연산값이 원하는 미세 아날로그 디지털 변환 구간의 해상도 보다 큰 경우에는 상기 디지털비교부 (150)가 비교기(112)의 이득값을 증가시킨다(S264). 다시 도 7로 돌아가서, 업다운카운터(160)가 코스 램프신호 및 미세 램프신호가 램핑을 시작할 때, 클럭에 응답 하여 카운트를 수행하고, 상기 기울기 변환에 따라 수행한 카운트값을 증가 또는 감소시킨다(S270). 즉, 램프의 기울기가 감소하는 경우에는 카운트값이 증가하게 되므로, 상기 카운트값을 감소시키고, 또한, 상기 램프의 기 울기가 증가하는 경우에는 카운트값이 감소하게 되므로 상기 카운트값을 증가시킨다. 예를 들어, 10 bit에 해당하는 two-step 싱글 슬로프 아날로그 디지털 컨버터를 설계하고자 하는 경우, 설계자
11 가 아날로그 디지털 변환을 위해, 코스 아날로그 디지털 변환구간을 5 bit, 미세 아날로그 디지털 변환구간을 5 bit씩 각각 나누어 각 변환구간의 해상도가 설정되도록 한다. 이때, 상기 코스 아날로그 디지털 변환구간과 미 세 아날로그 디지털 변환구간은 상기 설계자에 의해 해상도를 서로 설정할 수 있으며, 설정 정도에 따라, twostep 싱글 슬로프 아날로그 디지털 컨버터의 변환속도가 달라질 수 있다. [0092] [0093] [0094] [0095] [0096] 도 9는 본 발명의 아날로그 디지털 컨버터에서 램프 기울기 변화 시, 아날로그 디지털 변환 구간의 해상도를 그 래프이다. 즉, 미세 변환구간의 해상도가 5 bit로 설정됨에 따라, 이때 발생되는 총 디지털 코드의 수는 32개가 된다. 하 지만 이때, 미세 램프신호의 기울기가 감소하는 경우, 발생되는 총 디지털 코드의 수는 32개 이상이 되고, 만약 상기 미세 램프신호의 기울기가 증가하는 경우, 발생되는 총 디지털 코드의 수는 30개 이하가 된다 도 9에 도시된 바와 같이, 상기 미세 램프신호의 기울기가 정상상태인 (a)의 경우에 발생되는 디지털 코드의 수 는 32개인 것에 비하여, 상기 미세 램프신호의 기울기가 감소하는 (b)의 경우에 발생되는 디지털 코드의 수는 38개로 증가한 것을 알 수 있고, 상기 미세 램프신호의 기울기가 증가하는 (c)의 경우에 발생되는 디지털 코드 의 수는 27개로 감소하는 것을 알 수 있다. 이와 같이, 램프신호의 기울기 변화여부를 확인함에 따라, 코스 램프와 미세 램프가 설정된 기울기 비를 벗어나 는 경우, 바이어스회로부(170)가 전류량을 조절하여 바이어스출력값을 변동시킴으로써, 상기 코스 램프와 미세 램프 신호의 기울기 비가 일정하게 유지되는 것과 동일한 결과값이 발생되도록 보정한다(S280). 즉, 상기 바이어스회로부(170)는 코스 램프와 미세 램프간 기울기 비가 달라짐에 따라, two-step 싱글 슬로프 아날로그 디지털 컨버터의 비교기 이득 특성이 달라지게 되므로, 달라진 이득특성이 반대되도록 비교기의 이득 값인 gm값을 제어하는 것이다. 이러한 gm값의 제어과정은 하기의 수학식 2를 통해 구현할 수 있다. [0097] [수학식 2] [0098] [0099] 이때, 상기 gm 1, gm 2 는 제1 및 제2 MOSFET의 트랜스컨덕턴스값이고, Ro 는 출력 임피던스값이며, V fine_ramp 는 입력
![[0092] [0093] [0094] [0095] [0096] 도 9는 본 발명의 아날로그 디지털 컨버터에서 램프 기울기 변화 시, 아날로그 디지털 변환 구간의 해상도를 그 래프이다. 즉, 미세 변환구간의 해상도가 5 bit로 설정됨에 따라, 이때 발생되는 총 디지털 코드의 수는 32개가 된다.](/docs-images/50/20138376/images/page_11.jpg "하 지만 이때, 미세 램프신호의 기울기가 감소하는 경우, 발생되는 총 디지털 코드의 수는 32개 이상이 되고, 만약 상기 미세 램프신호의 기울기가 증가하는 경우, 발생되는 총 디지털 코드의 수는 30개 이하가 된다 도 9에 도시된 바와 같이, 상기 미세 램프신호의 기울기가 정상상태인 (a)의 경우에 발생되는 디지털 코드의 수 는 32개인 것에 비하여,")
12 미세 램프전압이고, V coarse_ramp 는 입력 코스램프전압이며, S F 는 미세 램프신호의 기울기이고, Error는 기울기 오 차정도이며, V ref 는 기준전압이며, t는 시간이다. [0100] [0101] [0102] [0103] [0104] [0105] [0106] [0107] [0108] [0109] [0110] 또한, 상기 과정 S280을 대신하여, 바이어스회로부가 아닌 코스 램프생성기 또는 미세 램프생성기가 생성하는 코스 램프신호 또는 미세 램프신호의 기울기를 조절하여 출력함으로써, 코스 램프와 미세 램프간 기울기 비를 보정할 수도 있다. 더불어, 도 10을 이용하여 미세 램프신호의 기울기가 변화함에 따라 바이어스회로부 내 전압을 다르게 인가할 때, 미세 아날로그 디지털 변환 구간의 범위를 확인할 수 있다. 도 10은 본 발명의 아날로그 디지털 변환기를 이용한 램프신호 기울기 보정회로를 통해 미세 램프신호 기울기의 변화에 따라 미세 아날로그 디지털 변환 구간 값의 범위를 나타낸 그래프이다. 도 10 (a)에 도시된 바와 같이, 바이어스회로부에 인가되는 전압이 0 mv일 때 미세 램프 디지털 아날로그 변환 구간의 발생되는 총 디지털 코드의 수는 38이고, 이어서, -20 mv의 전압이 바이어스회로부에 인가될 때의 총 디 지털 코드 수는 36이며, -40 mv의 전압이 인가되는 경우 발생되는 총 디지털 코드의 수는 32인 것을 알 수 있다. 이에 따라 바이어스회로부에 인가되는 전압이 감소할수록 발생되는 총 디지털 코드의 수 또한 비례하여 감소하는 것을 알 수 있다. 또는 도 10(b)에 도시된 바와 같이, 바이어스회로부에 인가되는 전압이 10mv일 때 미세 램프 아날로그 디지털 변환 구간의 발생되는 총 디지털 코드의 수는 29이고, 30mv의 전압이 인가되는 경우 발생되는 총 디지털 코드의 수는 33이며, 50mv의 전압이 인가되는 경우에 발생되는 총 디지털 코드의 수는 35인 것을 알 수 있다. 결국, 바 이어스회로부에 인가되는 전압이 증가할수록 발생되는 총 디지털 코드의 수 또한 비례하여 증가하는 것을 알 수 있다. 또한, 도 11와 같이, two-step 싱글 슬로프 아날로그 디지털 컨버터와, 이를 포함하는 램프신호 기울기 보정회 로가 씨모스 이미지센서에 적용되어, 고해상도와 고속의 특성을 나타낼 수 있다. 또한, 이러한 아날로그 디지털 컨버터를 이용한 램프신호 기울기 보정방법 은 컴퓨터로 실행하기 위한 프로그램 이 기록된 컴퓨터 판독가능 기록매체에 저장될 수 있다. 이때, 컴퓨터가 읽을 수 있는 기록매체는 컴퓨터 시스 템에 의하여 읽혀질 수 있는 데이터가 저장되는 모든 종류의 기록 장치를 포함한다. 컴퓨터가 읽을 수 있는 기 록 장치의 예로는 ROM, RAM, CD-ROM, DVD±ROM, DVD-RAM, 자기 테이프, 플로피 디스크, 하드 디스크(hard disk), 광데이터 저장장치 등이 있다. 또한, 컴퓨터가 읽을 수 있는 기록매체는 네트워크로 연결된 컴퓨터 장치 에 분산되어 분산방식으로 컴퓨터가 읽을 수 있는 코드가 저장되고 실행될 수 있다. 이러한 구성에 의해, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 입력 램프전압이 기생 캐패시터에 의해 영향을 받 는 것을 방지하여, 미세 램프신호의 기울기가 변동됨에 따라, 코스 램프와의 기울기 비율이 틀어지는 현상을 제 거하고, 뿐만 아니라 다른 외부 요인에 의해 램프 신호 기울기의 비율이 틀어지는 현상도 보정할 수 있으므로, 이에 따라 아날로그 디지털 변환의 선형성을 향상시킬 수 있는 효과가 있다. 또한, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법은 코스 램프신호와 미세 램프신호간의 기울기 비가 균일하게 유지되도 록 램프신호의 기울기에 대한 보정과정을 수행함으로써, 고해상도를 갖는 코스 및 미세 아날로그 디지털 변환 구간에서도 선형성이 감소하는 것을 방지함에 따라, 고속 및 고해상도의 특성을 갖는 씨모스 이미지 센서를 제 조할 수 있는 효과가 있다. 더불어, 본 발명의 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센 서 및 이에 따른 램프 신호 기울기 보정방법은 미세 램프신호가 홀딩 캐패시터를 통하지 않고 아날로그 디지털 컨버터 내 증폭기로 바로 인가되도록 하여, 홀딩 전압에 의해 노이즈가 발생하는 것을 방지할 수 있는 효과가 있다. 상기에서는 본 발명의 바람직한 실시 예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 본 발명 의 기술 사상 범위 내에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 첨부된 특허청구범위에 속하 는 것은 당연하다
13 [0111] 부호의 설명 10: two-step 싱글 슬로프 아날로그 디지털 컨버터 12: 비교기 14: 싱크블록부 16: 제1 메모리부 18: 제2 메모리부 21: 미세램프생성기 22: 코스램프생성기 30: n비트 카운터 도면 도면1 도면2-13 -
14 도면3 도면4-14 -
15 도면5 도면6-15 -
16 도면7-16 -
17 도면8 도면9-17 -
18 도면10 도면
특허청구의 범위 청구항 1 복수개의 프리캐스트 콘크리트 부재(1)를 서로 결합하여 연속화시키는 구조로서, 삽입공이 형성되어 있고 상기 삽입공 내면에는 나사부가 형성되어 있는 너트형 고정부재(10)가, 상기 프리캐스 트 콘크리트 부재(1) 내에 내장되도록 배치되는 내부
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) E01D 19/12 (2006.01) E01D 2/00 (2006.01) E01D 21/00 (2006.01) (21) 출원번호 10-2011-0036938 (22) 출원일자 2011년04월20일 심사청구일자 2011년04월20일 (65) 공개번호 10-2012-0119156
도 1 명세서 도면의 간단한 설명 도 1은 본 발명의 일실시예에 따른 비접촉 USB 리더기의 블럭도를 나타낸다. 도 2는 도 1의 비접촉 USB 리더기를 이용한 인프라 구축 시스템의 개략도를 나타낸다. 도 3은 도 1의 비접촉 USB 리더기를 이용한 이용 방법에 대한
(51) Int. Cl. G06K 7/00 (2006.01) (19)대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 (11) 등록번호 (24) 등록일자 2006년11월01일 10-0639964 2006년10월24일 (21) 출원번호 10-2004-0077732 (65) 공개번호 10-2006-0028855 (22) 출원일자 2004년09월30일
실험 5
실험. OP Amp 의기초회로 Inverting Amplifier OP amp 를이용한아래와같은 inverting amplifier 회로를고려해본다. ( 그림 ) Inverting amplifier 위의회로에서 OP amp의 입력단자는 + 입력단자와동일한그라운드전압, 즉 0V를유지한다. 또한 OP amp 입력단자로흘러들어가는전류는 0 이므로, 저항에흐르는전류는다음과같다.
28 저전력복합스위칭기반의 0.16mm 2 12b 30MS/s 0.18um CMOS SAR ADC 신희욱외 Ⅰ. 서론 Ⅱ. 제안하는 SAR ADC 구조및회로설계 1. 제안하는 SAR ADC의전체구조
Journal of The Institute of Electronics and Information Engineers Vol.53, NO.7, July 2016 http://dx.doi.org/10.5573/ieie.2016.53.7.027 ISSN 2287-5026(Print) / ISSN 2288-159X(Online) 논문 2016-53-7-4 c Abstract
(b) 미분기 (c) 적분기 그림 6.1. 연산증폭기연산응용회로
Lab. 1. I-V Characteristics of a Diode Lab. 6. 연산증폭기가산기, 미분기, 적분기회로 1. 실험목표 연산증폭기를이용한가산기, 미분기및적분기회로를구성, 측정및 평가해서연산증폭기연산응용회로를이해 2. 실험회로 A. 연산증폭기연산응용회로 (a) 가산기 (b) 미분기 (c) 적분기 그림 6.1. 연산증폭기연산응용회로 3. 실험장비및부품리스트
Microsoft PowerPoint - Ch13
Ch. 13 Basic OP-AMP Circuits 비교기 (Comparator) 하나의전압을다른전압 ( 기준전압, reference) 와비교하기위한비선형장치 영전위검출 in > 기준전압 out = out(max) in < 기준전압 out = out(min) 비교기 영이아닌전위검출 기준배터리 기준전압분배기 기준전압제너다이오드 비교기 예제 13-1: out(max)
실험 5
실험. apacitor 및 Inductor 의특성 교류회로 apacitor 의 apacitance 측정 본실험에서는 capacitor를포함하는회로에교류 (A) 전원이연결되어있을때, 정상상태 (steady state) 에서 capacitor의전압과전류의관계를알아본다. apacitance의값이 인 capacitor의전류와전압의관계는다음식과같다. i dv = dt
이 발명을 지원한 국가연구개발사업 과제고유번호 08921-01304 부처명 방송통신위원회 연구사업명 방송통신기술개발사업 연구과제명 안전한 전자파환경 조성 주관기관 한국전자통신연구원 연구기간 2008.01.01 ~ 2012.12.31-2 -
(19) 대한민국특허청(KR) (12) 공개특허공보(A) (51) 국제특허분류(Int. Cl.) H05K 9/00 (2006.01) H04B 1/38 (2006.01) (21) 출원번호 10-2011-0134285 (22) 출원일자 2011년12월14일 심사청구일자 없음 기술이전 희망 : 기술양도, 실시권허여, 기술지도 전체 청구항 수 : 총 1 항 (54)
(b) 연산증폭기슬루율측정회로 (c) 연산증폭기공통모드제거비측정회로 그림 1.1. 연산증폭기성능파라미터측정회로
Lab. 1. I-V Characteristics of a Diode Lab. 1. 연산증폭기특성실험 1. 실험목표 연산증폭기의전압이득 (Gain), 입력저항, 출력저항, 대역폭 (Bandwidth), 오프셋전압 (Offset Voltage), 공통모드제거비 (Common-mode Rejection Ratio; CMRR) 및슬루율 (Slew Rate) 등의기본적인성능파라미터에대해서실험을통해서이해
이 발명을 지원한 국가연구개발사업 과제고유번호 20110026962 부처명 교육과학기술부 연구사업명 기초사업연구-일반연구자지원사업-기본연구지원사업(유형II) 연구과제명 시공간 부호 협력 통신을 위한 동기 알고리즘 연구 기 여 율 1/1 주관기관 서울시립대학교 산학협력단
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) H04J 11/00 (2006.01) (21) 출원번호 10-2012-0038191 (22) 출원일자 2012년04월13일 심사청구일자 2012년04월13일 (65) 공개번호 10-2013-0115668 (43) 공개일자 2013년10월22일 (56) 선행기술조사문헌
춤추는시민을기록하다_최종본 웹용
몸이란? 자 기 반 성 유 형 밀 당 유 형 유 레 카 유 형 동 양 철 학 유 형 그 리 스 자 연 철 학 유 형 춤이란? 물 아 일 체 유 형 무 아 지 경 유 형 댄 스 본 능 유 형 명 상 수 련 유 형 바 디 랭 귀 지 유 형 비 타 민 유 형 #1
이 발명을 지원한 국가연구개발사업 과제고유번호 A1100-0801-2739 부처명 지식경제부 연구관리전문기관 연구사업명 IT핵심기술개발 연구과제명 융합형 포털서비스를 위한 이용자 참여형 방송기술개발 기여율 주관기관 전자부품연구원 연구기간 2008년 03월 01일 ~ 2
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) G06Q 30/00 (2006.01) G06Q 50/00 (2006.01) (21) 출원번호 10-2008-0133476 (22) 출원일자 2008년12월24일 심사청구일자 2008년12월24일 (65) 공개번호 10-2010-0074918 (43) 공개일자 2010년07월02일
PowerPoint Presentation
신호조절 (Signal Conditioning) 메카트로닉스 시스템의 구성 ECU 인터페이스 회로 (시그널 컨디셔닝) 마이컴 Model of 기계 시스템 인터페이스 회로 (드라이빙 회로) 센서 액츄에이터 (구동기) 기계 시스템 PN 접합 다이오드 [1] 다이오드의 DC 해석과 등가모델 [1] 다이오드의 DC 해석과 등가모델 [1] 다이오드 응용회로 [1] 다이오드
서 인코딩한 데이터를 무선으로 송신하기 위한 무선 송신 수단; 및 통화중 상기 입력 수단으로부터의 음원 데이터 전송신 호에 따라 상기 저장 수단에 저장되어 있는 해당 음원 데이터를 상기 디코딩 수단에 의해 디코딩하고, 상기 디코딩한 음원 데이터와 상기 입력 수단을 통해
(51) Int. Cl. H04B 1/40 (2006.01) (19)대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 (11) 등록번호 (24) 등록일자 2006년11월23일 10-0646983 2006년11월09일 (21) 출원번호 10-2004-0053063 (65) 공개번호 10-2006-0004082 (22) 출원일자 2004년07월08일
22-12324-4TEL:3668-3114 FAX:742-3387 TEL:3668-3120 FAX:745-9476 TEL:3668-3109, 2279-0867~8 TEL:3668-3127 TEL:3668-3123, 3128, 3162 www.saeki.co.kr, www.pentaximaging.co.kr Small 의 큰 스타일을 경험하다 당신의 카메라만으로도,
Microsoft Word - Lab.4
Lab. 1. I-V Lab. 4. 연산증폭기 Characterist 비 tics of a Dio 비교기 ode 응용 회로 1. 실험목표 연산증폭기를이용한비교기비교기응용회로를이해 응용회로를구성, 측정및평가해서연산증폭기 2. 실험회로 A. 연산증폭기비교기응용회로 (a) 기본비교기 (b) 출력제한 비교기 (c) 슈미트트리거 (d) 포화반파정류회로그림 4.1. 연산증폭기비교기응용회로
<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202834C1D6C2F7207E2038C1D6C2F729>
8주차중간고사 ( 인터럽트및 A/D 변환기문제및풀이 ) Next-Generation Networks Lab. 외부입력인터럽트예제 문제 1 포트 A 의 7-segment 에초시계를구현한다. Tact 스위치 SW3 을 CPU 보드의 PE4 에연결한다. 그리고, SW3 을누르면하강 에지에서초시계가 00 으로초기화된다. 동시에 Tact 스위치 SW4 를 CPU 보드의
PowerPoint 프레젠테이션
hap. 5 능동필터 기본적인필터응답 저역통과필터응답 (low-pass filter (LPF) response) A v( db) V 0log V when X out s 0log f X f X 0log X 0log f Basic LPF response LPF with different roll-off rates 기본적인필터응답 고역통과필터응답 (high-pass
특허청구의 범위 청구항 1 일반전화를 이용한 위험 알림시스템 및 실시간 영상전송 장치에서 CID(콜백넘버) 장치를 포함한 서버 및 그 장 비를 포함하며, 영상서버와 연동한 형태를 상황실에 전송하여 출동하는 시스템을 포함하는 것을 특징으로 하는 일반전화를 이용한 위험 알
(19) 대한민국특허청(KR) (12) 공개특허공보(A) (11) 공개번호 10-2014-0008486 (43) 공개일자 2014년01월21일 (51) 국제특허분류(Int. Cl.) G08B 25/08 (2014.01) G08B 21/02 (2006.01) G08B 13/196 (2006.01) (21) 출원번호 10-2012-0075069 (22) 출원일자
제목을 입력하십시오
포워드, 플라이백컨버터 Prof. ByoungKuk ee, Ph.D. Energy echaronics ab. chool of Informaion and Communicaion Eng. ungkyunkwan Universiy Tel: 823299458 Fax: 823299462 hp://seml.skku.ac.kr E: bkleeskku@skku.edu Forward
특허청구의 범위 청구항 1 알람을 출력하기 위한 출력 인터페이스; 사용자의 안구전도값을 측정하기 위한 안구전도 측정부; 및 상기 안구전도 측정부가 측정한 안구전도값을 이용하여 사용자의 졸음 상태를 감지하고, 그에 따라 상기 출력 인터페이스로 알람을 출력하는 졸음상태 판
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) A61B 5/0496 (2006.01) A61B 5/18 (2006.01) (21) 출원번호 10-2009-0051767 (22) 출원일자 2009년06월11일 심사청구일자 2009년06월11일 (65) 공개번호 10-2010-0133070 (43) 공개일자 2010년12월21일
Microsoft PowerPoint - Ch15-1
h. 5 ctive Filters 기본적인필터응답 (asic filter response) 저역통과필터응답 (low-pass filter (LPF) response) v( db) log when X out s log > πf X f X log π X log ( πf) asic LPF response LPF with different roll-off rates
온습도 판넬미터(JTH-05) 사양서V1.0
온습도 조절기 Model:JTH-05 1. 제품 사양. [제품 구분] JTH-05A(입력 전원 AC), JTH-05D(입력 전원 DC) [전원 사양] JTH-05A 입력 전압 출력 전원 소비 전력 JTH-05D AC 90~240V DC 10~36V 12Vdc / Max.170mA Max.2W [본체 사이즈] ~ 온/습도 범위(본체): 사용 [0 ~ 50, 85%RH
½½¶óÀ̵å Á¦¸ñ ¾øÀ½
0.2 완전차동 (fully dfferental) OP amp Dfferental nput, Dfferental output Easy to cascade OP amps nsenstve to supply nose Hgh gan Fully dff OP amp requres CMFB Hgh Speed CMOS IAB, POSTECH 0.2. NMOS 입력완전차동
회원번호 대표자 공동자 KR000****1 권 * 영 KR000****1 박 * 순 KR000****1 박 * 애 이 * 홍 KR000****2 김 * 근 하 * 희 KR000****2 박 * 순 KR000****3 최 * 정 KR000****4 박 * 희 조 * 제
회원번호 대표자 공동자 KR000****1 권 * 영 KR000****1 박 * 순 KR000****1 박 * 애 이 * 홍 KR000****2 김 * 근 하 * 희 KR000****2 박 * 순 KR000****3 최 * 정 KR000****4 박 * 희 조 * 제 KR000****4 설 * 환 KR000****4 송 * 애 김 * 수 KR000****4
1_12-53(김동희)_.hwp
본논문은 2012년전력전자학술대회우수추천논문임 Cascaded BuckBoost 컨버터를 이용한 태양광 모듈 집적형 저전압 배터리 충전 장치 개발 472 강압이 가능한 토폴로지를 이용한 연구도 진행되었지만 제어 알고리즘의 용의성과 구조의 간단함 때문에 BuckBoost 컨버터 또는 Sepic 컨버터를 이용하여 연구 가 진행되었다[10][13]. 태양광 발전
<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A634C0CFC2F72E BC8A3C8AF20B8F0B5E55D>
뻔뻔한 AVR 프로그래밍 The 4 th Lecture 유명환 ( yoo@netplug.co.kr) 1 시간 (Time) 에대한정의 INDEX 2 왜타이머 (Timer) 와카운터 (Counter) 인가? 3 ATmega128 타이머 / 카운터동작구조 4 ATmega128 타이머 / 카운터관련레지스터 5 뻔뻔한노하우 : 레지스터비트설정방법 6 ATmega128
(72) 발명자 신일훈 경기 수원시 영통구 영통동 황골마을1단지아파트 151동 702호 나세욱 서울 용산구 용산동2가 18-5 김효준 경기 용인시 기흥구 상갈동 금화마을주공아파트 407동 1204호 윤송호 경기 용인시 수지구 풍덕천2동 삼성5차아파트 523-702 신동
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) G11C 16/10 (2006.01) G11C 16/34 (2006.01) (21) 출원번호 10-2006-0112411 (22) 출원일자 2006년11월14일 심사청구일자 2006년11월14일 (65) 공개번호 10-2008-0043633 (43) 공개일자 2008년05월19일
특허청구의 범위 청구항 1 제1 내지 제6 암이 각각의 관절부를 가지며 형성되며, 상기 제1 내지 제6 암 각각은 제1 내지 제6 링크에 의해 링크되고, 상기 제1 내지 제6 암 내부에는 각각의 암을 구동하는 구동모듈이 각각 내장되며, 상기 구동모듈 각각의 선단에는 1
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) B25J 9/06 (2006.01) B25J 19/02 (2006.01) (21) 출원번호 10-2011-0079361 (22) 출원일자 2011년08월10일 심사청구일자 2011년08월10일 (65) 공개번호 10-2013-0017122 (43) 공개일자 2013년02월20일
PowerPoint Presentation
디지털 CMOS 인버터의동작및특성 IT CookBook, 최신 VLSI 설계, 조준동, 성균관대학교 학습목표 CMOS 인버터의동작과구조를익힌다. CMOS 인버터의출력전류, 출력전압의특성을알아본다. 노이즈마진을구한다. 목차 1.CMOS 인버터의동작및구조 2.CMOS 인버터의출력전류 / 전압특성 Section 01 CMOS 인버터의동작및구조 1.1 CMOS 인버터의동작.
실험 5
실험. OP Amp 의기본특성 이상적 (ideal) OP Amp OP amp는연산증폭기 (operational amp) 라고도불리며, 여러개의트랜지스터로구성이된차동선형증폭기 (differential linear amplifier) 이다. OP amp는가산, 적분, 미분과같은수학적연산을수행하는회로에사용될수있으며, 비디오, 오디오증폭기, 발진기등에널리사용되고있다.
대 표 도 - 2 -
(19) 대한민국특허청(KR) (12) 공개특허공보(A) (11) 공개번호 10-2013-0062307 (43) 공개일자 2013년06월12일 (51) 국제특허분류(Int. Cl.) G06Q 30/02 (2012.01) (21) 출원번호 10-2013-0053925(분할) (22) 출원일자 2013년05월13일 심사청구일자 2013년05월13일 (62) 원출원
Microsoft Word - PLC제어응용-2차시.doc
과정명 PLC 제어응용차시명 2 차시. 접점명령 학습목표 1. 연산개시명령 (LOAD, LOAD NOT) 에대하여설명할수있다. 2. 직렬접속명령 (AND, AND NOT) 에대하여설명할수있다. 3. 병렬접속명령 (OR, OR NOT) 에대하여설명할수있다. 4.PLC의접점명령을가지고간단한프로그램을작성할수있다. 학습내용 1. 연산개시명령 1) 연산개시명령 (LOAD,
(72) 발명자 김준기 경기 군포시 광정동 한양목련아파트 1226동 805호 유세훈 인천광역시 연수구 송도동 성지리벨루스 110동 50 1호 방정환 인천 연수구 연수동 578-1 고용호 인천광역시 연수구 해송로30번길 송도 웰카운티 4 단지 20 (송도동) 407동 4
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) H05K 3/34 (2006.01) B23K 1/19 (2006.01) (21) 출원번호 10-2012-0091105 (22) 출원일자 2012년08월21일 심사청구일자 (56) 선행기술조사문헌 JP2004172398 A JP2004255426 A KR1020080083127
특허청구의 범위 청구항 1 맨홀 일부분에 관통되게 결합되는 맨홀결합구와; 상기 맨홀결합구의 전방에 연통되게 형성되어 토양속에 묻히게 설치되고, 외주면에는 지하수가 유입될 수 있는 다수의 통공이 관통 형성된 지하수유입구와; 상기 맨홀결합구의 후방에 연통되고 수직으로 세워
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 공개특허공보(A) G01F 23/02 (2006.01) G01F 23/00 (2006.01) (21) 출원번호 10-2007-0096769 (22) 출원일자 2007년09월21일 심사청구일자 전체 청구항 수 : 총 5 항 (54) 지하수위 관측장치 2007년09월21일 (11) 공개번호 10-2009-0031004
?.,,,.. / OSHA( ) NFPA( ) ANSI/ISA( / ) TIA( ) IEC( ) CENELEC( ) IEEE( ).....?,,.. Fluke 160- FC %.,? NEC( ) 100 " / ". ( )....,,,, EMI, RFI.
, ?.,,,.. / OSHA( ) NFPA( ) ANSI/ISA( / ) TIA( ) IEC( ) CENELEC( ) IEEE( ).....?,,.. Fluke 160- FC.. 1 1. 0%.,? NEC( ) 100 " / ". ( )....,,,, EMI, RFI. . 0.. NFPA IEEE 5.0. NEC " NEC 50.56 5. 5.0.".?.??
(19) 대한민국특허청 (KR) (12) 등록특허공보 (B1) (45) 공고일자 2014년07월10일 (11) 등록번호 10-1418046 (24) 등록일자 2014년07월03일 (51) 국제특허분류 (Int. Cl.) H03K 5/156 (2006.01) H03K 7/08 (2006.01) (21) 출원번호 10-2012-0148658 (22) 출원일자 2012
특허청구의범위청구항 1 복수의영상검출부로부터출력되는영상의히스토그램 (histogram) 을계산하는단계 ; 상기복수의영상검출부로부터출력되는영상을히스토그램평활화 (histogram equalization) 하는단계 ; 상기복수의영상검출부중하나의영상검출부를선택하는단계 ; 및
(19) 대한민국특허청 (KR) (12) 등록특허공보 (B1) (45) 공고일자 2014년12월18일 (11) 등록번호 10-1473415 (24) 등록일자 2014년12월10일 (51) 국제특허분류 (Int. Cl.) G06T 5/40 (2006.01) H04N 5/217 (2011.01) (21) 출원번호 10-2012-0156871 (22) 출원일자 2012
도 4 특허청구의범위 청구항 1. 대상커패시터의정전용량의변화에대하여시간분할로감지주파수 fa 와 fa 보다 k 배느린감지주파수 fb 를발생하는듀얼주파수발생부와, 감지주파수 fa 와 fb 의차이인차주파수를연산하는차주파수연산부와, 기준주파수생성부와차주파수변화율을연산하는연산부
(51) Int. Cl. G01R 27/26 (2006.01) (19) 대한민국특허청 (KR) (12) 등록특허공보 (B1) (45) 공고일자 (11) 등록번호 (24) 등록일자 2007 년 03 월 20 일 10-0695905 2007 년 03 월 09 일 (21) 출원번호 10-2006-0001341 (65) 공개번호 (22) 출원일자 2006년01월05일
Microsoft PowerPoint - Ch12
Ch. 12 Operational Amplifier (OP-AMP) 개요 기호및단자 Symbol Invert Noninvert V- 1 8 NC V+ Output Typical Package 개요 이상적인 OP-Amp Z in = ; A v = ; bandwidth = ; Z out = 0 실제적인 OP-Amp Z in = very high (MΩ); A v
Microsoft Word - LAB_OPamp_Application.doc
실험. OP Amp 의기본응용회로 Voltage Follower/Impedance Buffer 위의 OP amp 회로에서출력전압신호는입력전압신호와항상같으므로, voltage follower라고불린다. 이회로는어떤기능을가지는회로에부하저항을연결하였을때, 부하저항이미치는영향을최소화하기위해서사용될수있다. 예를들면 low-pass filter 회로에부하저항이연결된다음과같은회로를고려해본다.
도 1 명세서 도면의 간단한 설명 도 1은 본 발명에 따라 유비쿼터스 컴퓨팅 환경에서 위치정책기반 접근제어 정보 생성을 위한 시스템 구성의 개략도, 도 2는 본 발명에 따라 도 1에 도시된 사용자위치정책관리기의 세부적인 구성의 블럭도, 도 3은 본 발명에 따라 도 2에
(51) Int. Cl. H04L 12/28 (2006.01) (19)대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 (11) 등록번호 (24) 등록일자 2006년05월03일 10-0576725 2006년04월27일 (21) 출원번호 10-2003-0097757 (65) 공개번호 10-2005-0066467 (22) 출원일자 2003년12월26일
(72) 발명자 정종수 서울특별시 서대문구 모래내로 319, 101동 405호 (홍은동, 진흥아파트) 김정환 서울특별시 구로구 구로동로21길 7 (구로동) - 2 -
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) B01J 23/34 (2006.01) B01J 37/02 (2006.01) B01J 37/08 (2006.01) B01D 53/86 (2006.01) (21) 출원번호 10-2010-0098306 (22) 출원일자 2010년10월08일 심사청구일자 2010년10월08일
<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202834C1D6C2F7207E2038C1D6C2F729>
7주차 AVR의 A/D 변환기제어레지스터및관련실습 Next-Generation Networks Lab. 3. 관련레지스터 표 9-4 레지스터 ADMUX ADCSRA ADCH ADCL 설명 ADC Multiplexer Selection Register ADC 의입력채널선택및기준전압선택외 ADC Control and Status Register A ADC 의동작을설정하거나동작상태를표시함
2. 4. 1. 업무에 활용 가능한 플러그인 QGIS의 큰 들을 찾 아서 특징 설치 마 폰 은 스 트 그 8 하 이 업무에 필요한 기능 메뉴 TM f K 플러그인 호출 와 TM f K < 림 > TM f K 종항 그 중에서 그 설치 듯 할 수 있는 플러그인이 많이 제공된다는 것이다. < 림 > 다. 에서 어플을 다운받아 S or 8, 9 의 S or OREA
(72) 발명자 배홍민 울산광역시 동구 전하로 34 (전하동) 윤규상 울산광역시 동구 문현6길 19, 102동 304호 ( 방어동, 문현아이파크) 배대원 울산광역시 남구 월평로 253, 101동 409호 ( 삼산동, 삼산현대아파트) - 2 -
(19) 대한민국특허청(KR) (12) 공개특허공보(A) (11) 공개번호 10-2013-0082991 (43) 공개일자 2013년07월22일 (51) 국제특허분류(Int. Cl.) G06Q 10/06 (2012.01) (21) 출원번호 10-2011-0142753 (22) 출원일자 2011년12월26일 심사청구일자 없음 전체 청구항 수 : 총 1 항 (54)
CD 2117(121130)
제품보증서 품질 보증기간은 구입일로부터 1년간이며, 애프터서비스용 부품의 보증기간은 5년간 입니다. 애프터서비스용 부품이란 외장을 제외한 회로, 기능 부품을 말합니다. (당사 규정에 따른 것임) 제 품 명 모 년 구 입 일 구 입 자 판 매 자 월 일 주소 성명 주소 대리점명 델 명 SERIAL NO. TEL. TEL. 제품보증조건 무상 서비스: 보증기간내의
실용신안 등록청구의 범위 청구항 1 톤백마대가 설치될 수 있도록 일정간격을 두고 설치되는 한 쌍의 지지프레임과, 상기 지지프레임과 지지프레임의 상부를 서로 연결하는 한 쌍의 연결프레임과, 상기 연결프레임의 상부에 일정간격을 두고 다수 설치되어 상기 톤백마대와 그 투입구
(19) 대한민국특허청(KR) (12) 공개실용신안공보(U) (51) 국제특허분류(Int. Cl.) B65B 67/12 (2006.01) B65D 88/16 (2006.01) (21) 출원번호 20-2012-0003587 (22) 출원일자 2012년05월01일 심사청구일자 2012년05월01일 (11) 공개번호 20-2013-0006479 (43) 공개일자
그룹웨어와 XXXXX 제목 예제
데이터통신 부호화 (encoding) 부호화 (Encoding) 의개념 정보 Encoder 신호 1 Digital - to - Digital 2 Analog - to - Digital 3 Digital - to - Analog 4 Analog - to - Analog 2 1 Digital-to-Digital Encoding Digital 정보를 Digital
Chapter. 14 DAC 를이용한 LED 밝기제어 HBE-MCU-Multi AVR Jaeheung, Lee
Chapter. 14 DAC 를이용한 LED 밝기제어 HBE-MCU-Multi AVR Jaeheung, Lee 목차 1. D/A 변환기 2. 병렬 D/A 변환기로 LED 밝기제어하기 3. 직렬 D/A 변환기로 LED 밝기제어하기 D/A 변환기 D/A 변환기 (Digital to Analog Converter) 디지털데이터를아날로그전압으로변환하는소자 A/D변환기와함께마이크로프로세서응용회로에서널리사용됨.
비트와바이트 비트와바이트 비트 (Bit) : 2진수값하나 (0 또는 1) 를저장할수있는최소메모리공간 1비트 2비트 3비트... n비트 2^1 = 2개 2^2 = 4개 2^3 = 8개... 2^n 개 1 바이트는 8 비트 2 2
비트연산자 1 1 비트와바이트 비트와바이트 비트 (Bit) : 2진수값하나 (0 또는 1) 를저장할수있는최소메모리공간 1비트 2비트 3비트... n비트 2^1 = 2개 2^2 = 4개 2^3 = 8개... 2^n 개 1 바이트는 8 비트 2 2 진수법! 2, 10, 16, 8! 2 : 0~1 ( )! 10 : 0~9 ( )! 16 : 0~9, 9 a, b,
Microsoft PowerPoint - 8. 전력
전력 8.. 전력의정의 직류회로의전력 전력 P W Q W Q P t t W Q Q t VI W: 일, t: 시간, Q: 전하량, V: 전압, 전위차, I: 전류 P VI RI I RI V V R V R 8.. 전력의정의 8.. 정현파교류회로에서의전력 평균전력 (average power) 또는유효전력 (effective power) 교류회로에서는전압, 전류가모두변하기때문에,
(001~006)개념RPM3-2(부속)
www.imth.tv - (~9)개념RPM-(본문).. : PM RPM - 대푯값 페이지 다민 PI LPI 알피엠 대푯값과산포도 유형 ⑴ 대푯값 자료 전체의 중심적인 경향이나 특징을 하나의 수로 나타낸 값 ⑵ 평균 (평균)= Ⅰ 통계 (변량)의 총합 (변량의 개수) 개념플러스 대푯값에는 평균, 중앙값, 최 빈값 등이 있다. ⑶ 중앙값 자료를 작은 값부터 크기순으로
CMOS 를이용한 2 단연산증폭기설계 (Design of 2Stage CMOS OP Amplifier) - 전자회로 (2) - 천성용 SungYong, Chun 2009 년 6 월 16 일 영남대학교전자정보공학부전자공학심화프로그램
CMOS 를이용한 2 단연산증폭기설계 (Design of 2Stage CMOS OP Amplifier) - 전자회로 (2) - 천성용 SungYong, Chun (csy1000@hanmir.com) 2009 년 6 월 16 일 영남대학교전자정보공학부전자공학심화프로그램 Dept. of Electronic Engineering, Yeungnam University,
Microsoft Word - Lab.7
Lab. 1. I-V C Lab. 7. Characterist tics of a Dio 능동필터 ode 1. 실험목표 연산증폭기를이용한저역통과필터 (low-pass filter), filter), 대역통과필터 (band-pass filter) 회로를구성, 연산증폭기능동필터회로를이해 고역통과필터 (high-pass 측정및평가해서 2. 실험회로 A. 연산증폭기능동필터
특허청구의 범위 청구항 1 삭제 청구항 2 단일 개의 운영체제를 갖는 클라이언트 단말에 있어서, 제1 운영체제와, 상기 제1 운영체제 하에서 사용되는 파일을 저장하는 메모리; 및 상기 메모리에 저장된 파일을 운영체제 제공장치로 전송하고 상기 메모리를 포맷하며, 상기 운
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) G06F 9/22 (2006.01) (21) 출원번호 10-2012-0020563 (22) 출원일자 2012년02월28일 심사청구일자 2012년02월28일 (65) 공개번호 10-2013-0098775 (43) 공개일자 2013년09월05일 (56) 선행기술조사문헌
한것으로스마트단말기에의하여드론조종앱을설치하는제 1 단계 ; 스마트단말기에의하여드론의불루투스통 신부에부여된고유식별번호를입력저장하고드론의불루투스를인식하며드론의블루투스통신부로부터회신되 는신호의수신레벨을분석하여최대통신거리를확인하여저장하는제 2 단계 ; 스마트단말기에의하여최대통
(19) 대한민국특허청 (KR) (12) 등록특허공보 (B1) (51) 국제특허분류 (Int. Cl.) B64C 13/20 (2006.01) B64C 39/02 (2006.01) G05D 1/00 (2006.01) H04M 1/725 (2006.01) (52) CPC 특허분류 B64C 13/20 (2013.01) B64C 39/024 (2013.01) (21)
특징 찾아보기 열쇠 없이 문을 열 수 있어요! 비밀번호 및 RF카드로도 문을 열 수 있습니다. 또한 비밀번호가 외부인에게 알려질 위험에 대비, 통제번호까지 입력해 둘 수 있어 더욱 안심하고 사용할 수 있습니다. 나만의 비밀번호 및 RF카드를 가질 수 있어요! 다수의 가
www.kdnetwork.com 특징 찾아보기 열쇠 없이 문을 열 수 있어요! 비밀번호 및 RF카드로도 문을 열 수 있습니다. 또한 비밀번호가 외부인에게 알려질 위험에 대비, 통제번호까지 입력해 둘 수 있어 더욱 안심하고 사용할 수 있습니다. 나만의 비밀번호 및 RF카드를 가질 수 있어요! 다수의 가능할 삭제할 건전지 사용자를 위한 개별 비밀번호 및 RF카드
1 경영학을 위한 수학 Final Exam 2015/12/12(토) 13:00-15:00 풀이과정을 모두 명시하시오. 정리를 사용할 경우 명시하시오. 1. (각 6점) 다음 적분을 구하시오 Z 1 4 Z 1 (x + 1) dx (a) 1 (x 1)4 dx 1 Solut
경영학을 위한 수학 Fial Eam 5//(토) :-5: 풀이과정을 모두 명시하시오. 정리를 사용할 경우 명시하시오.. (각 6점) 다음 적분을 구하시오 4 ( ) (a) ( )4 8 8 (b) d이 성립한다. d C C log log (c) 이다. 양변에 적분을 취하면 log C (d) 라 하자. 그러면 d 4이다. 9 9 4 / si (e) cos si
4장 논리 게이트
4 장논리게이트 게이트 : 논리연산수행 4.1 기본게이트 AND, OR, NOT, NOR, NAND, XOR, XNOR 버퍼게이트 버퍼 : 연결할회로사이에전류, 전압등의구동이나레벨을맞추기위한완충을목적으로사용 진리표와기호 진리표게이트기호 IEEE 표준기호 NC NC 16 15 14 13 12 11 10 9 MC14050B 버퍼게이트 1 2 3 4 5 6 7 Vcc
Microsoft PowerPoint - Ch16
Ch. 16 Oscillators 발진기 (Oscillator) 발진기 : 전원이인가된상태에서외부의입력신호없이회로자체의동작에의해특정주파수의신호 ( 정현파, 구형파, 삼각파, 톱니파 ) 를생성하는회로 종류 : 귀환 발진기 (Feedback oscillator), 이완 발진기 (elaxation oscillator) 귀환발진기 귀환발진기 : 출력신호의일부분이위상변이없이입력으로인가되어출력을강화
PowerPoint Presentation
1 6 장 MOS 회로의설계 6.1 스위치논리 2 스위치 스위치 0V 5V PMOS PMOS 5V NMOS 0V NMOS (a) ON 상태 (b) OFF 상태 그림 6-1. 그림 6.1 NMOS/PMOS / 패스트랜지스터 0V 5V 5V 5V (a) ON 상태 (b) OFF 상태 (c) 심볼 그림 6-2. MOS 전달게이트 그림 6.2 MOS 전달게이트 0V
Microsoft Word - logic2005.doc
제 8 장 Counters 실험의목표 - Catalog counter 의동작원리에대하여익힌다. - 임의의 counter를통하여 FSM 구현방법을익힌다. - 7-segment display 의동작원리를이해한다. 실험도움자료 1. 7-segment display 7-segment는디지털회로에서숫자를표시하기위하여가장많이사용하는소자이다. 이름에서알수있듯이 7개의 LED(
특허청구의 범위 청구항 1 발열원의 일면에 접촉 설치되며, 내부에 상기 발열원의 열에 의해 증발되는 작동유체가 수용되는 작동유체챔버 가 구비되고, 상기 작동유체챔버의 일측에 제1연결구가 형성된 흡열블록; 및 상기 흡열블록의 일측에 결합되며, 흡열블록과 결합되는 부분에
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) G06F 1/20 (2006.01) H01L 23/34 (2006.01) F28D 15/02 (2006.01) (21) 출원번호 10-2009-0087354 (22) 출원일자 2009년09월16일 심사청구일자 2009년09월16일 (65) 공개번호 10-2011-0029605
(72) 발명자 최종무 경기도 용인시 수지구 죽전동 단국대학교 컴퓨터학 과 김은삼 서울시 마포구 상수동 72-1 홍익대학교 컴퓨터공학 과 T동708호 현철승 서울시 동대문구 전농동 90 서울시립대학교 공과대 학 컴퓨터과학부 오용석 경기도 과천시 과천동 152-3 - 2
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 2010년07월16일 (11) 등록번호 10-0970537 (24) 등록일자 2010년07월08일 (51) Int. Cl. G06F 12/06 (2006.01) G06F 12/02 (2006.01) G06F 12/00 (2006.01) (21) 출원번호 10-2008-0115607
특허청구의 범위 청구항 1 복수의 FA(Frequency Allocation)를 사용하는 광대역 무선통신 시스템에서 프리앰블 의사 잡음(Pseudo Noise : PN) 코드 할당 방법에 있어서, 각 FA에 고유의 인덱스를 정의하는 과정과, 기준 FA 인덱스를 사용하는
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 2011년03월02일 (11) 등록번호 10-1017970 (24) 등록일자 2011년02월21일 (73) 특허권자 (51) Int. Cl. 삼성전자주식회사 H04L 9/20 (2006.01) H04L 9/28 (2006.01) 경기도 수원시 영통구 매탄동 416 (21) 출원번호
DBPIA-NURIMEDIA
한국태양에너지학회 VOL. 30, NO.1, 2010.4.8 대구 EXCO 춘계학술발표대회논문집 태양광용부스트컨버터의간략화모델링과제어기설계 임지훈 *, 최주엽 +, 송승호 *, 최익 *, 정승환 *, 안진웅 *, 이동하 * * 광운대학교전기공학과 (hipihipiyo@kw.ac.kr),+ 교신저자 : 광운대학교전기공학과 (juyeop@kw.ac.kr) **
<5BB0EDB3ADB5B55D32303131B3E2B4EBBAF12DB0ED312D312DC1DFB0A32DC0B6C7D5B0FAC7D02D28312E28322920BAF2B9F0B0FA20BFF8C0DAC0C720C7FCBCBA2D3031292D3135B9AEC7D72E687770>
고1 융합 과학 2011년도 1학기 중간고사 대비 다음 글을 읽고 물음에 답하시오. 1 빅뱅 우주론에서 수소와 헬륨 의 형성에 대한 설명으로 옳은 것을 보기에서 모두 고른 것은? 4 서술형 다음 그림은 수소와 헬륨의 동위 원 소의 을 모형으로 나타낸 것이. 우주에서 생성된 수소와 헬륨 의 질량비 는 약 3:1 이. (+)전하를 띠는 양성자와 전기적 중성인 중성자
구성품 - UMD 2808 모듈 - JTAG 커넥터 - 젂원 케이블 주요 특징 모듈의 부품화 : 고신뢰성의 DSP 모듈을 최적화된 시스템에 적용 용이 TMS320F2808 ZGMS - 100MHz 탑재 : 확장된 온도규격 (-40 도 ~ 125 도) 적용 Ultralo
TMS320F2808 UMD 모듈 Rev 1.0 (주) 싱크웍스 Korea Tel. 031-781-2810 Fax. 031-706-2834 E-mail. dsptools@syncworks.co.kr [1] page 구성품 - UMD 2808 모듈 - JTAG 커넥터 - 젂원 케이블 주요 특징 모듈의 부품화 : 고신뢰성의 DSP 모듈을 최적화된 시스템에 적용
이 발명을 지원한 국가연구개발사업 과제고유번호 20100019 부처명 지식경제부 연구사업명 유비쿼터스컴퓨팅 및 네트워크원천기반기술개발사업 연구과제명 상황적응 협업통신기반 Scale-free upan 커뮤니티 네트워크 개발 주관기관 세종대학교 연구기간 2009.01.01
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 2012년07월04일 (11) 등록번호 10-1162451 (24) 등록일자 2012년06월27일 (51) 국제특허분류(Int. Cl.) H04W 56/00 (2009.01) (21) 출원번호 10-2010-0100413 (22) 출원일자 2010년10월14일 심사청구일자 2010년10월14일
Microsoft PowerPoint - (공개)의료기기제작1-3.ppt [호환 모드]
![Microsoft PowerPoint - (공개)의료기기제작1-3.ppt [호환 모드]](/thumbs/91/104927072.jpg "Microsoft PowerPoint - (공개)의료기기제작1-3.ppt [호환 모드]")
의료기기제작실습 II 이름 : 이기영 (Lee, Ki Young) 전공 : 의공학 (Medical Engineering) 연구실 : 강릉캠퍼스 50주년기념관 514호이메일 : kylee@kd.ac.kr 학과홈 : http://cms.kd.ac.kr/user/bme/index.html 1 수업계획서 1주 필터회로의분석 2주 필터회로의구현 3주 반전 / 비반전증폭기
(72) 발명자 이대훈 경기도 성남시 분당구 정자동 파크뷰 611동 901호 박준호 경기도 안산시 상록구 사1동 1323-14 - 2 -
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) G01N 3/30 (2006.01) (21) 출원번호 10-2008-0090352 (22) 출원일자 2008년09월12일 심사청구일자 2008년09월12일 (65) 공개번호 10-2010-0031318 (43) 공개일자 2010년03월22일 (56) 선행기술조사문헌 KR200430499
와플-4년-2호-본문-15.ps
1 2 1+2 + = = 1 1 1 +2 =(1+2)+& + *=+ = + 8 2 + = = =1 6 6 6 6 6 2 2 1 1 1 + =(1+)+& + *=+ =+1 = 2 6 1 21 1 + = + = = 1 1 1 + 1-1 1 1 + 6 6 0 1 + 1 + = = + 7 7 2 1 2 1 + =(+ )+& + *= + = 2-1 2 +2 9 9 2
(72) 발명자 강문진 경기 고양시 일산구 일산3동 후곡마을 영풍한진 201-203 김정한 서울 서초구 방배4동 847-34 - 2 -
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) B23K 9/133 (2006.01) B23K 9/28 (2006.01) B23K 9/26 (2006.01) (21) 출원번호 10-2006-0133016 (22) 출원일자 2006년12월22일 심사청구일자 (56) 선행기술조사문헌 2006년12월22일 (45) 공고일자 2007년10월26일
실험. Multimeter 의사용법및기초회로이론 Multimeter 의사용법 멀티미터 (Multimeter) 는저항, 전압, 전류등을측정할수있는계측기로서전면은다음그림과같다. 멀티미터를이용해서저항, 전압, 전류등을측정하기위해서는다음그림과같은프로브 (probe) 를멀티미터
실험. Multimeter 의사용법및기초회로이론 Multimeter 의사용법 멀티미터 (Multimeter) 는저항, 전압, 전류등을측정할수있는계측기로서전면은다음그림과같다. 멀티미터를이용해서저항, 전압, 전류등을측정하기위해서는다음그림과같은프로브 (probe) 를멀티미터의전면패널에꼽는다. 통상적으로검은색프로브는전면패널의검은단자 (COM) 에꼽으며, 빨간색프로브는빨간색단자에꼽는다.
Microsoft PowerPoint 상 교류 회로
3상교류회로 11.1. 3 상교류의발생 평등자계중에놓인회전자철심에기계적으로 120 씩차이가나게감은코일 aa, bb,cc 를배치하고각속도의속도로회전하면각코일의양단에는다음식으로표현되는기전력이발생하게된다. 11.1. 3 상교류의발생 여기서 e a, e b, e c 는각각코일aa, bb, cc 양단에서얻어지는전압의순시치식이며, 각각을상 (phase) 이라한다. 이와같이전압의크기는같고위상이
전자회로 실험
전자회로실험 2 조 고주현허영민 BJT의고정바이어스및 부품 * 실험목적 1) 고정바이어스와 회로의직류동작점을결정한다. 다이오드의특성 * 실험장비 계측장비 - Digital Multi Meter 부품 -저항 다이오드의특성 부품 - 트랜지스터
REVIEW CHART
Rev.6, 29. June 2015 보호및절연협조 2015. 06. 29 한국철도시설공단 REVIEW CHART 1 2 Ω 3 4 5 6 단락보호과전류방식 단락보호 지락보호비율차동방식 단락보호과전류방식 지락보호지락과전류 7 8 9 10 I inrush FLA 배at sec 11 12 I pickup Slope P I n 여기에서 I n 변류기 차정격전류
H3250_Wi-Fi_E.book
무선 LAN 기능으로 할 수 있는 것 2 무선 LAN 기능으로 할 수 있는 것 z q l D w 3 Wi-Fi 기능 플로우차트 z q l D 4 Wi-Fi 기능 플로우차트 w 5 본 사용 설명서의 기호 설명 6 각 장별 목차 1 2 3 4 5 6 7 8 9 10 11 12 13 14 7 목차 1 2 3 4 8 목차 5 6 7 8 9 9 목차 10 11 12
Á¦190È£(0825).hwp
국가물류정책의 통합 조정 기능이 필요하다 문화도 경제다 미국의 선박 밸러스트 수( ) 규제 동향 최근 세계 양식업의 명암 35,000 31,564 30,000 23,040 25,000 20,000 15,000 10,149 9,486 10,743 9,373 금액(US$M il.) 중량(천 M/T) 10,000 5,000 5,590 1,646 452 137 -
Microsoft PowerPoint - chap03-변수와데이터형.pptx
#include int main(void) { int num; printf( Please enter an integer: "); scanf("%d", &num); if ( num < 0 ) printf("is negative.\n"); printf("num %d\n", num); return 0; } 1 학습목표 의 개념에 대해 알아본다.
슬라이드 1
회로이론 중간고사 -7.. 4 [] 다음소자에정현파전압을인가할때, -I 단자특성을써라 5 점 [] Elcric lap 는고주파에서동작하며에너지를수은증기에전달하여수은증기가 phsphrus 막을때려서빛을발산한다. 그림의회로에서, 가얼마일때최대전력을전달받는가? 등가회로는그림과같고, 는 lap 의크기와 phsphrus 의종류에의해결정된다. 3-4 - OU v 7 rad
마이컴응용 NE555-1 저자 : 박권서 [3] NE555 (Precision Timer) 수 ms에서수시간까지타이밍조정 비단정 (Astable) 또는단안정 (Monostable) 동작 듀티사이클 (Duty Cycle) 조정 200mA까지흡수 (Sink) 하거나공급할수
![마이컴응용 NE555-1 저자 : 박권서 [3] NE555 (Precision Timer) 수 ms에서수시간까지타이밍조정 비단정 (Astable) 또는단안정 (Monostable) 동작 듀티사이클 (Duty Cycle) 조정 200mA까지흡수 (Sink) 하거나공급할수](/thumbs/96/127150088.jpg "마이컴응용 NE555-1 저자 : 박권서 [3] NE555 (Precision Timer) 수 ms에서수시간까지타이밍조정 비단정 (Astable) 또는단안정 (Monostable) 동작 듀티사이클 (Duty Cycle) 조정 200mA까지흡수 (Sink) 하거나공급할수")
마이컴응용 NE555-1 저자 : 박권서 [3] NE555 (Precision Timer) 수 ms에서수시간까지타이밍조정 비단정 (Astable) 또는단안정 (Monostable) 동작 듀티사이클 (Duty Cycle) 조정 200mA까지흡수 (Sink) 하거나공급할수있는 TTL-호환출력 < 핀구성 > 시그네틱스 (Signetics) 사의 NE555, SA555,
COMFILE_VOL13_20140204.cdr
"다양한 산업현장에서 쓰이고 있는 컴파일 제품" 데이터 수집 데이터 수집용 필드 I/O 제품 "모드포트" 필드 I/O 전력 모니터링 로봇 제어 태양광 발전 트랙커 제어 CUPC-P80 CT1721C CB405 포장기 화력발전소-화력 감지 시스템 녹방지장치(용존산소제거장치) CT1721C CB280, CLCD-216 CUWIN3500 일회용 용기 성형기 항온항습기
특허청구의 범위 청구항 1 고유한 USB-ID를 가지며, 강제 포맷이나 프로그램 삭제가 불가능한 CD영역과 데이터의 읽기, 쓰기가 가능한 일 반영역으로 분할되어 있고 상기 CD영역에 임산부 도우미 프로그램이 임산부 PC(200)에 연결되면 자동 설치 및 실행되게 탑재된
(19) 대한민국특허청(KR) (12) 공개특허공보(A) (11) 공개번호 10-2010-0042502 (43) 공개일자 2010년04월26일 (51) Int. Cl. G06Q 50/00 (2006.01) (21) 출원번호 10-2008-0101675 (22) 출원일자 2008년10월16일 심사청구일자 전체 청구항 수 : 총 13 항 2008년10월16일 (71)
( 단위 : 가수, %) 응답수,,-,,-,,-,,-,, 만원이상 무응답 평균 ( 만원 ) 자녀상태 < 유 자 녀 > 미 취 학 초 등 학 생 중 학 생 고 등 학 생 대 학 생 대 학 원 생 군 복 무 직 장 인 무 직 < 무 자 녀 >,,.,.,.,.,.,.,.,.
. 대상자의속성 -. 연간가수 ( 단위 : 가수, %) 응답수,,-,,-,,-,,-,, 만원이상 무응답평균 ( 만원 ) 전 국,........,. 지 역 도 시 지 역 서 울 특 별 시 개 광 역 시 도 시 읍 면 지 역,,.,.,.,.,. 가주연령 세 이 하 - 세 - 세 - 세 - 세 - 세 - 세 세 이 상,.,.,.,.,.,.,.,. 가주직업 의회의원
전력시스템공학
기초전기공학 5 장. 교류회로 강원대전기공학과 1 학년 2011 년 1 학기 1 5.1 교류란 직류 : DC 시간이지나도전압, 전류의크기가일정 극성도변하지않음 교류 : AC 번갈아방향이바뀌는전압, 전류 사인파교류 or 정현파교류 sine 형태의교류파형 2 패러데이의전자유도법칙 5.2 정현파발생 시간적으로변화하는자장은폐회로에전류를흐르게할수있는전압을유도한다. 이유도전압은폐회로를쇄교하는자력선의시간적변화율에비례한다.
스키 점프의 생체역학적 연구
연구 대상자 연령(세) 신장(cm) 체중(kg) 운동경력(년) 스키 플레이트 특성 길이(cm) 무게(kg) A(CYJ) 21 162.0 53 12 237 3.56 B(KCK) 19 173.0 55 8 253 3.80 C(KHK) 20 175.0 62 12 256 3.80 선행 연구 변인 조사 ꀻ 실험 계획 및 설계 ꀻ 촬 영 ꀻ 디지타이징 위치 좌표 계산 운동학적
유량 MODBUS-RTU Protocol UlsoFlow시리즈초음파유량계는 MODBUS-ASCII와 MODBUS-RTU를지원한다. 여기서는 MODBUS-RTU를기준으로설명한다. 유량계의국번은 0 ~ 6,5535 까지지정할수있다. ( 단, 0, 10, 13, 38, 42
유량 MODBUS-RTU Protocol UlsoFlow시리즈초음파유량계는 MODBUS-ASCII와 MODBUS-RTU를지원한다. 여기서는 MODBUS-RTU를기준으로설명한다. 유량계의국번은 0 ~ 6,5535 까지지정할수있다. ( 단, 0, 10, 13, 38, 42, 65535번은지정불능 ) 통신기본설정은 BaudRate-9600, Parity-None,
..............16..
제 2 차 발 간 등 록 번 호 11-1490100-000057-14 고 령 자 고 용 촉 진 기 본 계 획 2 0 1 2 제2차 고령자 고용촉진 기본계획(2012-2016) M i n i s t r y o f E m p l o y m e n t a n d L a b o r 2012-2016 제2차 고령자 고용촉진 기본계획 Basic Plan for Promoting
PathEye 공식 블로그 다운로드 받으세요!! 지속적으로 업그래이드 됩니다. 여러분의 의견을 주시면 개발에 반영하겠 습니다.
PathEye Mobile Ver. 0.71b 2009. 3. 17 By PathEye 공식 블로그 다운로드 받으세요!! http://blog.patheye.com 지속적으로 업그래이드 됩니다. 여러분의 의견을 주시면 개발에 반영하겠 습니다. PathEye 설치 1/3 최종 배포 버전을 다 운로드 받습니다. 다운로드된 파일은 CAB 파일입니다. CAB 파일에는
ÃÊ2)03È£³ëº§»óiÇؼ³ÇÊ
초등학교 학년 별책부록 호 www.nobelsangi.com 듣기와 말하기 first [f ;Rst 퍼-스트] 첫째 third [^ ;Rd 써-드] 셋째 second [s k nd 세컨드] 둘째 fourth [f ;R^ 포-쓰] 넷째 fifth [fif^ 피프쓰] 다섯째 seventh [s vân^ 세븐쓰] 일곱째 sixth [siks^ 식스쓰] 여섯째
(72) 발명자 한상욱 서울특별시 노원구 공릉2동 81 태강아파트 1014동 201호 김진관 경기도 고양시 일산동구 마두동 강촌마을 2단지 한 신아파트 216-402 - 2 -
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (51) 국제특허분류(Int. Cl.) E03B 3/03 (2006.01) E03F 1/00 (2006.01) C02F 1/00 (2006.01) (21) 출원번호 10-2011-0136139 (22) 출원일자 2011년12월16일 심사청구일자 (56) 선행기술조사문헌 KR100795918 B1* KR101036279
2013unihangulchar {45380} 2unihangulchar {54617}unihangulchar {44592} unihangulchar {49328}unihangulchar {50629}unihangulchar {51312}unihangulchar {51
Proem Se 4 산업조직론 (ECM004N) Fall 03. 독점기업이 다음과 같은 수요함수를 각각 가지고 있는 두 개의 소비자 그룹에게 제품을 공급한다고 하자. 한 단위 제품을 생산하는 데 드는 비용은 상수 이다. 다음 질문에 답하시오. P = A B Q P = A B Q () 두 그룹에 대하여 가격차별을 하고자 할 때 각 그룹의 균형생산량(Q, Q )과
2 장수의체계 1. 10진수 2. 2진수 3. 8진수와 16진수 4. 진법변환 5. 2진정수연산과보수 6. 2진부동소수점수의표현 한국기술교육대학교전기전자통신공학부전자전공 1
장수의체계. 진수. 진수 3. 8진수와 6진수 4. 진법변환 5. 진정수연산과보수 6. 진부동소수점수의표현 진수 진수표현법 v 기수가 인수 v,,, 3, 4, 5, 6, 7, 8, 9 사용 9345.35 = 9 3 4 5 3. 5. = 9 3 3 4 5 3-5 - v 고대로마의기수법에는 5 진법을사용 v 진법의아라비아숫자는인도에서기원전 세기에발명 진법을나타내는기본수를기수
본 발명은 중공코어 프리캐스트 슬래브 및 그 시공방법에 관한 것으로, 자세하게는 중공코어로 형성된 프리캐스트 슬래브 에 온돌을 일체로 구성한 슬래브 구조 및 그 시공방법에 관한 것이다. 이를 위한 온돌 일체형 중공코어 프리캐스트 슬래브는, 공장에서 제작되는 중공코어 프
(51) Int. Cl. E04B 5/32 (2006.01) (19)대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 (11) 등록번호 (24) 등록일자 2007년03월12일 10-0693122 2007년03월05일 (21) 출원번호 10-2006-0048965 (65) 공개번호 (22) 출원일자 2006년05월30일 (43) 공개일자 심사청구일자
Microsoft PowerPoint - ch12ysk2015x [호환 모드]
![Microsoft PowerPoint - ch12ysk2015x [호환 모드]](/thumbs/97/133795412.jpg "Microsoft PowerPoint - ch12ysk2015x [호환 모드]")
회로이론 h 가변주파수회로망의동작 김영석 충북대학교전자정보대학 5.9. Email: kimy@cbu.ac.kr k h- 소자의주파수특성 h 가변주파수회로망 : 학습목표 회로망함수의영점 zero 과극점 pole 회로망함수의보드선도 bode plot 직병렬공진회로해석 크기와주파수스케일링개념 저역통과 PF 고역통과 HPF 대역통과 BPF 대역저지 BF 필터특성 수동및능동필터해석
(72) 발명자 이은영 서울시 강남구 개포2동 주공아파트 606동 1202호 손정환 서울 송파구 잠실2동 잠실엘스APT 150-902 조욱진 서울특별시 서초구 서초4동 1315 진흥아파트 3동 905호 - 2 -
(51) Int. Cl. (19) 대한민국특허청(KR) (12) 등록특허공보(B1) G06Q 40/00 (2006.01) (21) 출원번호 10-2010-0103362 (22) 출원일자 2010년10월22일 심사청구일자 (56) 선행기술조사문헌 KR1020020061092 A* 2010년10월22일 *는 심사관에 의하여 인용된 문헌 (45) 공고일자 2011년06월10일
특허청구의 범위 청구항 1 소스 컴퓨팅 디바이스로부터 복수의 컴퓨팅 디바이스들 중 적어도 하나의 컴퓨팅 디바이스로의 무선 액세스 포 인트를 통한 데이터 송신들에 대한 (i) 현재 데이터 레이트 및 (ii) 최고 데이터 레이트를 구축하는 단계; 상기 복수의 컴퓨팅 디바이
(19) 대한민국특허청(KR) (12) 등록특허공보(B1) (45) 공고일자 2013년11월27일 (11) 등록번호 10-1333908 (24) 등록일자 2013년11월21일 (51) 국제특허분류(Int. Cl.) H04W 28/10 (2009.01) H04W 28/22 (2009.01) (21) 출원번호 10-2011-7031262 (22) 출원일자(국제)