CMOS 를이용한 2 단연산증폭기설계 (Design of 2Stage CMOS OP Amplifier) - 전자회로 (2) - 천성용 SungYong, Chun 2009 년 6 월 16 일 영남대학교전자정보공학부전자공학심화프로그램

Size: px

Start display at page:

Download "CMOS 를이용한 2 단연산증폭기설계 (Design of 2Stage CMOS OP Amplifier) - 전자회로 (2) - 천성용 SungYong, Chun 2009 년 6 월 16 일 영남대학교전자정보공학부전자공학심화프로그램"

윤선 인
5 years ago
Views:

1 CMOS 를이용한 2 단연산증폭기설계 (Design of 2Stage CMOS OP Amplifier) - 전자회로 (2) - 천성용 SungYong, Chun (csy1000@hanmir.com) 2009 년 6 월 16 일 영남대학교전자정보공학부전자공학심화프로그램 Dept. of Electronic Engineering, Yeungnam University, KOREA

2 목 차 1. 서론 2. 이론 - I. 회로 - II. 동상모드입력범위와출력스윙 - III. 전압이득 - IV. 소비전력 - V. 슬루율 3. 설계및결과 - I. 설계스펙 - II. Hand Analysis - III. PSpice Analysis 4. 결론

3 요약 CMOS를이용하여 2단연산증폭기의동작원리및특성을이해하고, 2단연산증폭기를설계했을때주파수영역과시간영역에서의특성을알수있었다. 2단 CMOS 연산증폭기의성능은설계스펙에맞춰서성능을절충해야함을알수있었다. 1. 서론 아날로그 IC에는연산증폭기, 아날로그곱셈기, 아날로그-디지털변환기와디지털-아날로그변환기, 위상동기루프, 그리고이들보다좀더특수한목적으로설계된기능블록들이있다. 이모든아날로그 IC의내부는우리가이제까지공부한기본적인빌딩블록들, 즉 1 단증폭기, 차동쌍, 전류미러, 그리고 MOS 스위치들로구성된다. 이보고서를통해서가장중요한아날로그 IC, 즉연산증폭기에대해서설계할것이다. CMOS 연산증폭기회로는아날로그혼합신호 VLSI 회로의설계에응용된다. 이러한 CMOS 연산증폭기들은이미특정한목적을가지고설계되었기때문에이들은우리가원하는몇몇의특성들, 예를들면높은직류이득, 넓은주파수대역, 또는넓은출력스윙등을이루기위해서최적화할수있다. 이 741타입의연산증폭기는 35년이상사용되어왔지만 741 연산증폭기의내부회로는오늘날에도변함없이여전히적절하고흥미롭다. 이보고서는 2 단 CMOS 연산증폭기의전반적인내용을 2 장에서소개하고, 3 장에서주어 진스펙에맞게회로를설계하며 4 장에서는결론을맺는다.

4 2. 이론 I. 회로 그림 1 기본적인 2단 CMOS 연산증폭기구성이회로는다음과같이두개의이득을얻는단으로구성되어있다. 첫번째단은차동쌍 - 와이것의전류미러부하 - 로이루어져있다. 이회로는보통 20~60V/V 정도의전압이득을가지고있으며차동에서단동으로변화시키면서도적당한크기의 CMRR 을가지고있다. 이차동쌍은전류원 에의해바이어스되는데 는,, 으로구성된전류미러의두출력트랜지스터중의하나이다. 전류미러는기준전류 에의해전류가공급되는데 는음의전원전압 에, 또는더정밀한음전압이칩내부에있을경우에는이것에정밀저항을연결하여만든다. 두번째단은공통소스트랜지스터 와그전류원부하 으로구성되어있는데두번째단의이득은보통 50V/V에서 80V/V까지이다. 또두번째단은연산증폭기의주파수특성을보상하는역할도한다. 즉부귀환되는양에무관하게연산증폭기가발진하지않고안정적으로동작하게하려면개방회로이득이 -20dB/decade의기울기로주파수에따라감소하도록연산증폭기를만들어야한다. 주파수특성을위와같이만들려면상대적으로낮은주파수에극점이생기도록해야하며이극점이주파수특성을결정하는데에주된역할을하게해야한다. 현재의회로에서는이를위해보상커패시턴스 를두번째단증폭용트랜지스터 의부귀환경로에삽입하였다. 는두번째단의이득으로밀러곱이되며그결과값인두번째단의입력커패시턴스는총저항과결합하여필요한우성극점을제공하게된다. 적절하게잘설계하지않으면 CMOS 연산증폭기회로는계통적직류출력오프셋을나타

5 내게된다. 이직류오프셋은다음과같은조건을만족하도록트랜지스터들의크기를결정 하면없앨수있다. - 식 (1) II. 동상모드입력범위와출력스윙 그림 1을참조하여두입력단자를묶어전압 에연결하면어떻게될까생각해보자. 의최소값은, 가포화영역에서작동할만큼충분히커야한다는조건에서결정되므로, 다음식과같이 의드레인전압 에서 를뺀것보다더낮으면안된다. - 식 (2) 의최대값은 가확실히포화영역에머물도록해야한다는조건에서결정되며이는 에걸리는전압 가 보다작아지지않아야함을의미한다. 이것은 의드레인전압이 보다높지않아야한다는것과같은말이며 의상한값은 이며이것은다음식과같은의미이다. - 식 (3) 식 (2) 와식 (3) 을결합하면동상모드입력범위는다음과같다. - 식 (4) 예상했던바와같이, 중요한설계파라미터인오버드라이브전압을직류전원전압에서빼게되어동상모드입력범위가줄어들게되므로 의범위라는측면에서보면 를가능한한작은값으로택해야한다. 연산증폭기의출력에서허용되는신호스윙의범위는 가포화영역에있도록해야한다는조건으로부터최소값이정해지며, 이포화영역에있도록해야한다는조건부터최대값이정해지므로다음과같다. - 식 (5) 이식으로부터출력전압스윙을크게하려면 와 의 를가능한한작은값으로선택해야함을알수있는데, 그러나이조건은 의천이주파수 가높아야한다는조건과는상충된다. 는 에비례하므로 MOSFET의주파수특성은오버드라이브전압을높이면개선된다. 연산증폭기회로가갖추어야하는중요한특성은출력단자를음의입력단자에다시연결하였을때이득이 1인단위이득증폭기로작동해야한다는것이다. 이렇게연결해도작동하도록하려면 의허용범위와 의허용범위가대부분겹쳐야하는데여기서설명하는 CMOS 증폭기는대부분이를만족시킨다. III. 전압이득 전압이득과주파수응답을구하기위해 CMOS 증폭기의소신호동작에대해단순화한등가회로를생각해보자. 이회로에서는두단이각각트랜스임피던스컨덕턴스증폭기로모델화되어있다. 이등가회로를보면예상대로입력저항은실제로무한대이다.

6 그림 2 연산증폭기에대한소신호등가회로 또한첫단의트랜스컨덕턴스 은 과 의각각의트랜스컨덕턴스와같다. - 식 (6) 과 는같은바이어스전류 (I/2) 와같은오버드라이브전압 에서동작하므 로 이된다. 저항 은첫단의출력저항이므로 이며이식에서 이고 이다. 그러므로첫단의직류이득은 - 식 (7) - 식 (8) - 식 (9) - 식 (10) - 식 (11) = = 이되며이식을보면차동쌍트랜지스터, 를낮은오버드라이버전압에서동작시키 고더큰얼리전압 를얻기위해채널길이를더길게하면 의크기가증가함을알 수있다. 그러나이렇게하면증폭기의주파수특성이나빠진다. 두번째단의트랜스컨덕턴스는다음과같음을알수있다. - 식 (12) 는두번째단의출력저항이고다음과같고 이식에서 - 식 (13) - 식 (14)

7 이고 - 식 (15) 이다. 그러므로두번째단의전압이득은다음과같이된다 - 식 (16) = = 이식을보면역시 을낮은오버드라이브전압에서동작시키고 과 의채널길이를 더길게해야 의크기가증가함을알수있다. 그러나이렇게하면증폭기의주파수대 역이좁아지고이사실은설계자가설계할때심사숙고하여절충해야함을의미한다. 위식에서 가 와거의같은크기임을알수있고따라서 의크기는 500V/V 에 서 5000V/V 까지가된다. 끝으로연산증폭기의출력저항은다음과같이두번째단의출력저항과같음을알수있 다. - 식 (17) 그러므로 는큰값일수도있는데이것은좋은특성은아니지만온칩 CMOS 연산증폭기 는큰부하에대해서는거의사용되지않으므로이렇게큰개방회로출력저항은별로문 제가되지않는다. IV. 주파수응답 등가회로에서커패시턴스 은첫번째단의출력마디와접지사이의총커패시턴스이므 로다음과같다. - 식 (18) 커패시턴스 는다음식고 k 같이연산증폭기의출력마디와접지사이의총커패시턴스 이며증폭기가구동하는부하커패시턴스 을포함하고있다. - 식 (19) 보통의경우, 은트랜지스터의커패시턴스보다더크기때문에 는 보다훨씬크다. 마지막으로 을 와병렬연결로등가회로에포함시켜야하지만 가훨씬크므로 생략하였다. 두극점과양의실수축에있는영점에대한주파수는다음과같은근사값을갖는다. - 식 (20) - 식 (21) - 식 (22) 이들중에서 이우성극점이며이주파수는밀러곱이된 와 에의해결정된다. 이득이 1 이되는주파수 까지 -20dB/decade 의일정한기울기로이득이감소하게만들려

8 면 = - 식 (23) 이고, 는 와 보다낮아야하므로다음조건을만족시키도록설계해야한다. - 식 (24) 2 단 CMOS 증폭기의주파수특성을보상하는방법은극점분리방법이다. 이방법은 을 저주파대역의우성극점에대한주파수로설정하고두번째극점의주파수를 보다높게 하는것이다. 그림 3 에이득과위상에대한보드선도를나타내었다. 이득이 1 이되는주파 수 에서, 에형성된우성극점에의해위상지연이 90 도보다크다는것을주목하라. 위상과도천이라고불리는위상천이는두번째극점에의한것이며 tan - 식 (25) 이고오른쪽방면에있는영점에의한것은다음과같다. tan - 식 (26) 그러므로 에서위상지연은다음식이되며 위상여유는다음과같이된다. tan tan - 식 (27) Phase Margin = = 90 - tan tan - 식 (28) 그림 3 2 단연산증폭기의일반적인주파수응답 위상여유의크기는폐쇄회로이득에지대한영향을미친다. 그러므로원하는크기의위상

9 여유를갖도록하는것은설계에있어서대부분중요한요구사항이다. 영점에의해발생하는추가적인위상지연의문제에대해서는간단하면서도우아한해결책 이있다. 그림 4 연산증폭기의 에직렬로 R을연결한회로의소신호등가회로즉그림 4에나타낸것처럼 에직렬로 R을연결하여전송영점을주파수특성에대한악영향이적은위치로옮기는것이다. 전송영점의새로운위치를찾기위하여 =0이라놓자. 그러면 를통해흐르는전류는 가되고출력에서마디방정식을세우면다음과같이된다. 그러므로영점의위치는다음과같다. 위식을보면 가되는저항을선택하면영점의위치를무한대의주파수로만들수있는데, 이보다더좋은선택은 보다더큰 R을선택하는것이다. 이렇게선택하면영점이음의실수축에위치하게되어이에의한위상이위상여유에더해지므로더좋은선택이되는것이다. V. 슬루율 연산증폭기의슬루율은 2단 CMOS 증폭기에서왜이런현상이발생하는지그원인에대하여설명하겠다. 그림 5 매우큰계단신호가입력인단위이득폴로어. 출력전압이급격히변할수없으므로연산증폭기의출력단자에커다란크기의차동전압이나타난다. 그림 5와깉이크기가 1V인계단전압이단위이득폴로어에입력되는경우에대하여고찰

10 해보자. 증폭기의동특성때문에그출력은즉각변할수없다. 그러므로입력신호가인가된직후에는계단전압의크기전체가두입력단자에차동신호로걸릴것이다. 십중팔구이렇게큰입력신호는차동쌍의한쪽을불통시켜서바이어스전ㄹ I가전부다른한쪽으로흐르게할것이다. 그림 1을보면, 이러한경우 는불통되고 은도통되어 I전체가흐를것이다. 이렇게되면그림 6과같이두번째단을이상적인적분기로모델화하면출력전압은다음과같이기울기가 인램프가될것이다. 그림 6 큰차동전압이인가된경우 그러므로술루율 SR 은 - 식 (29) 이되는데, 이결과는단순화한모델을사용하여유도되었다. 단위이득대역폭 와슬루율 SR사이에는단순한관계식이성립하는데 과식 (23), 그리고식 (29) 를이용하면다음과같이된다. - 식 (30) 다른표현으로다음과같이쓸수도있다. SR= 그러므로 가주어지면슬루율은첫번째단트랜지스터들이동작하는오버드라이브전압에의해결정되며슬루율을높이려면 과 를더높은 를얻을수있는데이것은 CMOS 연산증폭기의첫번째단에 n 채널소자가아니라 p 채널소자를채택하는중요한이유이다. 이렇게첫번째단에 p 채널소자를채택하는또다른이유는두번째단에 n 채널소자를채택할수있도록하는것인데, n 채널소자는더큰트랜스컨덕턴스를가지고있어 가커지며두번째극점의주파수가높아지고따라서 가더높아지기때문이다. 그러나이러한개선의대가로 이작아지며따라서직류이득이낮아진다.

11 3. 설계및결과 I. 설계스펙 0.5 μm n-well CMOS technology Parameter NMOS PMOS [ nm ] 9 9 [ff/vs] [ cm2 /Vs] [ μa / ] [V] [V/ μm ] [ff/ μm ] =90 μa =1pF =0.2pF =0.8pF =60dB =3V I=200 μa =500 μa L=1 nm Case 1 : Phase Margin = 55 Case 2 : Phase Margin = 75 II. Hand Analysis =60dB=1000V/V = (,,,,,,, ) = = = =

12 =0.596[V] =8.28= =2.96= =16.56 =14.82 =41.4 ( = ) =7.45 [ μa ] 동상모드입력범위 출력스윙 =26.67[kΩ]

13 =1.68[ ] = 0.336[ ] =334 MHz =595Ω Case 1: Phase Margin 이 55 일때 tan =35 =334 tan =234 MHz =0.23pF SR= =876[] Case 2: Phase Margin 이 75 일때 tan =15 =334 tan =89.5 MHz =0.6pF SR= =335[]

14 II. PSpice Analysis Case 1 : Phase Margin 55

15 Case 2 : Phase Margin 결론 우리는 2단 CMOS 연산증폭기를설계하고, 이증폭기의성능을이보고서를통해서평가및고찰해볼수있었다. 2단 CMOS 연산증폭기는 5개의 PMOS와 3개의 NMOS에의해서만들수있는회로로써회로의출력저항은 으로상당히크다. 그러므로낮은임피던스의부하를구동하기에는적당하지않은데, 그럼에도불구하고이회로는대단히많이사용된다. VLSI에서연산증폭기를구현하는데에도자주사용되는데이런연산증폭기는작은용량성부하를구동하기위해서만사용되며이러한부하의한예는스위치드커패시터회로이다. 회로가간단하기때문에아주작은면적에도상당히좋은성능의연산증폭기를제작할수있는것이다. 이번설계를통해서위상마진에따라주파수가어떻게변하는지비교해볼수있었고, 이회로를응용하여사용할수있는부분에대해서좀더찾아볼필요성이있을것같다. 특히 CMOS로만이루어져있으므로 VLSI를공부하는데에있어서도움이많이될거라생각하며이번 2단 CMOS 연산증폭기설계를마친다.

실험 5

실험 5 실험. OP Amp 의기본특성 이상적 (ideal) OP Amp OP amp는연산증폭기 (operational amp) 라고도불리며, 여러개의트랜지스터로구성이된차동선형증폭기 (differential linear amplifier) 이다. OP amp는가산, 적분, 미분과같은수학적연산을수행하는회로에사용될수있으며, 비디오, 오디오증폭기, 발진기등에널리사용되고있다.