<STM32CubeMX Guide In Korean>

Size: px

Start display at page:

Download "<STM32CubeMX Guide In Korean>"

준서 순
6 years ago
Views:

Crystal oscillator design guide for STM8 and STM32 microcontrollers. INTRODUCTION 이문서는 STM8, STM32 시리즈를적용한 Hardware 설계시외부 clock 소스로 crystal 을사용할경우고려해야할내용에대해소개하기위해작성되었습니다.

1 Crystal oscillator design guide for STM8 and STM32 microcontrollers. INTRODUCTION 이문서는 STM8, STM32 시리즈를적용한 Hardware 설계시외부 clock 소스로 crystal 을사용할경우고려해야할내용에대해소개하기위해작성되었습니다. 이문서는 ST 에서제공하는 AN2867 Oscillator design guide for STM8S, STM8A and STM32 microcontrollers 문서를기반으로하였으며, 그중중요한내용을간추려기술하였습니다. MCU 에서 clock 이란심장과도같은역활을하는중요한 part 입니다. 잘못된 crystal 발진회로설계로인한불량율을줄이기위해기존의경험에의한회로설계에서벗어나, 본문서에기술된내용을회로설계시검토하시기바랍니다. 그리고, Crystal oscillator design guide for STM8 and STM32 microcontrollers.xlsx 파일을이용하여복잡한계산에소요되는시간을줄일수있습니다.

2 Contents 1 수정진동자모델 수정진동자의 SPEC Pierce oscillator design Gain margin Load capacitor CL Calculating Drive Level (DL) DL 계산법 DL 계산법 Calculating external resistor R Ext Figures Figure 1. 수정진동자모델링... 3 Figure 2 Pierce-oscillator circuitry... 5 Figure 3. 전류 probe 를이용한전류측정... 8 Tables Table 1. Example specification of crystal

3 1 수정진동자모델 수정진동자는기계에너지를전기에너지로변환하는압전소자이며그반대의경우도마찬가지입니다. 그리고그변환은수정진동자의공진주파수에서만발생합니다. 수정진동자는아래 Figure1 같이모델링될수있습니다. Figure 1. 수정진동자모델링 1.1 수정진동자의 SPEC 대부분의 Crystal 제조사들은모두공통적으로아래의값들을 Data sheet 에표시합니다. 아래값들은 external capacitance CL1, CL2 를계산하거나, crystal 의발진여유도를계산할때 사용됩니다. Table 1. Example specification of crystal Item Symbol Spec Remarks Nominal Frequency f 0 8 MHz at 25 Drive Level DL 100 uw Max Frequency tolerance ±30 ppm Load capacitance C L 18 pf Motional resistance (ESR) R Ω Max at 25 Shunt capacitance C 0 7 pf Max f 0 : 정상발진주파수 DL : crystal 내에서소비되는전력이다. Crystal Datasheet 는 crystal 이지탱할수있는최대구동레벨을기재한다. C L : C L 은 crystal 이회로에서갖게되어원하는주파수에서동작하게할 capacitance 값이다. R 1 : 등가직렬저항 (ESR) 은크리스탈이직렬공진주파수 (fs) 에서갖는저항이다. C 0 : 병렬캐패시탄스 3

4 Frequency tolerance (ppm) : 정해진크리스탈주파수에서 +/- 의허용주파수편차이다. 특정온도, 통상 +25 degrees C 에서 PPM (parts per million) 으로표시된다. 4

5 2 Pierce oscillator design 아래 Figure1 의 Pierce oscillator 는저전력, 저비용그리고안정성을모두갖추고있어가장흔히 사용되는병렬발진회로입니다. STM8, STM32 모두이방식의발진회로를내장하고있습니다. Figure 2 Pierce-oscillator circuitry 5

6 2.1 Gain margin Gain margin 은 crystal 이정상적으로발진을시작할수있는지판단하는중요한값입니다. Gain margin 은아래식으로계산되며, 일반적으로 5 이상의값을가지면안정적인동작을할수있습니다. 만약 gain margin 이 5 이하이면, 더작은 ESR 과 C L 을가지는 crystal 로교체해야합니다. gm : 발진회로에적용된 inverter 의 transconductance 값이다. (MCU data sheet 에명기됨 ) gmcrit (gm critical) : crystal 의 spec 에따라결정되는값이다. 이값은 C L1, C L2 가같은값으로설계되고, C L 이 제조사에서제시하는 C L 값과같다고가정하여아래의식으로계산된다. gmcrit = 4 ESR (2πF) 2 (C0 + CL) 2 위식을바탕으로아래의예처럼 gain margin 을계산할수있습니다. 조건 : gm = 25 ma/v, frequency = 8 MHz, C0 = 7 pf, CL = 10 pf, ESR = 80 Ω. 1. 다음과같이 gmcrit 을계산합니다. gmcrit = 4 80 (2 π ) 2 ( ) 2 = 0.23 ma V 2. gain margin 을계산합니다. 계산된 gain margin 이 5 보다큰 107 임으로 crystal 은정상적으로발진할수 있습니다. 6

7 2.2 Load capacitor CL Load capacitance(c L) 는수정발진기에접속된회로의단자커패시턴스입니다. 이값은외부커패시터 C L1 및 C L2 및인쇄회로기판과의연결에서발생하는부유용량 (C S) 에의해결정된다. C L 값은 Crystal 제조사에의해규정됩니다. 정확한주파수로발진하기위해서는제조사에서규정한 C L 값과동일한 load capacitance 를발진회로에구성하해야합니다. 주파수안정성은주로부하용량이일정할것이요구됩니다. 즉, 외부커패시터 C L1 및 C L2 는크리스탈제조자가규정한 C L 값에도달하도록조정하기위해사용됩니다. 다음의식은 C L 값과회로상의 C L1, C L2, C S 의관계를보여준다 : 위식을바탕으로아래의예처럼 external capacitance C L1, C L2 를계산할수있습니다. 조건 : C L = 15pF (crystal datasheet), C S = 5pF ( 가정 ), PCB 부유용량 (C S) 은패턴을가능한짧게하므로서최소화할수있다. 이는제작된 PCB 마다다르게나타나며측정에의해값을알수있습니다. C S 값은통상 2~5pF 사이인것으로가정할수있습니다. 7

8 2.3 Calculating Drive Level (DL) Drive level 은발진시 Crystal 내에서소비되는전력을말하며 crystal datasheet 에크리스탈이지탱할수있는최대 drive level 이기재되어있습니다. Crystal 이 datasheet 의최대 drive level 을초과하여구동되면과도한에이징, 주파수 shift, crystal 파손등을야기할수있어구동회로설계시최대 drive level 을초과하지않도록해야합니다 DL 계산법 1 Drive level 은다음식으로계산할수있습니다. DL = ESR IQ 2 ESR 은 crystal datasheet 에표기되어있음. I Q 는 crystal 에흐르는 RMS 전류값이다. Crystal 에흐르는전류를측정하기위해서는 Figure 2 와같이 전류 probe 를 crystal 의다리또는 MCU 의 pin 으로연결된 pattern 에물려측정한다. 전류값은오실로스코프를통해 peak-to-peak 값으로보여질것이며, 이를 RMS 로변환하여사용한다. Figure 3. 전류 probe 를이용한전류측정 계산된 Drive level 이최대 drive level 을초과하게되면, crystal 회로에 external resister 를 추가하여소비되는전력을제한해야합니다. 8

9 2.3.2 DL 계산법 2 전류 Probe 를사용하여 I QRMS 값을측정하기힘든경우 C L1 의전압을측정하여 DL 을계산하는방법이있습니다. 이때전압측정에사용될 probe 의 capacitance 값은 1pF 이하여야합니다. 이계산방법은 C L1 의전압이 crystal 에흐르는전류값과연관성을가지고있다는점을이용한방법입니다. 그관계식은아래와같습니다. IQRMS = 2πF VRMS Ctot F = crystal frequency V RMS = Ctot = C L1 + (Cs/2) + Cprobe 위공식으로다시 DL 을계산하면아래공식으로표현할수있습니다. DL = 9:; ( < = >?@? )A 566 A 7 9

10 2.4 Calculating external resistor RExt R Ext 는계산된 DL 이 crystal 의허용 DL 보다큰경우에만추가합니다. DL 이 crystal 의허용 DL 보다작은경우는 0Ω 저항을달거나회로에서삭제하면됩니다. R Ext 값은 R Ext/C L2 에의해전압분배가일어남으로, C L2 의리액턴스값을초기값으로추정하여 Test 를진행한후 DL 값을다시계산하여적절한 R Ext 값임을확인하면됩니다. R Ext 초기값을계산하는공식은아래와같습니다. 위식을바탕으로아래의예처럼 R Ext 계산할수있습니다. 조건 : F = 8 MHz, C L2 = 15 pf R Ext = 1 / (2πFC L2) = 1 / ( ) 1326 Ω 주의 1 : R Ext 는꼭 OSC_OUT 단에달아주어야합니다. 주의 2 : R Ext 를추가하고난뒤반드시 gain margin 을다시계산하여발진에문제가없는지확인해야합니다. 다시 gain margin 을계산할때는 gmcrit 을계산하는공식으로아래식을사용합니다. gmcrit = 4 (ESR + RExt) (2πF) 2 (C0 + CL) 2 Note: R Ext 가너무낮으면 Crystal 에전력소모 (power dissipation) 가없고, R Ext 가너무높으면 발진이없다 : 발진상태가되지않는다 STMicroelectronics all right reserved 저작권자의사전서면승인이없을경우전체또는일부내용을복제및가공할수없습니다. 본문서를비롯해문서에담긴정보및관리원칙은 ST 의계약조건이행성립을위해작성된내용이아니며, 사전고지없이변경될수있습니다. 10

실험 5

실험 5 실험. apacitor 및 Inductor 의특성 교류회로 apacitor 의 apacitance 측정 본실험에서는 capacitor를포함하는회로에교류 (A) 전원이연결되어있을때, 정상상태 (steady state) 에서 capacitor의전압과전류의관계를알아본다. apacitance의값이 인 capacitor의전류와전압의관계는다음식과같다. i dv = dt