<4D F736F F F696E74202D20342EB9D9C0CCC6D0BDBABFCD20B5F0C4BFC7C3B8B E BC8A3C8AF20B8F0B5E55D>

Size: px

Start display at page:

Download "<4D F736F F F696E74202D20342EB9D9C0CCC6D0BDBABFCD20B5F0C4BFC7C3B8B E BC8A3C8AF20B8F0B5E55D>"

태영 양
5 years ago
Views:

1 바이패스와디커플링 금홍식 한국전파진흥협회 EMC 기술지원센터

2 서론 바이패스 (bypass) 와디커플링 (decoupling) 한회로에서다른회로로의에너지전달방지 전원공급시스템 (power distribution system) 의품질향상 주목해야할회로 전원판 (Power plane) 과접지판 (Ground plane) 부품 (Components) 내부전원접속 (Internal power connections) 커패시터의용도 Decoupling Bypassing Bulk Timinig, 파형정형 (wave shaping), 적분, 필터링등 2

3 기능 디커플링 고주파부품에서전원공급망 (Power Distribution Network) 으로공급되는 RF 에너지제거 바이패싱 벌크 부품에전력을공급하는국부전원역할 기판에서전파되는피크전류서지감소에유용 잡음을돌려보내는교류경로형성 부품이나케이블로부터불필요한공통모드 RF 에너지제거 잡음에취약한회로영역보호, 필터기능 : 대역폭제한 부품에의하여발생된전류서지에의하여전압변동발생억제 모든신호핀에최대용량성부하가연결된상태에서이핀들이동시에스위칭되는동안일정한 DC 전압과전류유지 3

4 기능 PDN RF 에너지고주파부품 Q RF 에너지 4

5 5.1 공진 L 과 C 가연결된회로 특정주파수에서공진 공진주파수에서 - 가장작은임피던스, 교류경로 (AC shunt) 공진주파수이상에서 디커플링효과감소 커패시터의임피던스가유도성이되므로 주파수선택성이나타남 특정주파수의 RF 전류를나머지주파수범위보다더잘통과시키거나반대로적게통과시킴 회로종류 직렬공진 병렬공진 반공진 ( 병렬 C- 직렬 RL 공진 ) 5

6 5.1 공진 직렬공진 X 공진이일어나면 L = ωl 1 X C = ω C ω= 2 π f 최소임피던스 ( R) 최대전류 I = V / Z 최대전력 (VI) 전달 1 Z = R+ j ω L ωc ω L = 1/ ωc ω= 1/ LC f 0 = 1 2π LC R = 1; L = 1[H]; C = 1[F]; V = 1[V] 6

7 5.1 공진 병렬공진 1 Y = G+ j ω C ωl ω L = 1/ ωc ω= 1/ LC f 0 = 1 2π LC 공진이일어나면 최대임피던스 Z = 1/Y I = YV 최소전류 R = 1; L = 1[H]; 최소전력 (VI) 전달 C = 1[F]; V = 1[V] 7

8 5.1 공진 반공진 (Antiresonant circuit) 저항이 Q 2 R인병렬공진회로와등가 C와 L은반주기마다에너지를서로교환 R + j ω ( L CR ω LC) Z = / / ( R+ jω L ) = jωc (1 ω LC) + ( ωcr) L CR ω LC = 0 ω = 1/LC R /L ω 0 = 1 LC 1 LC R L 2 ( R << ω 0 L ) Q = ω 0 1 CR = X R C = X R L 8

9 5.2 물리적특성 커패시터등가회로 L : ~10nH( 등가직렬인덕턴스 ;ESL) => 리드길이에의한인덕턴스 R<1Ω ( 등가직렬저항 ;ESR) => 리드저항 임피던스 2 = +( + ) 2 Z R X X ESR ESL C R ESR = Equivalent Series Resistance ESR [Ω], C = Capacitance[F] L = Equivalent Series Inductance ESL [H], C X X ESL = ωl 1 = ωc 공진주파수 f = 0 1 2π LC 9

10 5.2 물리적특성 커패시터의기생성분 등가직렬저항 (ESR) C 내부의저항손실 금속전극의판저항, 전극간접촉저항, 외부연결점접촉저항 저항값은주파수에비례 고주파수에서의표피효과때문 등가직렬인덕턴스 (ESL) 환경영향 부품안에서전류의흐름을제한 폭과길이의비를고려해감소시킴 온도와 DC 바이어스, 주파수에따라 유전체의종류에따라커패시턴스값이변하는것도있음 ESR 이변함, ESL 은거의변화없음 10

11 5.2 물리적특성 평판커패시터의주파수응답특성 ESL 에의한변화 용량성 -20dB/decade 유도성 20dB/decade 이상적조건 f 0 Rs 로수렴 C : 원하는주파수에서낮은임피던스값을나타내도록큰값 L : 높은주파수에서임피던스가커지지않도록작은값 R S : 작은임피던스를갖도록작은값 PCB에서부품들에대하여낮은임피던스로잡음을디커플링하는데전원판과접지판구조가가장적당함 11

12 5.2 물리적특성 에너지저장 이상적 De-cap 논리소자에서상태의변화 ( 스위칭 ) 가발생하는동안필요한모든전류를공급할수있어야함 급격한전류변화에대응 C = ΔI ΔV / Δt ΔI = 과도스위칭전류 ΔV = 공급전압변화 (ripple) 의최대허용값 Δt = 스위칭시간 12

13 5.2 물리적특성 자체공진주파수 (Self-Resonant Frequency) Cap 선택시, 부품의논리계열과클럭속도를고려하여 SRF 결정 C 값은회로에서제공하고자하는 L 값에따라선택 SRF 이전영역에서사용되도록 실장시인덕턴스증가에주의 요소항목 리드 리드길이 0.1 인치당평균 2.5nH SMT 는평균 1nH 패키지크기 SMT 패키지크기에따른 SRF 변화량은 ±2~5MHz 허용오차 정확한 C 값필요시정밀커패시터사용 (2~5% 범위 ) 13

14 5.2 물리적특성 자체공진주파수특성 SMT 커패시터의 SRF (ESL = 1 nh) 커패시터의 SRF 대논리계열그래프보드실장시 (trace + lead = 30nH) 14

15 5.2 물리적특성 전원판과접지판의효과 다층 PCB 사용의장점 전원판 / 접지판을서로가까이이웃하게할수있음 물리적으로큰바이패스커패시터형성 0.1 ~ 10 μf bulk cap. 필요 전원판과접지판의구조적 SRF 기판에실장된디캡전체의 SRF 와같다면 A C = ε d 두주파수가만나는뾰족한공진점 (sharp resonance) 이발생 디커플링주파수대역이더이상넓어지지않음 클록고조파의주파수와같다면 디커플링효과가거의발생하지않고, PCB 는비의도성방사기가됨 SRF 가다른 de-cap 을추가하여 PCB 의공진점을변경시켜야함 전원판 / 접지판사이의간격조절 ( 배선층의임피던스도변화 ) 일반적으로다층 PCB 의 SRF: 200~400 MHz 15

16 5.3 커패시터병렬연결 접지변동을줄이고, 디커플링주파수대역의확장을위해서 다중 de-cap 의효과 큰값과작은값을갖는두개의커패시터를병렬로연결하면 큰값하나만사용시보다 6dB 정도개선 Cap 의병렬연결로리드인덕턴스와부품자체의인덕턴스감소 병렬커패시터의 Bode 선도 LC 1 π 2π LC2 16 2π 1 LC 3 = 2 f 2

17 5.3 커패시터병렬연결

18 5.3 커패시터병렬연결 병렬커패시터의공진 반공진주파수발생 L 과 C 공존에의한공진 L C 병렬설계 두 De-cap 의값이 100 배정도차이가나도록해야함 (0.1u, 1n) 병렬리액턴스가중요항목 ; 리드인덕턴스를줄일수록좋음 한개의 de-cap 만사용해도좋음 ( 리드인덕턴스줄일시 ) 자체인덕턴스를크게줄인 cap 사용 18

19 5.4 전원판과접지판커패시턴스 구조체커패시턴스 전원판 / 접지판은 ESL이매우작고 ESR이없는커패시터 판의인덕턴스 << 1nH de-cap을달지않고도, 높은주파수에서 RF 에너지감소 커패시턴스 = 판사이유전체의두께, 유전율, 두판의위치 ( 거리 ) 에따라결정 Buried capacitance 로발전 (200~300MHz 까지디커플링 ) C = ε 0 ε r A ε r A = d d [F] [pf] ε r = 유전체의상대유전율 [F/m] A = 평행판의면적 [m 2 ] d = 평행판의길이 [m] 19

20 5.4 전원판과접지판커패시턴스 커패시터가달려있는전원판 / 접지판의디커플링효과 Decap 효과없음 fa = fs 1+ nc d 2C 0 20

21 5.5 리드길이인덕턴스 신호 trace 인덕턴스와리드인덕턴스가더해지면 부품의접지핀과시스템접지판사이에큰임피던스부정합발생 트레이스임피던스부정합으로인하여두소스사이의전압강하가발생 > RF 전류가흐름 > RF 방출 리드인덕턴스, via-hole, via-hole 과부품핀을연결하는트레이스의인덕턴스를감소시킬수있도록 de-cap 배치 좋은디커플링용커패시터 온도안정정, 유전율, ESL 과 ESR, 자체공진주파수항목우수 표면실장커패시터 ESL < 0.1 nh ESR < 0.5 ohms 21

22 5.6 배치 전원판 전원판 적어도한쌍이상배치 전원판 / 접지판구조는인덕턴스성분이작은커패시턴스로작용 서로가까이이웃도록배치 자기장상쇄 부품의전력변동에의하여발생하는 RF 전류와전원판 / 접지판으로흘러들어가는잡음을디커플링 다중접지연결방식 접지판과섀시를여러군데에서서로연결하여전압변동억제 Card cage 방식일경우접지, 루프설계주의 영상판 (image plane) 이되도록 신호판에바로이웃한균일한금속판 ( 접지판혹은전원판 ) PCB 안에서발생한공통모드 RF 전류를제거하려면모든신호배선판은영상판에아주가깝게존재 22

SMT, ball grid arrays (BGA), flip chips 종류의부품을사용 부품패키지안의칩에서 PCB

23 5.6 배치 디커플링커패시터 PCB 구조이해 전원과접지사이에루프를최소화 PCB 구조의임피던스최소화 PCB 의저항성분과유도성성분을감소시키기위하여균일한평면 (solid plane) 사용 부품에의하여발생하는인덕턴스를최소화시키기위하여, SMT, ball grid arrays (BGA), flip chips 종류의부품을사용 부품패키지안의칩에서 PCB 의패드까지연결선의길이가감소되므로, 전체임피던스감소 Advantages of BGA High density Heat Conduction Low Inductance leads 23

24 5.6 배치 디커플링커패시터 실제 PCB 등가회로 R d L d C d 24

25 5.6 배치 디커플링커패시터 EMI 발생은루프의구조와주파수에따라변화 PCB 에존재하는폐루프의면적을최소화 Faraday's law of electromagnetic induction : Φ E is the electromotive force (emf) in volts E = t ΦB is the magnetic flux in webers Φ B B = B d S IC 의전원핀바로옆에전류를충방전하는국부 de-cap Cd 를배치하면, 루프면적을작게할수있음 임피던스 _ 디커플링루프 << 임피던스 _ 나머지부분 트레이스와부품에의하여발생한고주파 RF 에너지의대부분이임피던스가낮은폐루프에만남게되어 EMI 방출이적음 25

26 5.6 배치 디커플링커패시터 PDS 에서, 루프임피던스 < 나머지부분의임피던스 일부고주파 RF 성분이다른큰루프로전달되거나결합될수있어서, RF 전류가발생되어 EMI 방출 De-cap 의또다른기능 국부적으로에너지를저장하여, 전원공급기의방사루프를감소 26

27 5.6 배치 디커플링커패시터 De-cap 사용 리드길이를줄이고, 가능한부품과가깝게연결 에지율이 2 ns 보다빠른부품들에는 de-cap 연결 CMOS, ECL, 다른고속논리계열에는전원판 / 접지판구조를사용하며, 여기에 de-cap 도함께배치 PCB 전체에 1 인치격자구조로 de-cap 배치 부품밀도가높을때, 전체디커플링효과및공진방지 (1n~30p) VLSI 와고속부품에는 de-cap 병렬로연결 단면기판과양면기판에서도 de-cap 연결할때접지루프가작아지는방법을고려 상대적으로다층기판에서는 de-cap 을부품의전원핀부근의어느곳에배치해도됨 그러나, PCB 가 RF 를더욱많이발생할수도있음 27

28 5.6 배치 디커플링커패시터 양면기판에서 de-cap 연결방법 28

29 5.7 De-cap 의선택 클록부품의스위칭에의해생긴 RF 잡음을줄이기위해 벌크커패시터필요 탄탈 (tantalum), 고주파세라믹커패시터 알루미늄전해커패시터 (Aluminum electrolytic capacitors) 고주파디커플링에는효과없음, PDS 또는전원선의필터링에적합 표면실장부품 (SMD) 는리드인덕턴스가작으므로다른종류의커패시터보다 100 배정도높은 SRF 를갖음 자체공진주파수는줄여야할주파수보다높아야함 SRF 고려 줄이고싶은클럭이나프로세서의고조파에대해 de-cap 선택 보통 1 고조파선택, ~5 고조파까지고려 에지율 < 2 ns 커패시터선택 : SRF = 10 ~ 30 MHz PCB 의 SRF = 200 ~ 400 MHz 29

30 5.7.1 커패시터값의계산 Trace 를흐르는 DM 전류제한 I/O 회로, 커넥터에사용 커패시터에의한출력신호에지의슬루율 (slew rate) 변경 전형적인클록신호 ( 링잉이없는가장좋은경우 ) 용량성성분이연결된클록트레이스 30

31 5.7.1 커패시터값의계산 클럭신호의에지율로부터 t = kr C = 3.33 R C r C max = t max 0.3t r R t t max t r = 신호의에지율 [ns], R t = 회로전체저항 C max = 사용커패시턴스최대값 [nf], k = 시정수의배수 제거잡음의최대주파수로부터 C max = f 1 C 2πf max R max t 3 R R t C max = 사용커패시턴스최대값 [nf], f = 제거할최대주파수 [MHz] 31

32 5.7.1 커패시터값의계산 바이패스커패시터사용준수사항 에지율을느리게하여도된다면현재의커패시턴스값을증가시킴 사용목적에맞도록커패시터의전압정격 (voltage rating) 과유전체의종류를적절히선택 허용오차가적은커패시터를선택 ; 특히, 고속신호용 리드길이와트레이스길이를가능한짧게하여커패시터연결 커패시터를연결하여도회로가기능적으로문제없이동작하는지확인 32

33 5.8 벌크커패시터의선택 벌크커패시터용도 부품에최대부하가연결된상태에서 모든신호들이동시에스위칭될때필요한 DC 전압과전류공급 회로동작에필요한최적의전압과서지전류조건을유지할수있도록에너지저장 전류변동에의한전압강하 ( 변동 ) 방지 스위칭부품은 PDS 에전류변동을발생시키는데, 이전류변동에의하여전압강하가발생하여부품이제대로동작하지못하게됨 DC 전원과 RF 성분모두를고려하기위해 SRF 가높은 de-cap 과 bulk-cap( 보통은탄탈 ) 을함께사용 33

34 5.8 벌크커패시터의선택 LSI, VLSI 부품두개마다한개씩아래위치에사용 전원공급기의전원을 PCB 에전달하는전원입력커넥터 어댑터카드, 주변장치, 보조회로, 그밖의소형회로와연결되는 I/O 커넥터의전원공급단자 전력을소비하는회로나부품의근처 입력전원커넥터에서가장멀리떨어진곳 DC 입력전원커넥터로부터멀리떨어진고밀도부품이있는곳 클록발생회로와리플에영향을받기쉬운부품근처 벌크커패시터전압정격 정상동작전압의 2 배 전압서지에의해파괴되지않도록 34

35 5.8 벌크커패시터의선택 선택방법 1. 최대소비전류 I를예상 ΔI 2. 최대허용공급전원잡음 V 값을결정 ( 안전율고려 ) V = nc Δtt 3. 최대공통경로임피던스계산 = ΔV ΔI 4. 전원공급배선이제대로동작하는최대주파수계산 f ps Z cm Ztotal Zcm + Lcable = =, L : 전원공급기와기판을잇는케이블의임피던스 cable 2πL 2πL cable cable 5. 스위칭주파수가이값보다높으면벌크커패시터필요함 C bulk = 2πf 1 Z ps total 주로 10 ~ 100uF 범위의값사용 Ex. PCB에 200개의 CMOS gate가있다. 각 gate 핀에는 5pF의부하가달려있고, 핀의스위칭시간은 2ns 이다.Gate 에연결된전원공급회로망의인덕턴스는 80nH 이다. 35

실험 5

실험 5 실험. apacitor 및 Inductor 의특성 교류회로 apacitor 의 apacitance 측정 본실험에서는 capacitor를포함하는회로에교류 (A) 전원이연결되어있을때, 정상상태 (steady state) 에서 capacitor의전압과전류의관계를알아본다. apacitance의값이 인 capacitor의전류와전압의관계는다음식과같다. i dv = dt