<303920C1A4C7D7B1D92DC0FCBFF820C0E2C0BD20BFB5C7E2C0BB20C1D9C0CCB1E22E687770>

Size: px

Start display at page:

Download "<303920C1A4C7D7B1D92DC0FCBFF820C0E2C0BD20BFB5C7E2C0BB20C1D9C0CCB1E22E687770>"

필모 정
5 years ago
Views:

1 한국산학기술학회논문지 Vol. 10, No. 2, pp , 2009 허호영 1, 정항근 2* An Analysis of a VCO Voltage Regulator for Reducing the Effect of Power Supply Noise Hoh-Young Heo 1 and Hang-Geun Jeong 2* 요약정전압기는 VCO의제어전압의전원잡음을줄이기위해사용될수있다. 정전압기의최적설계를위해선정전압기에대한정확한해석이필요하다. 본논문에서는최근발표된논문의정전압기해석과정에 MOSFET의기생커패시턴스성분을고려하지않은문제점을보완하였다. 이문제점을이론적으로분석하여정확한해석을유도하였고, 회로시뮬레이션과측정을통해검증하였다. 정전압기는 0.18μm 1P6M CMOS 공정으로설계되었고, 칩면적은 1mm 2 이다. Abstract A voltage regulator can be used to reduce the effect of the power-supply noise on the control voltage of the VCO. An accurate analysis of the voltage regulator circuit is needed for the optimal design of the voltage regulator. This paper clarifies an inaccuracy in a recent paper on the replica-compensated regulator for supply-regulated PLLs: neglect of MOSFET parasitic capacitances. As a consequence, an improved analytical model is derived for the replica-compensated voltage regulator. The derived model is verified through circuit simulation. The voltage regulator has been fabricated in a standard 0.18μm 1P6M CMOS technology. The chip area is 1mm 2. key words : Voltage regulator, power-supply noise. 1. 서론 PLL(Phase-Locked Loops) 을구성하는주요블록중지터 (jitter) 에가장큰영향을미치는회로는 VCO(Voltage Controlled Oscillator) 이다. 루프필터 (loop filter) 와위상 / 주파수검출기 (PFD), 주파수분주기 (frequency divider) 또한지터를발생시키는잡음원이되기도하지만그영향은 VCO에비해미미하다. VCO의지터특성에가장큰영향을미치는주요요소중의하나는전원잡음이다. 예를들어, 제어전압을전원으로사용하는 VCO에서제어전압잡음의영향은발진과정에상당한영향을미치게되어클럭의품질을저하시키게된다. 하지만정전압기 (voltage regulator) 를사용하여제어전압에인가되는잡음의영향을줄일수있다면지터특성을개선하여전체시 스템성능향상에상당한효과를가져올수있다. 일반적으로사용하는 VCO 정전압기는 [1] 전원민감도 (power-supply sensitivity) 가크기때문에지터특성개선에는한계가있지만참고문헌 [2] 에서제안하는 replica 보상정전압기는 replica loop를이용하여전원신호를보상하기때문에전원잡음영향을줄일수있는장점을가지고있다. 하지만참고문헌 [2] 의분석과정에한가지문제점이있다. 일반정전압기의출력 MOSFET의기생커패시턴스 (capacitance) 성분이정확하게고려되지않은해석이이루어졌다는점이다. 따라서본논문에서는참고문헌 [2] 에서문제가되었던부분을수정하여정확한분석이이루어졌으며, 이론적으로분석한모델은시뮬레이션과측정을통하여검증하였다. 1 전북대학교전자정보공학부석사과정 2 전북대학교전자정보공학부교수 * 교신저자 : 정항근 (hgjeong@chonbuk.ac.kr) 접수일 09년 01월 13일수정일 09년 02월 13일게재확정일 09년 02월 18일 269

2 한국산학기술학회논문지제 10 권제 2 호, 본론 2.1 일반적인 VCO 정전압기 그림 1은 VCO를위한일반정전압기를보여주고있다. 그림에서보는바와같이제어전압 (V cont) 이레귤레이팅앰프 (regulating amplifier) 를통하여구동됨을알수있다. 그림에서사용된 VCO는그림 2에서보듯이 quadrature 링 VCO를사용하였다. 여기서부하커패시턴스 (C decap) 는 PLL의대역폭에영향을주지않는범위내에서우성극점을제공하며, 크기가크면클수록전원잡음민감도 (power supply noise sensitivity) 가낮아지기때문에전원잡음영향을줄일수있지만칩에서큰면적을차지하는단점을가지고있다. 음민감도 (power-supply noise sensitivity) 를모의실험한결과이다. 삽입된그림은일반적인정전압기의전체대역폭을나타낸다. 그림 4에서보듯이우성영점 (ω z1) 보다낮은주파수에서는 -49dB의전원잡음민감도를유지하다가우성영점 (ω z1) 에서두번째극점 (ω p2) 사이에서전원잡음민감도가최대 -40dB 까지상승함을볼수있다. [ 그림 3] AC 해석을위한정전압기등가회로 [ 그림 1] 일반적인정전압기 하지만참고문헌 [2] 에서는 C GS5(M5의게이트-소스간의커패시턴스 ) 와 C X(M5와 GND사이의전체커패시턴스 ) 가고려되지않은해석이이루어졌다. 따라서본논문에서는그림 5에서보듯이 C GS5 와 C X 의유무를 MATLAB을이용하여수학적으로검증하였다. 그림 5의 a에서알수있듯이 C GS5 와 C X 를고려한해석이그림 4와비슷함을알수있다. (1) [ 그림 2] Quadrature 링발진기그림 3은그림 1의정전압기의 AC 해석을위한등가회로를나타낸다. 여기서 r vco=dv reg/di vco, S vdd=r vco/( r vco+r o5), C X C GD2+C GD4, A a=g m1,2g -1 1, A o=g m5g -1 2 이다. 식 (1) 은 V DD 에대한 V reg 의전달함수를나타내고있다. 식에서보는바와같이극점 2개와영점 2개가존재한다는것을알수있고각각의극점과영점은식 (2) 에나타나있다. 여기서 g ox=1/r ox, G 1=g o2+g o4, G 2=g o5 +g rvco 이다. 그림 4는식 (1) 에서의극점과영점의위치에따른전원잡 270

3 (2) [ 그림 4] 일반적인정전압기의전원잡음민감도모의실험주파수가증가할수록 M5의게이트전압이전원전압의변화를따라가지못하기때문에결과적으로제어전압 (V reg) 이전원잡음의영향을받게된다. 전원잡음의영향은부하커패시턴스 (C decap) 의크기를크게함으로써줄일수있지만 PLL의대역폭을제약하는문제점과칩에서큰면적을차지하는문제점을가지고있다. 따라서전원잡음특성을개선하기위한 replica 보상정전압기가제안되었다 [2]. 해서는 VCO와 replica load가같은민감도를보이게되지만, 고주파에서는넓은대역폭을가지는 replica load에의해 M6과 M7이 M1과 M2보다먼저반응하여 M8의게이트전압을빠르게충전한다. 이러한동작이반복되어전원잡음을개선하게된다. 그림 7은 replica 보상정전압기의 V DD 에대한 V reg 의주파수특성을보이기위한블록선도를나타낸다. 그림에서볼수있는바와같이 replica loop와메인루프 (main loop) 가각각독립적인주파수특성을가지고있음을알수있다. 식 (3) 은 S vdd(s)ka a(s)a o_rep(s)=s vdd_rep(s)ka a(s)a o(s) 라는관계에의해식 (4) 와같이나타낼수있다. 여기서 ω o=1/[(r vco r o5)c decap] ω a=1/[(r o4 r o2)c X] ω o_rep=1/[(r vco r o5)c rep] S vdd(s)=s vdd/(1+s/ω o) S vdd_rep(s)=s vdd_rep/(1+s/ω o_rep) A a(s)=a a/(1+s/ω a) A o(s)=a o/(1+s/ω o) 를나타낸다. [ 그림 6] Replica 보상정전압기 식 (3) 에서보듯이저주파전원민감도에대해서는일반정전압기의 S vdd(s) 와 replica 보상정전압기의 S vdd_rep(s) 와같게되지만주파수가높아질수록두개의주파수특성이서로다르기때문에독립적으로동작하게된다. 마지막으로식 (5) 는식 (4) 에대한극점을나타낸다. [ 그림 5] MATLAB 을이용한비교 2.2 Replica 보상정전압기그림 6은 replica 보상정전압기의회로를보여주고있다. Replica 보상정전압기의주요핵심은 VCO의면적을 1/M의비율로줄인 VCO의복사본 (replica load) 을만들어 replica loop를고주파에서동작시킴으로써전원잡음의영향을줄이는원리이다. 저주파전원민감도에대 [ 그림 7] Replica 보상정전압기의블록선도 271

한국산학기술학회논문지제 10 권제 2 호, 2009 (3) (4) (5) [ 그림 9] 20MHz 일때일반적인정전압기와 replica 보상정전압기의지터 3. 결과 본론에서일반적인정전압기와 replica loop로보상된정전압기를이론적으로분석한결과와모의실험의결과가비교적유사함을알수있었다.

그림 9는전원에 200mV p-p, 20MHz를가지는신호를인가했을때일반정전압기와 replica 보상정전압기의지터를나타낸다. 보는바와같이 replica 보상정전압기를사용한 VCO의지터량이일반정전압기를사용한 VCO의지터보다약 65ps 적다는것을알수있다. 그림 10은정전압기의레이아웃을나타내고전체면적은 1 x 1 mm 2 이다.

4 한국산학기술학회논문지제 10 권제 2 호, 2009 (3) (4) (5) [ 그림 9] 20MHz 일때일반적인정전압기와 replica 보상정전압기의지터 3. 결과 본론에서일반적인정전압기와 replica loop로보상된정전압기를이론적으로분석한결과와모의실험의결과가비교적유사함을알수있었다. 그림 8은일반적인정전압기와 replica 보상정전압기의대역폭과전원잡음민감도를비교한그림이다. Replica loop의대역폭이전체대역폭보다넓은영역에서전원잡음민감도가향상되는것을알수있었고, replica 보상정전압기를사용함으로써일반적인정전압기보다전원잡음민감도가 20MHz에서최대 -60dB 까지향상됨을보였다. 그림 9는전원에 200mV p-p, 20MHz를가지는신호를인가했을때일반정전압기와 replica 보상정전압기의지터를나타낸다. 보는바와같이 replica 보상정전압기를사용한 VCO의지터량이일반정전압기를사용한 VCO의지터보다약 65ps 적다는것을알수있다. 그림 10은정전압기의레이아웃을나타내고전체면적은 1 x 1 mm 2 이다. 그림 11은정전압기의전원에 200mV p-p, 를인가하고주파수를바꿔가며 VCO의지터를측정한결과이다. [ 그림 10] 정전압기레이아웃 [ 그림 11] 주파수에따른일반정전압기와 replica 보상정전압기의지터측정결과 4. 결론 [ 그림 8] 일반적인정전압기와 replica 보상정전압기의전원잡음민감도비교 본논문은이전의논문에서문제가되었던기생커패시턴스성분이고려되지않은문제점들을보완하여정확 272

한해석이이루어졌으며개선된모델은 spectre 시뮬레이터를통해검증하였다. 정확한해석을통하여 VCO 정전압기의전원잡음특성을명확히알수있었으며, 회로시뮬레이션을통해 replica 보상정전압기가일반정전압기보다전원잡음민감도가최대 12dB 차이가남을알수있었다.

허호영 (Hoh-Young Heo) [ 준회원 ] < 관심분야 > 아날로그및 RF 회로설계 2007 년 2 월 : 전북대학교전자정보공학부 ( 공학사 ) 2009 년 2 월 : 전북대학교전자정보공학부석사졸업예정 참고문헌 [1] S. Sidiropoulos et al.

5 한해석이이루어졌으며개선된모델은 spectre 시뮬레이터를통해검증하였다. 정확한해석을통하여 VCO 정전압기의전원잡음특성을명확히알수있었으며, 회로시뮬레이션을통해 replica 보상정전압기가일반정전압기보다전원잡음민감도가최대 12dB 차이가남을알수있었다. 측정결과 replica 보상정전압기가일반정전압기보다주파수 20MHz에서지터값이약 40ps 적다는것을알수있었고, 측정된지터값은시뮬레이션결과와차이를보였다. 그이유는시뮬레이션상에서고려하지못한트랜지스터내부잡음으로인해지터특성이저하된것으로추정된다. 허호영 (Hoh-Young Heo) [ 준회원 ] < 관심분야 > 아날로그및 RF 회로설계 2007 년 2 월 : 전북대학교전자정보공학부 ( 공학사 ) 2009 년 2 월 : 전북대학교전자정보공학부석사졸업예정 참고문헌 [1] S. Sidiropoulos et al., Adaptive bandwidth DLLs and PLLs using regulated supply CMOS buffers, in Symp. VLSI Circuits Dig. Tech. Papers, pp , Jun [2] Elad Alon, Jaeha Kim, Sudhakar Pamarti, Ken Chang, and Mark Horowitz, "Replica compensated linear regulators for supply-regulated phase-locked loops" IEEE J. Solid-State Circuits, vol. 41, pp , Feb [3] K.H. Kim, Y.S. Sohn, C.K. Kim, M.S. Park, D.J. Lee, W.S. Kim, and C.H. Kim "A 20-Gb/s 256-Mb DRAM with an inductorless quadrature PLL and a cascaded pre-emphasis transmitter" IEEE J. Solid-State Circuits, vol. 41, pp , Jan [4] Behzad Razavi, Design of Analog CMOS Integrated Circuits, pp , McGraw Hill, [5] V. Gupta, G.A. Rincon-Mora, and P. Raha, "Analysis and design of monolithic, high PSR, linear regulators for SoC applications," in Proc. SoC Conf., pp , Sep 정항근 (Hang-Geun Jeong) [ 정회원 ] 1977년 2월 : 서울대학교전자공학과 ( 공학사 ) 1979년 2월 : 한국과학기술원전기전자공학과 ( 공학석사 ) 1989년 12월 : 플로리다대학교전기공학과 ( 공학박사 ) 1979년 3월 ~ 1982년 2월 : 한국전자통신연구소재직 1989년 8월 ~ 1991년 1월 : 모토롤라고급기술연구소재직 1991년 3월 ~ 현재 : 전북대학교전자정보공학부교수 < 관심분야 > 아날로그및 RF 회로설계 273

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Sep.; 30(9),

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. 2019 Sep.; 30(9), 712 717. http://dx.doi.org/10.5515/kjkiees.2019.30.9.712 ISSN 1226-3133 (Print) ISSN 2288-226X (Online) MOS