특허청구의범위청구항 1 고유의노이즈를생성하기위한노이즈소스 (11) 를포함하는노이즈신호생성장치 (10) 로서, 상기노이즈소스 (11) 는증폭수단 (103a, 103b), 상기증폭수단및전원에연결된로드 (101a, 101b, 102a, 102b), 및접지수단및상기증폭수단 (

Transcription

1 (51) Int. Cl. (19) 대한민국특허청 (KR) (12) 등록특허공보 (B1) H03F 3/45 ( ) H03B 29/00 ( ) (21) 출원번호 (22) 출원일자 ( 국제출원일자 ) 2004 년 03 월 19 일 심사청구일자 2009 년 03 월 19 일 (85) 번역문제출일자 2005 년 09 월 26 일 (65) 공개번호 (43) 공개일자 2005 년 12 월 20 일 (86) 국제출원번호 PCT/EP2004/ (87) 국제공개번호 WO 2004/ 국제공개일자 (30) 우선권주장 2004 년 10 월 07 일 년 03 월 26 일유럽특허청 (EPO)(EP) 60/459, 년 03 월 31 일미국 (US) (56) 선행기술조사문헌 US A1* US A1* KR A KR A * 는심사관에의하여인용된문헌 (45) 공고일자 2011년08월31일 (11) 등록번호 (24) 등록일자 2011년08월25일 (73) 특허권자 텔레호낙티에볼라게트엘엠에릭슨 ( 피유비엘 ) 스웨덴스톡홀롬 83 에스이 -164 (72) 발명자 매티슨, 스벤 스웨덴에스이 브쟈레드오스탠배그 3 (74) 대리인 주성민, 장수길 전체청구항수 : 총 27 항심사관 : 안철흥 (54) 노이즈발생기 (57) 요약 비트의진정한랜덤시퀀스를생성하는데이용될수있는노이즈신호를생성하는장치 (10) 가개시된다. 상기장치는노이즈소스 (11), 및노이즈소스 (11) 에연결된증폭기 (12) 를포함한다. 본발명에따른노이즈소스를허용하는장치는높은노이즈간섭비를제공하기위하여간섭신호로부터보호된다. 더욱이, 본발명은본발명에따른노이즈신호를생성하는장치를포함하는전자장치및집적회로에관한것이다. 대표도 - 도 2-1 -

2 특허청구의범위청구항 1 고유의노이즈를생성하기위한노이즈소스 (11) 를포함하는노이즈신호생성장치 (10) 로서, 상기노이즈소스 (11) 는증폭수단 (103a, 103b), 상기증폭수단및전원에연결된로드 (101a, 101b, 102a, 102b), 및접지수단및상기증폭수단 (103a, 103b) 에연결된꼬리전류소스 (tail-current source, 104a, 104b) 를포함하는노이지 (noisy) 증폭기셀 (100) 이며, 상기노이지증폭기셀 (100) 의증폭수단 (103a, 103b) 의입력터미널 (106a, 106b) 은접지수단에 AC 방식으로단락되는, 노이즈신호생성장치. 청구항 2 제1항에있어서, 상기증폭수단은공통소스증폭기 (103a, 103b) 를포함하는노이즈신호생성장치. 청구항 3 제2항에있어서, 상기공통소스증폭기 (103a, 103b) 는차동토폴로지를구비하는트랜지스터 (103a, 103b) 를포함하는노이즈신호생성장치. 청구항 4 제1항내지제3항중어느한항에있어서, 상기로드는캐스코드된트랜지스터 (101a, 101b, 102a, 102b) 를포함하는노이즈신호생성장치. 청구항 5 제1항내지제3항중어느한항에있어서, 상기로드는저항을포함하는노이즈신호생성장치. 청구항 6 제2항또는제3항에있어서, 상기꼬리전류소스 (104a, 104b) 는상기증폭수단 (103a, 103b) 및접지수단에연결되어공통모드피드백을제공하는노이즈신호생성장치. 청구항 7 제1항내지제3항중어느한항에있어서, 상기노이지증폭기셀 (100) 에 DC 결합되는제1 증폭기셀 (200) 을더포함하며, 상기노이지증폭기셀 (100) 의출력터미널 (105a, 105b) 은상기제1 증폭기 (200) 의각각의입력터미널들 (206a, 206b) 에연결되는노이즈신호생성장치. 청구항 8 제7항에있어서, 상기제1 증폭기 (200) 의설계는상기노이지증폭기셀 (100) 의설계에대응하는노이즈신호생성장치. 청구항 9 제7항에있어서, - 2 -

3 상기제1 증폭기 (200) 의출력터미널 (205a, 205b) 에연결된제1 및제2 입력터미널 (306a, 306b) 을구비하는차동증폭기 (300) 를더포함하며, 상기차동증폭기는증폭수단 (303a, 303b), 상기증폭수단과전원에연결된로드 (301a, 301b, 302a, 302b), 및접지수단및상기증폭수단에연결된꼬리전류소스 (304a, 304b) 를포함하는노이즈신호생성장치. 청구항 10 제1항내지제3항중어느한항에있어서, 상기노이지증폭기셀 (100), 상기제1 증폭기 (200) 및차동증폭기 (300) 의상기로드 (101a, 101b, 102a, 102b; 201a, 201b, 202a, 202b; 301a, 301b, 302a, 302b), 상기증폭수단 (103a, 103b; 203a, 203b; 303a, 303b), 및상기꼬리전류소스 (104a, 104b; 204a, 204b; 304a, 304b) 는 MOS(Metal Oxide Semiconductor) 트랜지스터를포함하는노이즈신호생성장치. 청구항 11 제1항내지제3항중어느한항에있어서, 상기노이지증폭기셀 (100), 상기제1 증폭기 (200) 및차동증폭기 (300) 의상기로드, 상기증폭수단, 및상기꼬리전류소스는 BJT(Bipolar Junction Transistors) 트랜지스터를포함하는노이즈신호생성장치. 청구항 12 제1항내지제3항중어느한항에있어서, 상기로드는 PMOS 트랜지스터 (101a, 101b, 102a, 102b; 201a, 201b, 202a, 202b; 301a, 301b, 302a, 302b) 를포함하며, 상기증폭수단및상기꼬리전류소스는 NMOS 트랜지스터 (103a, 103b, 104a, 104b; 203a, 203b, 204a, 204b; 303a, 303b, 304a, 304b) 를포함하는노이즈신호생성장치. 청구항 13 제1항내지제3항중어느한항에있어서, 상기로드는 NMOS 트랜지스터를포함하며, 상기증폭수단및상기꼬리전류소스는 PMOS 트랜지스터를포함하는노이즈신호생성장치. 청구항 14 제12항에있어서, 상기증폭수단의트랜지스터들 (103a, 103b) 의폭대길이의비 (width-over-length ratio)(z) 는상기꼬리전류소스의트랜지스터들 (104a, 104b) 의폭대길이의비의 3배이상이고, 상기로드의제2 트랜지스터쌍 (102a, 102b) 의폭대길이의비는상기로드의제1 트랜지스터쌍 (101a, 101b) 의폭대길이의비의 3배이상의크기인노이즈신호생성장치. 청구항 15 제12항에있어서, 상기증폭수단의트랜지스터 (103a, 103b) 및상기로드의제2 트랜지스터쌍 (102a, 102b) 의트랜지스터의폭 (W) 은 μm의범위에있고, 상기트랜지스터의길이 (L) 는 μm의범위에있으며 ; 상기꼬리전류소스의트랜지스터 (104a, 104b) 및상기로드의제1 트랜지스터쌍 (101a, 101b) 의트랜지스터의폭및길이는 μm의범위에있는노이즈신호생성장치. 청구항 16 삭제청구항 17 고유의노이즈를생성하기위한노이즈소스 (11) 를포함하는노이즈신호생성장치 (10) 로서, - 3 -

4 상기노이즈소스 (11) 는증폭수단 (103a, 103b), 상기증폭수단및전원에연결된로드 (101a, 101b, 102a, 102b), 및접지수단및상기증폭수단 (103a, 103b) 에연결된꼬리전류소스 (104a, 104b) 를포함하는노이지증폭기셀 (100) 이며, 상기증폭기셀 (100) 의증폭수단 (103a, 103b) 의입력터미널 (106a, 106b) 은고정된전위에 DC 방식으로단락되는, 노이즈신호생성장치. 청구항 18 제7항에있어서, 상기제1 증폭기 (200) 의출력터미널 (205a, 205b) 및상기노이지증폭기 (100) 의입력터미널 (106b, 106a) 에각각연결되는피드백필터 (15) 를구비하는 DC 보상루프를더포함하는노이즈신호생성장치. 청구항 19 제18항에있어서, 상기피드백필터 (15) 는위상보상을제공하는고주파팬텀제로커패시터 (Cz, 705) 를각각포함하는제1 및제 2 필터들 (700a, 700b) 을포함하는노이즈신호생성장치. 청구항 20 제18항에있어서, 상기피드백필터 (15) 는필터 (700a, 700b) 의출력터미널에연결되는제1 저항 (R1, 703) 및접지수단에연결된제1 커패시터 (Cp, 707a-707e), 상기필터 (700a, 700b) 의입력터미널에연결되는제3 저항 (R3, 701a-701b) 및상기필터 (700a, 700b) 의출력터미널에연결되는고주파팬텀제로커패시터 (Cz, 705) 와병렬인제2 저항 (R2, 702a-702b) 을각각포함하는두개의필터들 (700a, 700b) 을포함하는노이즈신호생성장치. 청구항 21 제20항에있어서, 상기제1 커패시터 (Cp, 707a-707e), 상기제1 저항 (R1, 703), 제2 저항 (R2, 702a-702b), 고주파팬텀제로커패시터 (Cz, 705), 및제3 저항 (R3, 701a-701b) 은 MOS 트랜지스터를포함하는노이즈신호생성장치. 청구항 22 제20항에있어서, 상기제1 커패시터 (Cp, 707a-707e) 는 NMOS 트랜지스터를포함하며, 상기제1 저항 (R1, 703), 상기제2 저항 (R2, 702a-702b), 및상기제3 저항 (R3, 701a-701b) 은 PMOS 트랜지스터를포함하는노이즈신호생성장치. 청구항 23 제20항에있어서, 상기제1 커패시터 (Cp, 707a-707e) 는 PMOS 트랜지스터를포함하며, 상기제1 저항 (R1, 703), 상기제2 저항 (R2, 702a-702b), 및상기제3 저항 (R3, 701a-701b) 은 NMOS 트랜지스터를포함하는노이즈신호생성장치. 청구항 24 제1항내지제3항중어느한항에있어서, 상기장치 (10) 의출력터미널 (305) 은랜덤시퀀스의비트들을생성하기위한장치에연결되며, 상기출력터미널 (305) 에연결된입력으로서바이어스를수신하는입력터미널 (409) 을구비하는오실레이팅수단을포함하고, 상기오실레이팅수단 (13) 은하나이상의오실레이터증폭기 (400a, 400b, 400c) 및상기오실레이터증폭기에연결된차동증폭기 (500) 를포함하며, 각각의오실레이터증폭기 (400a, 400b, 400c) 및상기차동증폭기 (500) 는상기증폭수단및전원에연결된로드 (301a, 301b, 302a, 302b; 401a, 401b, 402a, 402b), 및상기증폭 - 4 -

5 수단및접지수단에연결된꼬리전류소스 (304a, 304b; 404a, 404b) 에의하여간섭신호들로부터보호되는증폭수단 (303a, 303b; 403a, 403b) 을포함하는노이즈신호생성장치. 청구항 25 제1항내지제3항중어느한항에따라노이즈신호를생성하는장치 (10) 를포함하는전자장치 (1). 청구항 26 제25항에있어서, 상기장치는이동무선터미널, 페이저, 커뮤니케이터, 전자조직자 (elecronic organizer) 또는스마트폰인전자장치. 청구항 27 제25항에있어서, 상기장치는이동전화기 (1) 인전자장치. 청구항 28 제1항내지제3항중어느한항에따라노이즈신호를생성하는장치 (10) 를포함하는집적회로. 명세서 [0001] 기술분야본발명은랜덤시퀀스또는비트를위한시드 (seed) 를생성하는장치에관한것이다. 보다구체적으로, 본발명은진정한랜덤시드를제공하기위하여간섭신호로부터보호되는노이즈소스 (noise source) 에관한것으로, 이는랜덤비트를생성하는데에이용될수있을것이다. [0002] [0003] [0004] [0005] 배경기술난수 (random numbers) 또는랜덤비트 (random bits) 는통상적으로피드백쉬프트레지스터 (feedback shift register) 에의해서생성되는의사랜덤 (pseudo random, PN) 타입이다. 이러한 PN 시퀀스는결정되어있고 (deterministic), 순환적 (cyclic) 이지만, 그주기가충분히길어서랜덤한시간간격동안순간적으로볼경우에는랜덤한것으로보인다. PN 발생기에진정한랜덤값을시딩 (seeding) 함으로써, PN 코드는보다나은통계적특성을가질것이다. 이러한시드는, 예컨대원칙적으로랜덤인열적노이즈 (thermal noise) 으로부터생성될수있다. 회로의불완전함에기인하여, 열적노이즈는의사신호 (spurious signal) 및클럭피드스루 (clock feed-through) 와같이주기를가질것이며, 랜덤발생기로서독립적으로사용하기에는최적의상태가되지않도록할것이다. 열적노이즈소스와쉬프트레지스터를결합하고, 부가적인신호처리를이용함으로써보다나은결과가초래될수있다. 노이즈장치는전형적으로증폭된열적노이즈소스, 노이지오실레이터또는카오스피드백회로 (chaotic feedback circuit) 로구성된다. 열적노이즈는높은오믹저항체 (high-ohmic resistor) 또는 ( 항복 (breakdown) 메커니즘이종종이용되는 ) 역바이어스 PN 접합으로부터유도된다. 오실레이터는낮은주파수안정성에기인하여전형적으로이완 (relaxation) 기반이거나, 링 (ring) 발진기이다. W. Timothy Holman, J. Alvin Conolly 및 Ahmad B. Dowlatabadi의 "An Integrated Analog/Digital Random Noise Source" IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applications, 44(6) : (1997년 6월호 ) 은아날로그 / 랜덤노이즈소스를개시하고있다. 대용량저항이열적노이즈발생기로이용되고있다. 저항은약한노이즈를증폭하기위하여연산증폭기에결합되며, 증폭된노이즈신호는 DC 및저주파수성분을제거하기위하여저역통과필터를경유하여비교기의비반전입력및비교기의반전입력으로보내어진다. 비교기는노이즈입력신호에근거하여디지털랜덤출력을발생시킬것이다. Craig S. Petrie와 J. Alvin Conelly의 "A Noise-Based IC Random Number Generator for Applications in Cryptography", IEEE Transactions on Circuits and Systems I : Fundamental Theory and Applications, 47(5) : (2000년 5월호 ) 은난수발생기를개시한다. 노이즈소스, 저역통과필터및 1/f 필터를포함 - 5 -

6 하는노이즈장치로부터의노이즈는증폭되어제한기 (limiter) 를통해서샘플앤홀드회로 (sample and hold circuit) 의입력으로보내어지며, 최종적으로랜덤출력을발생시키는전류제어오실레이터로보내어진다. 2 개의 50Ω n 웰입력저항들이단정할수있는레벨의열적노이즈를생성하는데에이용된다. [0006] [0007] 공지기술에따른해결책은연산증폭기를이용하며, 증폭기들의사이징 (sizing) 은높은노이즈 / 간섭비에대하여설계되기보다는, 전류, 구동능력, 고유노이즈등과같은통상적인사이징파라미터에대하여설계된다. 간섭으로부터의노이즈발생기의보호또한제공되지않는다. 이러한해결책에있어서의단점은비트들의랜덤시퀀스를발생시키는시드 (seed) 로서의열적노이즈의발생에있으며, 이러한방법은디지털 CMOS 기법에있어서는적절하지않다. 저항들의값이커야하는데, 이는그들이집적회로로구현되는경우에는그영역이크다는것을의미하며, 이는기판과다른용량성결합간섭을일으키는경향을초래한다. 더욱이, 모든 CMOS 기술이적절한저항들을제공하는것은아니다. 노이즈소스로서역바이어스된 PN 접합을이용하는경우에는노이즈를증폭하기위하여종종캐리어승산 (carrier multiplicatio n) 에의존하는데, 이는높은노이즈레벨을야기하며, 넓은노이즈대역폭에서노이즈를가진다. 불행하게도, 표준디지털 ASIC 기술에서이용가능한충분한낮은항복전압을가지는적절한접합은존재하지않는다. [0008] [0009] [0010] [0011] [0012] [0013] [0014] [0015] [0016] 발명의상세한설명본발명의목적중하나는비트들의랜덤시퀀스를발생시키는진정한랜덤시드를생성하는장치를제공하는것이다. 또한, 스위치온 (switch on) 되었을때에고속의세틀링시간을가지는비트들의랜덤시퀀스를발생시키는랜덤시드를생성하는장치를제공하는것이본발명의목적이다. 노이즈소스와증폭기를포함하는높은노이즈 / 간섭비를가지는노이즈신호를생성하는장치는상술한목적을달성한다. 본발명에따른장치는노이즈소스가간섭신호로부터보호되는설계를가진다. 또한, MOS 트랜지스터로부터의고유의노이즈가노이즈소스로이용되며, 이는전원및상기노이즈트랜지스터에접속되는부하와, 상기노이즈트랜지스터와접지수단에접속되는꼬리전류소스 (tail-current source) 에의해서간섭신호로부터보호된다. 이들성분은함께노이즈증폭기를구성한다. 노이지증폭기로부터의노이즈는증폭기체인 (amplifier chain) 에서더욱증폭된다. 노이지증폭기와후속하는제1 증폭기셀 (cell) 사이의대칭성과함께, DC 피드백필터는빠른세틀링시간을제공하는데, 이는피드백필터가세틀링되기전에노이즈가이용가능할것이기때문이다. 본발명의일실시예에있어서, 증폭기체인의출력은오실레이팅수단에대한바이어스소스로이용된다. 오실레이팅수단의바이어스의변조 (modulation) 에응답하여, 상기오실레이팅수단은진정한랜덤출력을발생시킬것이다. 비트들의랜덤시퀀스를발생시키는진정한랜덤시드를생성하는장치를포함하는집적회로를제공하는것또한본발명의목적이다. 이러한목적은노이즈소스및증폭기를포함하는, 높은노이즈 / 간섭비를가지는노이즈신호생성장치를포함하는집적회로에의해서달성된다. 본발명의일실시예에서, 장치의모든컴포넌트는표준 CMOS 기술을이용하여구현되며, 노이즈소스는간섭신호들로부터보호된다. 본발명의또다른목적은랜덤시퀀스를발생시키는랜덤시드를생성하는장치를포함하는전자장치를제공하는것이다. 이러한목적은본발명에따라노이즈소스및노이즈소스에접속되는증폭기를포함하는높은노이즈 / 간섭비를가지는노이즈신호를발생시키는장치를포함하는전자장치에의해서달성되며, 노이즈소스는간섭신호들로부터보호된다. 더욱이, 본발명에따르면, 노이즈는오실레이팅수단의바이어스소스로이용된다. 본발명의장점은높은노이즈 / 간섭비가제공되며, 비트들의랜덤시퀀스를발생시키는진정한랜덤시드가생성될수있다는점이다. 또한, 저항및캐패시터를포함하는본발명에따른장치의모든회로블럭은 CMOS 기술로제공될수있다. 모든허용오차가완화되며, 관련된정합만이중요하게되므로, 온칩 (on-chip) 구현에도적절하다. 더욱이, 통상적인 MOS 장치의열적및 1/f 노이즈가이용되므로, 높은값저항기또는제너다이오드와같은특별한노이즈장치가필요하지않다. 본발명의다른장점은노이즈증폭기체인의 DC 결합 (DC-coupling) 이신호경로의션팅 (shunting) 을회피하며, 결합저항들로부터기생신호들을통하여유입되는간섭을회피한다는점이다

7 [0017] 본발명에따른장치의최적화된사이징은증폭기체인의차동구조 (differential structure) 가공통모드유도 간섭을최소화한다는장점을가진다. 더욱이, 부하를전원에접속할때에, NMOS 꼬리전류소스들및캐스코드 (cascode) PMOS 부하들을이용함으로써 V dd 로부터접지까지의임피던스경로를최대화하는것은전원, 접지및 기판으로부터의결합경로를최소화한다. 더욱이, 노이즈증폭기에대하여 ( 최적화된장치사이징을가지는 ) 동 일한기본증폭기셀과, 증폭기의적어도하나의증폭기셀을이용함으로써, 인터스테이지 (inter-stage) 결합 저항들이필요하지않아서노이즈레벨을증가시키고, 결과적으로노이즈 / 간섭비를증가시키는장점을가진다. [0018] [0019] [0020] 시드를생성하는장치가독립형노이즈소스로이용될수있으며, 따라서노이즈소스가이용되는임의의전자장치에서의집적화된컴포넌트로서적절하다는점이본발명의또다른장점이다. 본발명의또다른바람직한특성들은특허청구범위의종속항들에서규정된다. 본명세서에서이용되는 " 포함한다 / 포함하는 " 이라는용어는언급된특징들, 인티저들 (integers), 단계들또는컴포넌트들의존재를특정하는것으로간주되어야하며, 하나이상의다른특징들, 인티저들, 단계들, 컴포넌트들또는그그룹의존재나추가를배제하는것이아님에주의하여야할것이다. [0032] [0033] [0034] 실시예도 1은본발명이이용되는, 이동전화 (1) 로서구현되는전자장치를도시한다. 그러나, 본발명의이용이이동전화 (1) 에한정되지않고, 노이즈소스를이용하는임의의전자장치에서구현될수있다. 이동전화 (1) 는, 예컨대이동원거리통신네트워크를통해서다른전자장치들과통신하기위한다양한회로를포함한다. 이러한전자장치는이동무선단말, 페이저 (pager), 전자조직자또는스마트폰과같은통신기등으로도구현될수있을것이다. 보안통신을제공하기위하여, 이동전화 (1) 는암호화및암호해독에각기이용될수있는암호화블럭 (cryptographic block) 을포함한다. 결과적으로, 이동전화 (1) 는공지된바와같이암호화기능을제공하도록적응된다. 본발명의일실시예에따른노이즈신호발생장치는암호화블럭과같은다른기능블록들과함께집적회로로서제공되어, 이동전화 (1) 에통합되는 ASIC(application specific integrated circuit) 을형성한다. 도 2는본발명에따른노이즈신호발생장치 (10) 를포함하는비트들의랜덤시퀀스를생성하는장치의원리를도시한다. 장치 (10) 는증폭기 (12) 의입력터미널에접속되는출력터미널을가지는노이즈소스 (11) 를포함한다. 한예시적인실시예에서, 이동전화 (1) 의클럭시스템에독립적인주파수및많은지터 (jitter) 를가지는연속적인비트스트림을발생시키기위하여, 증폭기 (12) 의출력터미널은전압제어오실레이터 (VCO) 와같은오실레이팅수단 (13) 의입력터미널에접속된다. 본실시예에서오실레이팅수단 (13) 의출력은로우팬아웃버퍼 (low-fanout buffer) 와같은버퍼 (14) 의입력에접속된다. 노이즈소스 (11) 는약한광대역노이즈신호를발생시키며, 이는증폭기 (12) 에의해서증폭되어 100mV RMS 와같은 특정전압에접근된다. 그러나, 이러한값은결정적인값이아니며, 각특정구성마다검사되어평가되어야한다. 아래에기술되는바와같이, 본발명의일실시예에따른증폭기 (12) 에의해서증폭된노이즈는오실레이팅수단 (13) 을변조하는데에이용된다. 결과적으로, 오실레이팅수단 (13) 은, 클럭시스템과는독립적인주파수및많은지터를가지는연속적인비트스트림을발생시키며, 이는버퍼 (14) 에의해서버퍼링된다. [0035] [0036] 도 3은본발명에따른노이즈신호 (10) 를발생시키는장치의보다상세한실시예를도시한다. 노이즈소스 (11) 는노이즈증폭기 (100) 를포함하며, 증폭기 (12) 는 DC 결합되는제1 및제2 캐스케이드증폭기셀 (200,300) 을각기포함하며, 예시적인오실레이팅수단 (13) 은 3개의오실레이터증폭기들 (400a,400b,400c) 과하나의차동증폭기 (500) 를포함한다. 또한, 상기장치 (10) 는피드백필터 (15) 및제1 및제2 출력터미널 (17,18) 을가지며제1 및제2 바이어스인 bias 1 및 bias 2 를각기공급하는바이어스수단 (16) 에접속된다. 본발명에따르면, 열적및 / 또는 1/f 노이즈가노이즈소스로이용된다. 본발명의바람직한실시예에서, MOS 트랜지스터로부터의진성노이즈가열적노이즈를발생시키는노이즈소스 (11) 로이용된다. 또한, 아래에기술되는바와같이후속하는증폭기로부터의 1/f 노이즈가본발명에따른장치의노이즈특성을더욱개선하는데 에이용된다. 그러나, 고유노이즈는 υ 2 n~kt/c gs (k 는볼쯔만상수, T 는절대온도, C gs 는트랜지스터의게이트 - 소스커패시턴스 ) 로매우약하다. 또한, 진정한랜덤노이즈를제공하기위하여, 노이즈소스는전원및바이 어스라인을통해서, 그리고노이즈신호생성장치 (10) 가통합된 ASIC 의기판을통해서노이즈소스에유입될 - 7 -

8 수있는간섭클럭신호들로부터보호되어야한다. [0037] [0038] [0039] [0040] MOS 트랜지스터에서이용가능한낮은노이즈레벨에기인하여, 증폭기 (12) 는노이즈소스 (11) 에의해서발생되는노이즈를증폭한다. 증폭기 (12) 는많은증폭기셀들 (200,300) 을포함하는증폭기체인을이용하여노이즈를증가시킴으로써증폭을행한다. 증폭기셀들은바람직하게노이즈소스 (11) 와동일한타입이다. 아래에기술되는바와같이, 노이즈소스 (11) 는입력신호를가지지않는증폭기이다. 아래에기술되는바와같이, 본발명의일실시예에따른노이즈소스 (11) 와증폭기 (12) 의모든요소들은동일한기본증폭기셀 (600) 주위에구성될수있을것이다. 도 4는본발명의기본증폭기셀 (600) 을도시하며, 여기서노이즈소스를포함하는증폭장치들은간섭신호들로부터보호된다. MOS 트랜지스터자체는증폭장치로이용된다. 고유노이즈는매우약하기때문에, 높은전력이득을가지는증폭기가바람직하다. 따라서, 가장높은전력이득을가지는구성인공통소스증폭기가본발명의바람직한실시예에서이용된다. MOS 트랜지스터는집적회로상에서매우작은부분을차지할것이며, 간섭신호및필드 (field) 는증폭장치의이웃장치들에대하여동일한크기및방향을가질것이다. 아래에기술되는바와같이, 증폭장치의차동토폴로지 (differential topology) 를이용함으로써이러한간섭은공통모드 (CM) 신호들로나타날것이며, 이는회로와레이아웃대칭성을최적화함으로써억압될수있을것이다. 도 4에나타난기본증폭기셀 (600) 은제1 트랜지스터쌍 (601a,601b), 제2 트랜지스터쌍 (602a,602b), 제3 트랜지스터쌍 (603a,603b) 및제4 트랜지스터쌍 (604a,604b) 을포함한다. 본발명의일실시예에따라제1 및제 2 트랜지스터쌍들 (601a,601b,602a,602b) 은공통소스증폭기의부하로서동작하는 PMOS 장치이다. 본발명의일실시예에서제3 및제4 트랜지스터쌍들 (603a,603b,604a,604b) 은 NMOS 장치들이며, 제3 트랜지스터쌍 (603a,603b) 은공통소스증폭기이며, 제4 트랜지스터쌍 (604a,604b) 은꼬리전류소스이다. PMOS 트랜지스터 (601a,601b,602a,602b) 는공통바이어스를이용하며, 제1 트랜지스터쌍 (601a,601b) 의게이트들은제1 바이어스터미널 (607a) 를통해서제1 바이어스 bias 1 에접속되며, 제2 트랜지스터쌍 (602a,602b) 의게 이트들은제 2 바이어스터미널 (607b) 를통해서제 2 바이어스 bias 2 에접속된다. 제 1 트랜지스터쌍 (601a,601 b) 의소스들과벌크 (bulk) 들은전원 (V dd ) 에접속된다. 제 1 트랜지스터쌍 (601a,601b) 의드레인들은제 2 트랜지 스터쌍 (602a,602b) 의소스들에각기접속된다. [0041] [0042] 제2 트랜지스터쌍 (602a,602b) 의드레인들은제3 트랜지스터쌍 (603a,603b) 의드레인들및제4 트랜지스터쌍 (604a,604b) 의게이트들에각기접속된다. 제3 및제4 트랜지스터쌍들 (603a,603b,604a,604b) 의벌크들은기본증폭기셀 (600) 이구현되는기판과같은접지수단에접속된다. 제3 트랜지스터쌍 (603a,603b) 의소스들은제4 트랜지스터쌍 (604a,604b) 의드레인들에각기접속된다. 또한, 제3 트랜지스터쌍 (603a,603b) 의소스들은단락회로가된다. 제4 트랜지스터쌍 (604a,604b) 의소스들은접지수단에접속된다. 제2 트랜지스터쌍 (602a,602b) 의드레인들에각기접속되는제4 트랜지스터쌍 (604a,604b) 의게이트들은제1 및제2 출력터미널 (605a,605b) 에도각기접속된다. 제3 트랜지스터쌍 (603a,603b) 의게이트들은제1 및제2 입력터미널들 (606a,606b) 에각기접속된다. CMRR(common mode rejection ratio) 및 PSRR(power supply rejection ratio) 를최대화하기위하여, 기본증폭기셀 (600) 의차동증폭기, 즉제3 트랜지스터쌍 (603a,603b) 과, 꼬리전류소스, 즉제4 트랜지스터쌍 (604a,604b) 은접지수단에접속된다. 상기꼬리전류소스는 NMOS 꼬리전류소스 (604a,604b) 를적절한동작점 (quiescent point) 으로설정하는공통모드피드백을제공한다. 따라서, 제3 트랜지스터쌍 (603a,603b) 으로부터 V dd 까지매우높은임피던스경로 ( 로드 ) 를가지는것은필수적이다. 도 4의실시예에서, 제1 및제2 트 랜지스터쌍들 (601a, 601b, 602a, 602b) 의캐스코드된 PMOS 트랜지스터들은이러한로드를제공한다. 집적회로에서, 전원전압이훨씬더큰스파이크를가진 mV 정도의간섭신호를갖는것은불가피하다. 로드임피던스를최대화함으로써, 제3 및제4 트랜지스터쌍들 (603a, 603b, 604a, 604b) 의 NMOS 트랜지스터들로흐르는 V dd 유도간섭전류는최소화된다. 캐스코드된 PMOS 부하는본발명의바람직한실시예에따라선택되었다. [0043] V dd 에접속된제 1 트랜지스터쌍 (601a, 601b) 의 PMOS 트랜지스터들사이의부정합은도 4 에도시된바와같이, 부하임피던스가최대화되는제 1 및제 2 트랜지스터쌍의캐스코드결합에의해억제된다. 따라서, 제 3 및 제 4 트랜지스터쌍들 (603a, 603b, 604a, 604b) 로흐르는간섭전류가최소화된다. [0044] 다른실시예에서, 기본증폭기셀 (600) 의극성은변경되고, 제 1 및제 2 트랜지스터쌍들 (601a, 601b, 602a, - 8 -

9 602b) 은 NMOS 트랜지스터들로대체되고, 제 3 및제 4 트랜지스터쌍들 (603a, 603b, 604a, 604b) 은 PMOS 트랜지 스터들로대체된다. [0045] [0046] 또다른실시예에서, 기본증폭기셀 (600) 의트랜지스터들은바이폴라접합트랜지스터 (BJT) 로서제공된다. 또다른실시예에서꼬리전류소스는저항기로서제공될수있다. 꼬리전류소스에저항기를제공하는것은불안정한동작점을유발할수있다. 따라서, 꼬리전류소스를제공하기위해저항기가사용될때에는동작점을제어하기위한추가적인바이어스수단 ( 도시되지않음 ) 이제공된다. 또한, 다른실시예에서, 제3 및제4 트랜지스터쌍들 (603a, 603b, 604a, 604b) 의로딩은저항기 ( 도시되지않음 ) 에의해제공된다. 다른실시예에서, 제1 트랜지스터쌍 (601a, 601b) 사이의임의의부정합은이들의드레인터미널들 ( 도시되지않음 ) 을단락시킴으로써제거된다. 결과적으로, 제1 트랜지스터쌍 (601a, 601b) 으로흐르는 V dd 로부터의간섭 은상기트랜지스터들을코페이절하게 (cophasally) 통과하는데, 이트랜지스터들이완전히정합되는경우에는이들의드레인전위는동일하게된다. 따라서, 제1 트랜지스터쌍 (601a, 601b) 의드레인들간의단락이제공될수있다. 이러한단락은제1 트랜지스터쌍 (601a, 601b) 사이의임의의부정합이제2 트랜지스터쌍 (602a, 602b) 에대해서볼수없을것이라는것을의미한다. 차동신호에대해, 상기드레인들의단락이없는경우에는드레인전위들은동일하지않으며, 드레인들에는신호접지가제공되지않는다. 그러나, 단락의제공은차동신호에대한가상접지점을제공하며, 이에따라차동출력임피던스, 결과적으로차동로드임피던스이득이감소된다. 제1 트랜지스터쌍 (601a, 601b) 의드레인들을단락시킴으로써이들트랜지스터간의부정합을처리한후, 제2 트랜지스터쌍 (602a, 602b) 의나머지 2개의 PMOS 트랜지스터들, 및제3 트랜지스터쌍 (603a, 604a) 의 NMOS 트랜지스터들사이의부정합은제한된 CMRR의소스로서남겨진다. 공통모드관점에서, 로드임피던스는병렬접속되지않지만, 차동부하임피던스는전술한바와같이병렬접속된다. 병렬접속된, 즉 601a가 601b에병렬접속되고, 602a가 602b에병렬접속된제1 및제2 트랜지스터쌍들 (601a, 601b, 602a, 602b) 의트랜지스터들과함께, 제3 및제4 트랜지스터쌍 (603a, 603b, 604a, 604b) 의 NMOS 트랜지스터들은제1 트랜지스터쌍 (601a, 601b) 의드레인들이단락된때 ( 도시되지않음 ) 에각각 g ds603 +g ds602 의저주파로드를경험한다. 그러나, 제1 및제2 트랜지스터쌍 (601a, 601b, 602a, 602b) 이도 4에도시된제1 실시예에서와같이접속될때에는제3 및제4 트랜지스터쌍 (603a, 603b, 604a, 604b) 의 NMOS 트랜지스터들의각각의부하가대략 g ds603 +g ds602 g ds601 /g m602 로되어, 보다높은차동이득이발생하는데, 여기서 g m 은트랜지스터의트랜스컨덕턴스이다. 본발명의다른실시예 ( 도시되지않음 ) 에따르면, 제3 및제4 트랜지스터쌍 (603a, 603b, 604a, 604b) 의 NMOS 트랜지스터들의로딩, 즉제1 및제2 트랜지스터쌍 (601a, 601b, 602a, 602b) 은저항기를구비할수있다는점에유의해야한다. [0047] 꼬리전류소스들, 즉제4 트랜지스터쌍 (604a, 604b) 의게이트들을출력터미널들 (605a, 605b)( 결과적으로제2 트랜지스터쌍 (602a, 602b) 의드레인들 ) 에접속시키는것은정상적으로제4 트랜지스터쌍을트라이오드 (triode) 영역으로강제할것이다. 그러나, 제3 및제4 트랜지스터쌍 (603a, 603b, 604a, 604b) 간의길이대폭의비 (length-over width ratio) 를적절히조절함으로써제4 트랜지스터쌍 (604a, 604b) 은제3 트랜지스터쌍의백-게이트 (back-gate) 효과를고려할경우에도거의펜토드 (pentode) 영역에있을것이다. 또한, 트랜지스터들주위에여러기판콘택을추가하고레이아웃대칭성을최대화함으로써 CMRR은충분히높아지는반면, 접지와기판사이의간섭은단락된다. 바람직한실시예에따르면, 기본증폭기셀 (600) 의 PMOS 트랜지스터들및 NMOS 트랜지스터들은바이어스를단순화하기위하여동일한방식으로크기조절된다. 따라서, 트랜지스터들의사이징, 즉폭대길이의비 (width-over-length ratio, Z) 는바람직한실시예에따라다음과같이제공된다 : 수학식 1 [0048] [0049] 그러나, 다른실시예에서이관계는실질적으로 1 보다큰경우에, 바람직하게는 3 보다큰경우에는상이할수 있다. 이관계가만족되지않는경우, 기본증폭기셀의트랜지스터들 (601a-604b) 은접지수단또는 V dd 에접 - 9 -

10 속되는트랜지스터들 ( 즉, 제1 트랜지스터쌍 (601a, 601b) 및제4 트랜지스터쌍 (604a, 604b)) 을보다낮은임피던스를제공하는선형영역으로강제하지않고는공통바이어스를가질수없다. 그러나, 다른실시예들에서사이징의다른관계들은 >10일수있으며, 공통바이어스를계속사용할수있다. 10의비는후술하는이유때문에선택된다. 또한, 또다른실시예에서는스플릿바이어스가제공되며, 상기관계를만족시킬필요는없다. [0050] v n 2 kt/c 및커패시턴스 C Cgs603 (C gs603 은제 3 트랜지스터쌍 (603a, 603b) 의게이트 - 소스커패시턴스 ) 이므로, 양호하고충분한정합을계속얻으면서간섭을낮게유지할수있도록트랜지스터들을가능한한작게유지하는것이바람직하다. 또한, 출력터미널들 (605a, 605b) 각각은 C gd603 +C gd602 +C' gs603 에의하여로드되며, C' gs603 은동일한방식으로사이징되는다음스테이지의입력커패시턴스이다. 또한, 제3 트랜지스터쌍 (603a, 603 b) 으로유입하는간섭을최소화하기위해기본증폭기셀 (600) 의 PMOS 트랜지스터들 (601a, 601b, 602a, 602b) 의사이징을최소화하는것이유리하다. [0051] 본발명에따르면, 노이즈레벨을최소화하는것외에도, 노이즈 / 간섭비 (i n 2 /il 2 ) 를최대화하는것이, 즉간섭 신호를가능한한낮게유지하는것이바람직하다. 노이즈레벨은다음과같이근사화될수있다 : 수학식 2 [0052] [0053] 여기서, 수학식 3a [0054] 수학식 3b [0055] [0056] 수학식 2, 3a 및 3b 를조합하여, 다음식을얻는다 : 수학식 4 [0057] [0058] 여기서, 노이즈레벨은트랜지스터의채널길이 (L) 및동작전류 (quiescent current, I ds ) 의함수로서 표현된다. 상기식에서, Cox는산화물용량이고, k는볼쯔만상수, T는절대온도, 는이동도, W는트랜지스터의채널폭, V T 는임계전압, Vgs는게이트-소스전압이다. 식 2-4로부터알수있듯이, 게이트오버드라이브전압 (Vgs-V T ) 의증가는트랜스컨덕턴스를증가시키며 ( 수학식 3a), 이는또한노이즈전류를증가시킨다 ( 수학식 2). [0059] 후술하는바와같이기본증폭기셀 (600) 및노이즈소스 (11) 로흐르는간섭은단일단 (single-ended) 노이즈 결합과부정합의곱에비례한다. 단일단노이즈결합은 V dd, 접지수단등과같은간섭소스와신호노드간

11 의임피던스에의존한다. 캐스코드된제 1 및제 2 트랜지스터쌍 (601a, 601b, 602a, 602b) 의토폴로지선택을 이용하고, 수학식 1 에따라부하임피던스를최대화하는장치사이징을제공하여임피던스를최대화하는것은 단일단노이즈결합을최소화한다. [0060] 기본증폭기셀 (600) 의부정합부분은간섭을가능한한낮게유지하는데중요하다. 트랜지스터의실제채널길이 (L) 및채널폭 (W) 은토폴로지에의존하지만, 수학식 1에따라기본증폭기셀 (600) 의컴포넌트들간의비율을유지함으로써성능은기술변화및바이어스조건에충분히강할것이다. 본발명의일실시예에따르면, 다음의특성을가진 CMOS 집적회로가기본증폭기셀 (600) 로사용된다 : 수학식 5 [0061] 수학식 6 [0062] 수학식 7 [0063] [0064] [0065] 여기서, σ Vt 는임계전압부정합이고, σ KP 는이득부정합, L eff 는전기적채널길이이다. 수학식 5-7 을이용하여, 상대적동작전류 (Ids) 부정합은다음식에의해근사화된다 : 수학식 8 [0066] [0067] Vgs-V T 100mV 일때, 이득 (KP) 및임계전압 (V T ) 부정합은동일사이즈이다. 이것은기본증폭기셀 (600) 의가 장낮은유용한동작점인데, 이는주어진전류에대해너무짧은채널길이 (L) 가 V E = V gs - V T 를감소시키므로, 정합은낮은게이트오버드라이브전압 V E =Vgs-V T 으로저하되어, Ids 부정합이증가하기때문이다 ( 수학식 8 참조 ). 보다낮은게이트오버드라이브전압에서, Vgs 및 V T 는거의동일크기가되는데, V T 의변화에의해발생하는 V E 의상대적변화는더커진다. 따라서, 낮은게이트오버드라이브전압은트랜스컨덕턴스를낮추며, 이는또한노이즈레벨을낮추고동작전류부정합을증가시킨다. [0068] 간섭전류 (i I ) 는부정합 (σ) 에비례하며, 따라서노이즈 / 간섭비를정할수있다. 수학식 9 [0069] [0070] 수학식 9 는주어진바이어스전류버젯 (budget) Ids 에대해소자들을짧고넓게만드는것이필요하다는것을 보여준다. V E = Vgs-V T 100mV 인바람직한실시예에서, 전류는트랜지스터의적절한채널폭을선택함으로써 설정된다. [0071] 최소길이의트랜지스터는매우높은출력컨덕턴스 ( 낮은개방회로전압이득 ) 를갖는다. 따라서, 장치사이

12 징을최소채널길이의정수배로유지하는것이바람직하다. 이에기초할때, 일실시예에따르면, 기본증 폭기셀 (600) 의사이징은다음과같다 : 수학식 10 [0072] [0073] 수학식 10 에따라 2.5μm 의채널길이를갖는사이징은 σ VT 0.25mV 의임계전압부정합, 및 σ KP 0.25% 의트랜스컨덕턴스부정합을유발한다. 이에따르면, 게이트오버드라이브전압 (V E =Vgs-V T ) 이 100mV 를초과할 때, 이는 CM 신호의 40dB 정도의감쇠에해당한다. 본발명의다른실시예에따르면보다큰면적의트랜지스 터가가능하다는점에유의해야한다. 그러나, 보다큰게이트면적은노이즈레벨도감소시킨다. [0074] [0075] [0076] [0077] [0078] [0079] [0080] [0081] [0082] 다른실시예에서, 기본증폭기셀의사이징은다음의범위내에서선택된다 : W603=W602= μm L603=L602= μm W601=W604= μm L601=L604= μm 여기서, W는트랜지스터의폭이고, L은트랜지스터의길이이다. 입력이접지수단에 AC 방식으로접속되는기본증폭기셀 (600) 은노이즈소스 (11) 로이용되는노이지증폭기 (100) 를형성한다. 도시되지않은다른실시예에서, 기본증폭기셀 (600) 의입력은고정전위에 DC 방식으로접속되어노이지증폭기 (100) 를형성한다. 기본증폭기셀 (600) 의 MOS 트랜지스터의고유노이즈는기본증폭기셀 (600) 의입력터미널들 (606a, 606b) 을접지수단에 AC 방식으로단락시킴으로써열적노이즈로서이용된다. 도 5에본발명의일실시예에따른노이지증폭기 (100) 가도시되어있다. 노이지증폭기 (100) 는상기한변형을가진기본증폭기셀 (600) 에대응한다. 따라서, 기본증폭기셀 (600) 및노이지증폭기 (100) 의동일한컴포넌트는동일한번호로표시된다. 결과적으로, 예컨대기본증폭기셀 (600) 의제1 트랜지스터쌍 (601a, 601b) 은노이지증폭기 (100) 의제1 트랜지스터쌍 (101a, 101b) 에대응한다. 노이지증폭기 (100) 의입력터미널들 (106a, 106b) 을접지수단에접속시킴으 로써, 각각의출력터미널 (105a, 105b) 는노이즈전류 i 2 n~ 4kTBg m KT/C gs ㆍ g 2 m 를발생시키는데, 여기서 B는노이즈대역폭이고, Z는채널폭대길이비이며, A는채널면적이다. 결과적으로, 소자가작으면작을수록 Cgs도작아지며, 생성되는노이즈레벨은높아진다. 그러나, 너무작은소자사이즈는부정합을유발하는데, 이는전술한바와같이낮은게이트오버드라이브전압으로정합이저하되기때문이다. [0083] [0084] [0085] 증폭기 (12) 는 2개의캐스케이드증폭기셀 (200, 300) 을포함한다. 제1 증폭기셀 (200) 의설계는전술한기본증폭기셀 (600) 에대응하고, 제2 증폭기셀 (300) 은후술하는차동증폭기이다. 제1 증폭기셀 (200) 의상세는도 6a에개시되어있다. 기본증폭기셀 (600) 및증폭기셀 (200) 의동일컴포넌트는노이지증폭기 (100) 와관련하여전술한바와같이동일번호로표시된다. 노이지증폭기 (100) 의출력터미널들 (105a, 105b) 은각각제1 증폭기셀 (200) 의입력터미널들 (206a, 206b) 에접속된다. 또한, 노이지증폭기 (100) 및제1 증폭기 (20 0) 는기본증폭기셀 (600) 을참조하여전술한바와같이동일바이어스 bias 1, bias 2 를이용한다. 다음증폭기들 (200, 300) 에의한노이즈소스 (11) 의로딩은노이즈를그다지많이감소시키지않는다. 이것은기본증폭기셀 (600) 과관련하여전술한바와같이제1 및제2 증폭기들 (200, 300) 의사이징이노이즈증폭기 (100) 의크기와거의유사하기때문이다. 도 6b는제2 증폭기 (300) 의일실시예의상세한설계를나타낸다. 차동증폭기인제2 증폭기 (300) 및기본이

13 득셀 (600) 의동일컴포넌트는동일번호로표시된다. 결과적으로, 예를들어기본증폭기셀 (600) 의제1 트랜지스터쌍 (601a, 601b) 은제2 증폭기 (300) 내에그의등가물 (301a, 301b) 을갖는다. 제1 증폭기셀 (200) 의출력터미널들 (205a, 205b) 은각각제2 증폭기 (300) 의제1 및제2 입력터미널들 (306a, 306b) 에접속된다. 기본증폭기셀 (600) 과제2 증폭기셀 (300) 의차이는다음과같다. 후술되지않는제2 증폭기셀 (300) 의모든컴포넌트및접속은기본증폭기셀 (600) 에대응한다. [0086] 제 1 바이어스 (bias 1 ) 만이바이어스터미널 (307) 를통해제 2 증폭기셀 (300) 에, 즉제 1 트랜지스터쌍 (301a, 301b) 의게이트들에접속된다. 또한, 제2 트랜지스터쌍 (302a, 302b) 사이의접속들은상이하다. 트랜지스터 (302b) 의게이트는트랜지스터 (302a) 의드레인에접속되고, 트랜지스터 (302a) 의게이트는트랜지스터 (304a) 의게이트및그자신의드레인에접속된다. 또한, 하나의출력터미널 (305) 만이제공되어, 트랜지스터 (302b) 의드레인과트랜지스터 (303b) 의드레인사이의접속부에접속된다. [0087] [0088] [0089] 본발명의일양태에따르면, 차동이득을최대화하기위하여차동오프셋의보상이바람직하다. 결과적으로, 출력노이즈레벨, CMRR 및 PSRR( 전원거부율 ) 도최대화된다. 도 3에도시된실시예에서는, 차동오프셋을보상하고차동이득을최대화하기위하여 DC 결합구조가선택되었다. CM 이득이안정적이기위하여 <1, 즉 1보다작거나음이어야하므로노이즈소스 (11) 는음의차동이득을가진체인을형성하기위해제1 및제2 증폭기셀 (200, 300) 과캐스케이드되었다. 1보다큰 CM 이득을가진증폭기회로는 CM 전압에대해불안정하며, 코페이절로셀프오실레이팅하기시작하는데, 즉동작점들이변하여차동신호가 0이된다. 제1 증폭기 (200) 의출력터미널들 (205a, 205b) 이피드백필터 (15) 를통해노이즈증폭기 (100) 의입력터미널들 (106a, 106b) 에접속되는 DC 보상피드백루트가제공된다. 도 7에피드백필터 (15) 의원리가도시되어있다. 피드백필터 (15) 는접지수단및제1 저항기 (R 1 ) 에접속된 대형커패시터 (Cp) 를포함한다. 저항기 (R 1 ) 는제 2 커패시터 (Cz) 와병렬로결합된제 2 저항기 (R 2 ) 에직렬로접 속된다. 제 2 저항기 (R 2 ) 및제 2 커패시터 (Cz) 는필터 (15) 의입력터미널 (i) 에결합되는제 3 저항기 (R 3 ) 에직렬 로접속된다. 필터 (15) 의출력터미널 (o) 는제 1 및제 2 저항기들 (R 1, R 2 ) 사이의접속부에접속된다. [0090] 피드백필터 (15) 는 2 개의극 (poles) 및제로 (zeroes) 를갖는다. 저주파극시정수 (low-frequency pole time constant) 는 τ p1 =(R 3 +R 2 )C p 에의하여지배되고대응하는제로는 τ z1 =R 1 C p 에의하여지배된다. 위상보상을제공 하기위하여, Cz가제공되어고주파팬텀제로 (high-frequency phantom-zero) 를삽입한다. 저주파극은 DC 이득을 1(unity) 로설정하며, 여기에서 DC 오프셋은최소화된다. 증폭기들의차동구조에의하여제공된낮은오프셋으로인하여, 노이지증폭기 (100) 및제1 증폭기 (200) 만이 DC 피드백루프의내부에있다. 이것은전술된바와같이 100mV 정도의적절한값에서출력오프셋을유지하면서주파수보상을간략화시킨다. 주목해야하는바와같이, 노이즈이득은저주파극으로인하여 DC 피드백에의한영향을받지않는다. [0091] 도 8 은제 1 및제 2 필터들 (700a 및 700b) 을포함하는피드백필터 (15) 의일실시예를도시한다. 각각의필터 (700a, 700b) 는한체인의패스트랜지스터들 (pass-transistors) 및게이트커패시터들에기초한다. 다섯개의 롱채널트랜지스터들 (R 3 에대응하는 701a 및 701b, R 2 에대응하는 702a 및 702b, 및 R 1 에대응하는 703) 의캐스 케이드가 MOS 트랜지스터들을이용하여제공된다. 여기에서, 상기트랜지스터들은 PMOS 트랜지스터들로서제공된다. 트랜지스터들 (701a, 701b, 702a, 702b, 703) 의벌크는 V dd 에연결되고게이트들은접지수단에연결된다. 트랜지스터 (701a) 의소스는입력터미널 (704) 에연결된다. 트랜지스터 (701a) 의드레인은트랜지스터 (701b) 의소스에연결되고, 트랜지스터 (701b) 의드레인은트랜지스터 (702a) 의소스에연결되고, 트랜지스터 (702a) 의드레인은트랜지스터 (702b) 의소스에연결되며, 트랜지스터 (702b) 의드레인은트랜지스터 (703) 의소스에연결된다. 또한커패시터 C z 에대응하는커패시터 (705) 의제1 터미널은트랜지스터 (701b) 의드레인과트랜지스터 (702a) 의소스사이의접속에연결되며, 커패시터 (705) 의제2 터미널은트랜지스터 (702b) 의드레인과트랜지스터 (703) 의소스사이의접속및출력터미널 (706) 에연결된다. [0092] 필터커패시터 C p 는 MOS 트랜지스터들을이용하는다섯트랜지스터들 (707a-707e) 의체인으로부터만들어진다. 여기서, 이트랜지스터들 (707a-707e) 은 NMOS 트랜지스터들을포함한다. 트랜지스터들 (707a-707e) 의소스, 벌크및드레인은각각접지수단에연결된다. 또한, 상기트랜지스터들 (705a-705e) 의게이트는트랜지스터 (703) 의드레인에연결된다. 상기트랜지스터들 (705a-705e) 의드레인은, 도 8에서알수있는바와같이, 후속하는트랜지스터의소스에연결된다

14 [0093] 롱채널 (long-channel) 트랜지스터들 (701a, 701b, 702a, 702b, 703) 은제 1 증폭기셀 (200) 의출력스테이지의 로딩을최소화시키고필터시정수를최대화시키도록사이즈되는 PMOS 장치들로서구현된다. MOS 모델은롱채널 트랜지스터들에대한출력컨덕턴스를다루는데적합하지않으므로, 예를들어, R 2, R 3, 및 C p 를모델링하기위 하여수개의트랜지스터들이이용되었다. 또한, 트랜지스터내의분산된효과 (distributed effect) 모델의일부는상실될것이다. 따라서, 출력컨덕턴스모델링에지나친스트레스를가하지않기위하여, 그리고모델링된분산된게이트효과의일부를얻기위하여, 수개의트랜지스터들이이용된다. 주목되어야하는바와같이, 본발명의다른실시예들에서는상이한수의패스장치들이이용될수있다. 큰신호레벨에서, 필터는강력한 2차성분 (second order component) 을갖는비선형일것이다. 그러나, 이러한비선형성은증폭기셀 (100, 20 0) 의 CM 피드백에의하여억제될것이다. [0094] 커패시터 Q 를너무낮게하지않기위하여병렬로연결된다섯개의와이드 NMOS 트랜지스터들 (707a-707e) 에의 하여제공된도 8 의실시예에필터커패시터 C p 가존재한다. 트랜지스터 (705a-705e) 의채널영역은일실시예 에서는대략 A=5 ㆍ 25 μmㆍ 5 μm =625pm 2 이며, 이것은대략 6.25 pf 의커패시터사이즈에대응한다. [0095] [0096] [0097] 대안의실시예에서, 각각의필터 (700a, 700b) 의임의의 PMOS 트랜지스터는하나의 NMOS 트랜지스터로대체되고임의의 NMOS 트랜지스터는하나의 PMOS 트랜지스터에의하여대체되며, 여기에서필터의극성은전환될것이다. 제1 피드백필터 (700a) 의입력터미널 (704) 은제1 증폭기셀 (200) 의제2 출력터미널 (205b) 에연결된다. 제1 필터 (700a) 의출력터미널 (706) 은노이지증폭기 (100) 의제1 입력터미널 (106a) 에연결된다. 제2 피드백필터 (700b) 의입력터미널 (704) 은제1 증폭기셀 (200) 의제1 출력터미널 (205a) 에연결되고제2 피드백필터 (700b) 의출력터미널 (706) 은노이지증폭기 (100) 의제2 입력터미널 (106b) 에연결된다. 노이지증폭기 (100) 의입력터미널 (106a, 106b) 에피드백필터 (700a, 700b) 를연결하는것은필터커패시터 Cp, 즉트랜지스터 (707a- 707e) 를통하여접지수단에 AC 방식으로상기입력터미널을단락시킬것이다. 두개의밸런스된 DC 피드백필터 (700a, 700b) 를제공하는것은노이지증폭기가매우고속으로세틀링되도록한다. 증폭기들의동작점의공통모드성분 ( 전압 ) 은큰시정수 (τp1=(r 3 +R 2 )Cp) 로인하여늦은세틀링을갖지만, 노이지증폭기 (100) 및제1 증폭기 (200) 사이의대칭성으로인하여노이즈는공통모드성분이세틀링되기훨씬이전에이용가능하다. 피드백필터들이세틀링되지않았지만, 상기증폭기들의공통모드피드백은그로부터의출력신호를적절한레벨에서유지한다. 또한, 제1 증폭기셀 (200) 은세틀링을필요로하지않을것이고항상활성영역에존재할것이다. 피드백필터들의세틀링은코페이절 (cophasal) 이며, 피드백필터 (700a, 700b) 의세틀링동안제1 증폭기셀 (200) 의출력터미널 (205a, 205b) 에코페이절세틀링변동이제공된다. 따라서, 차동증폭기 (300) 에의하여추출된세틀링변동으로인한입력신호들변동사이의차이는세틀링이안정되지않더라도제2 증폭기 (300) 의출력터미널 (305) 에증폭된노이즈신호를제공하는데이용된다. 본발명의대안의실시예에서제공될수있는전형적인단일 DC 피드백필터는이것을달성할수없을것이다. 또한, 예시적인오실레이팅수단은본발명에따른장치가스위치온되는경우즉시오실레이팅을개시하며, 여기에서, 오실레이팅수단 (13) 의고유노이즈는증폭기변동차이와함께이용되어피드백필터들 (700a, 700b) 이세틀링하기전에오실레이팅수단을조정한다. 또한, 차동피드백은노이지증폭기 (100) 및제1 증폭기셀 (200) 의충분한공통모드리젝션을필요로하며그렇지않으면그들은교차결합된 (cross-coupled) 피드백 ( 제1 증폭기셀 (20 0) 의제1 출력터미널은제2 피드백필터 (700b) 를통하여노이지증폭기 (100) 의제2 입력터미널 (106b) 에연결되며, 그역도성립됨 ) 으로인하여불안정하게되어정의 (positive) 공통모드피드백을야기할것이다 ( 그러나루프이득 <<1). [0098] 커패시터 C z 를이용하여팬텀제로보상 (phantom-zero compensation) 을제공함으로써 DC 피드백루프내부에노 이지증폭기 (100) 및제1 증폭기셀 (200) 만을포함하면서, 로우패스필터와같은임의의순방향경로이득정형 (forward path gain-shaping) 을삽입하지않고안정도마진을충분히유지하는것이가능하다. 이것은노이즈증폭기이득및노이즈대역폭을최대화시키며, 이것은더높은출력노이즈레벨에기여한다. 또한, 제2 증폭기 (300) 로부터의모든 1/f 노이즈는, 상기증폭기가피드백필터 (15) 의외부에있으므로, 후속하는오실레이터수단 (13) 에공급되어, 추가로노이즈 / 간섭비율을개선할것이다. [0099] 도 3에서, VCO로서구현된예시적인오실레이팅수단 (13) 의한원리가도시된다. 오실레이팅수단 (13) 은링오실레이터구조를가지는데, 그이유는링오실레이터들은본발명과함께사용되는경우바람직한, 그들의불량한노이즈특성, 즉높은노이즈레벨들로알려져있기때문이다. 오실레이팅수단 (13) 은세개의오실레이터증폭기 (400a, 400b, 440c) 및전술된차동증폭기 (300) 에대응하는차동증폭기 (500) 를포함한다. 주목되어야

15 하는바와같이, 대안의일실시예의오실레이팅수단 (13) 은전류입력을가지는전류제어된오실레이터로서 제공될수있으며, 여기에서증폭기 (12) 는전류출력터미널이제공된다. 차동증폭기 (500) 의출력터미널은 상기증폭기에의하여생성되는랜덤시퀀스의비트들을제공할것이다. [0100] 도 9는오실레이터증폭기 (400a) 의일실시예의상세한설계를도시한다. 오실레이터증폭기 (400b 및 400c) 는오실레이터증폭기 (400a) 에대응한다. 따라서, 이하에서는오실레이터증폭기 (400a) 만설명될것이다. 오실레이터증폭기 (400a) 는일부수정을갖는기본증폭기셀 (600) 에기초한다. 따라서, 기본증폭기셀 (600) 및오실레이터증폭기 (400a) 의동일한구성요소들은동일한부호들로지시된다. 따라서, 예를들면, 기본증폭기셀 (600) 의제1 트랜지스터쌍 (601, 601b) 은오실레이터증폭기 (400a) 의제1 트랜지스터쌍 (401a, 401b) 에대응하고, 기본증폭기셀 (600) 의제2 트랜지스터쌍 (602a, 602b) 은오실레이터증폭기 (400a) 의제2 트랜지스터쌍 (402a, 402b) 에대응한다. 그러나, 기본증폭기 (600) 와오실레이터증폭기 (400a) 사이에몇가지차이점이존재한다. 스플릿바이어스 (split bias) 를제공하기위하여, 오실레이터증폭기 (400a) 는제1 및제2 바이어싱장치 (408a, 408b) 가제공된다. 일실시예에따라, 상기바이어싱장치들은 PMOS 트랜지스터들로서제공된다. 제1 바이어싱장치 (408a) 의게이트는바이어스터미널 (407a) 을통하여제1 바이어스 bias 1 에연결되고, 상기트랜지 스터의소스및벌크는 V dd 에연결되며, 드레인은트랜지스터 (401a) 의드레인과트랜지스터 (402a) 사이의접속에연결된다. 또한, 트랜지스터 (401b) 의게이트는제1 바이어스 bias 1 에연결된다. 제2 바이어싱장치 (408b) 의게이트는제3 바이어스터미널 (409) 을통하여제3 바이어스 bias 3 에연결되고, 상기트랜지스터의소스및벌크는 V dd 에연결되며, 드레인은트랜지스터 (401b) 의드레인과트랜지스터 (402b) 의소스사이의접속에연결된다. 또한, 트랜지스터 (401a) 의게이트는제3 바이어스 bias 3 에연결된다. 오실레이터증폭기 (400a) 의다른모든접속들은기본증폭기셀 (600) 에따른접속들에대응한다. [0101] 오실레이터증폭기 (400a) 의꼬리전류소스 (404a, 404b) 는낮은 CM 이득을제공하여상기증폭기가차동적으로오실레이팅하도록강제한다. 오실레이터증폭기 (400a-400c) 의홀수개의사용 ( 즉, 본경우에는세개 ) 은 CM 이득이전술된바와같이음수 (negative) 인것으로가정하는경우 CM 안정성 (stability) 을확보한다. 그러나, 제3 오실레이터증폭기 (400c) 의출력터미널 (405a, 405b) 과제1 오실레이터증폭기 (400a) 의입력터미널 (406a, 406b) 사이에제공된피드백접속 (450a, 450b) 이교차결합되어팬텀네거티브피드백 (phantom negative feedback) 을제공하는경우, 차동의의미에서, 짝수개의오실레이터증폭기가작용할것임이주목되어야한다. 교차결합 (cross-coupling) 으로부터발생하는코페이절기생전압은꼬리전류소스 (404a, 404b) 에의하여억제될것이다. 그러나, 피드백접속 (450a, 450b) 이교차결합되는경우피드백루프는증폭기스테이지들의짝수또는홀수여부와는무관하게불안정한동작점을가질것이다 ( 즉, V dd 또는접지로래치할것임 ). 따라서, 홀수 의오실레이터증폭기들이오실레이팅수단 (13) 의바람직한실시예에따라선택되었다. [0102] 본발명의일특징은노이즈신호가이용되어바이어스전압 bias 3 를변화시킬수있으며, 이것은오실레이팅수 단 (13) 의튜닝 (tuning) 을제공한다. 오실레이터증폭기 (400a, 400b, 400c) 의적절한바이어스 (bias 1, bias 2 ) 의경우바이어스전압 bias 3 는제1 및제2 증폭기셀 (200, 300) 의입력및출력전압동작점 (quiescent points) 과동일한공칭값을가져야한다. 오직제로들또는 1들의긴시퀀스를제공하지않도록랜덤출력비트스트림을보장하기위하여 bias 3 의모든가능한세팅에대하여오실레이팅수단 (13) 이오실레이팅하는것이중요하다. 또한, 오실레이팅수단 (13) 이바이어스 bias 3 의모든가능한세팅동안오실레이팅하지않는중이라면, 예를들어, 세틀링시간은부정적으로 (negatively) 영향받을수있다. 노이지증폭기 (100) 로부터의증폭된노이즈인, 제2 증폭기 (300) 의출력은바이어스 bias 3 로서이용된다. 제2 증폭기 (300) 의출력터미널 (305) 은바이어스 bias3의변조 (modulation) 를제공하는오실레이터증폭기 (400a-400c) 의제3 바이어스터미널 (409) 에연결된다. [0103] 바이어스수단 (16) 의제 1 출력터미널 (17) 은제 1 바이어스전압 bias 1 을제공하며제 2 출력터미널 (18) 은제 2 바이어스전압 bias 2 를제공한다. 바이어스수단 (16) 의제1 출력터미널 (17) 은노이지증폭기 (100), 제1 및제 2 증폭기셀 (200, 300), 오실레이터증폭기 (400a-400c), 및차동증폭기 (500) 의제1 바이어스입력터미널에연결된다. 바이어스수단 (16) 의제2 출력터미널 (18) 은노이지증폭기 (100), 제1 및제2 증폭기 (200, 300), 및오실레이터증폭기 (400a-400c) 의제2 바이어스입력터미널에연결된다. 바이어스수단 (16) 은안정된바이어스 bias 1 및 bias 2 를제공하기위하여증폭기셀과유사한장치사이징 (device sizing) 을갖는집적회로로서제공될수있다. 바이어스수단 (16) 의특정한구성은적절한제1 및제2 바이어스 bias 1, bias 2 가제공되는한상이

16 한설계들에의하여제공될수있다. 그러나, 바이어스수단 (16) 이동일한집적회로내에서노이즈신호 (10) 를 생성하는장치와함께제공될수있다면바람직하다. [0104] 본발명은바람직하고대안적인실시예들을참조하여설명되었다. 그러나, 본발명은전술된바와같은특정한 실시예들에한정되는것은아니며, 이하의독립청구항들에의하여최상으로한정된다. [0021] [0022] [0023] [0024] [0025] [0026] [0027] [0028] [0029] [0030] [0031] 도면의간단한설명본발명의실시예들및다양한다른측면들이첨부된도면을참조하여보다상세하게기술될것이다. 도 1은노이즈신호를발생시키는장치를포함하는이동전화를도시하는도면. 도 2는노이즈신호를발생시키는장치의원리를설명하며, 오실레이팅수단을예시하는도면. 도 3은도 2에따른노이즈신호발생장치의일실시예를보다상세하게도시하는도면. 도 4는본발명에따른기본증폭기셀을도시하는도면. 도 5는노이즈증폭기로서구현되는노이즈소스의일실시예를상세하게도시하는도면. 도 6a는도 2의증폭기의제1 증폭기셀의일실시예를상세하게도시하는도면. 도 6b는도 2의증폭기의제2 증폭기셀의일실시예를상세하게도시하는도면. 도 7은본발명에포함되는 DC 보상피드백필터의원리를설명하는도면. 도 8은도 7의피드백필터의일실시예를보다상세하게도시하는도면. 도 9는도 2의예시적인오실레이팅수단의발진기증폭기의일실시예를상세하게도시하는도면. 도면 도면

17 도면 2 도면

18 도면 4 도면

19 도면 6a

20 도면 6b 도면

21 도면 8 도면