마프

Size: px
Start display at page:

Download "마프"

Transcription

1 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 1 1 MICROPROCESSOR Microprocessor 의구성요소와 CPU 내부구조

2 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 2 2 학습개요 이번시간에는... Microprocessor 의구성요소와 CPU 내부구조 에대해알아보겠습니다. Microprocessor 학습목표 마이크로프로세서의구성요소와 CPU 내부구조에 대하여요소별동작원리를공부한다. 학습목차 마이크로프로세서구조 BUS STRUCTURE CPU 내부구조

3 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 3 3 마이크로프로세서구조 1. 대형컴퓨터와마이크로프로세서의구조적인비교 대형컴퓨터 (Mainframe Computer) CPU Control 마이크로프로세서 (Microprocessor) CPU Control Input Arithmetic Output Input Arithmetic Output Memory Memory

4 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 4 4 마이크로프로세서구조 1) 마이크로프로세서의구조 _1 CPU 란 Central Processing Unit 의약자로, 중앙처리장치라고하는데, 컴퓨터의제어와데이터처리를 하는장치를말하고, 기능상으로는컴퓨터에서두뇌역할을하는장치이다. 대부분의마이크로프로세서는다음과같은구조를가지고있으며크게 4 부분으로나눈다. Execution Unit(EU) Addressing Unit(AU) PC(Program counter) Control Unit (CU) ALU( 연산장치 ) Register Instruction Register(IR) Instruction Decoder ( 해석기 )

5 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 5 5 마이크로프로세서구조 1) 마이크로프로세서의구조 _2 (1) 실행유니트 (Eu : Execution Unit) : Processing Unit + Control Unit 실행유니트는마이크로프로세서의명령어를수행하는장치이다. ALU(Arithmetic Logic Unit) 와제어유니트 (CU:ControlUnit), 레지스터들로구성된다. ALU에서는연산을수행한후중간결과를레지스터에보관한다. (2) Control Unit(CU) 명령어유니트 (Instruction Unit) 은메모리에서가져온명령어를해석하여실행유니트에서수행할수 있도록제어하는장치이다. (3) 어드레싱유니트 (AU : Addressing Unit) 어드레싱유니트은 CPU 가메모리나입출력장치에서데이터를읽거나쓸때, 메모리나입출력 어드레스를만들어주는장치이다.

6 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 6 6 마이크로프로세서구조 1) 마이크로프로세서의구조 _2 AU 에서메모리주소를지정하기위해 address bus 로주소전송 1 Addressing Unit(AU) Address Bus Execution Unit(EU) PC(Program counter) Control Unit (CU) 명령어를 IR 에저장 ALU( 연산장치 ) Instruction Register(IR) 3 Data Bus Memory Unit Register Instruction Decoder ( 해석기 ) 4 명령어를해석하여실행 2 메모리내용을읽어온다

7 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National 학습하기 University 7 7 마이크로프로세서구조 2) CPU 의명령어의구성방식에따른구분 CPU 는명령어의구성방식에따라서 CISC 와 RISC 방식으로구분할수있다. (1) CISC (Complex Instruction Set Computer) 방식의마이크로프로세서 가변길이명령어를사용한다 (1byte~8byte) 프로그램내장방식으로설계되어있다. 명령어가복잡하고개수가많다. 명령어해석기가마이크로프로그램으로구성되어있다, 명령어의길이가 1바이트에서 8바이트까지가변적으로구성되어있다. 명령어가가변적이고복잡하므로 CISC 방식이라고하는것이다 1byte 명령어 Op_code 2byte 명령어 Op_code Operand 3byte 명령어 Op_code Operand Operand Op_code ( 명령어 ) 4byte 명령어 Op_code Op_code Operand Operand Operand ( 실행자 )

8 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 8 8 마이크로프로세서구조 2) CPU 의명령어의구성방식에따른구분 프로그램내장방식 : 동일한 memory 에명령어와데이터를동시에기억시킨후실행하는방식 CISC 방식은 32 비트프로세서인 까지도아무런문제없이적용된기술이므로완벽한하위 호환성을유지할수있었다. 그러나, 이등장하면서단순히 CPU 의클럭 (clock, 동작속도 ) 을 높이는방식으로성능향상을기대할수없으므로 CISC 방식의문제점이드러나기시작했다. 클럭에는한계가있기때문이다. 그래서, 한번에여러개의명령어를동시에수행할수있는기술이 필요하게되었다 부터는일부 RISC 방식을도입하기시작하게된다. Instruction Unit (IU) Execution Unit(EU) Micro code ROM Decoding unit Microprogram 으로구성 Micro code Queue Control Unit ALU Register CISC 방식의마이크로프로세서의 IU 에서명령어해석기가 마이크로프로그램 (microprogram) 으로설계되어있다. 따라서실행속도가 RISC 에비해느리다.

9 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 9 9 마이크로프로세서구조 2) CPU 의명령어의구성방식에따른구분 (2) RISC(Reduced Instruction Set Computer) 명령어가고정된고정길이명령어사용 일반적으로하버드구조로구성되어있다. 명령어개수가적다. 속도가빠르다. 명령어의단일사이클실행 명령어해석기가하드와이어 (hardwire) 로구성되어있다 RISC CPU 는고정된길이의명령어를사용하고명령어의종류가미리정해져있으므로해석속도가빠르고여러개의명령어를처리하기에적합하다는장점이있다 2byte 명령어 Op_code 16bit Operand Sun s Sparc, MIPS R10000, HP PA-Risc, IBM PowerPC, ARM s ARM 펜티엄부터 RISC86 이라는기법이사용되었다

10 Microprocessor 10 마이크로프로세서구조 2) CPU 의명령어의구성방식에따른구분 NAM S.B MDLAB. Electronic Engineering, Kangwon National University 년대에등장한 RISC 방식은최신프로세서의핵심기술로, CPU 에서수행하는모든동작의대부분이몇개의명령어만으로가능하다. RISC 방식의마이크로프로세서의 IU 에서명령어해석기는 Hard wire 로 설계되어있다. 따라서실행속도가 CISC 에비해매우빠르다.. Instruction Unit (IU) Execution Unit(EU) Hardwire 로구성 Bus interface Pre fetch Queue Control Unit ALU Register ( 단점 ) 처리비트단위가변하거나 CPU 의구조가조금만바뀌어도하위프로세서와의호환성이떨어진다.

11 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 3) CPU 의설계방식따른구분 하드웨어적으로컴퓨터의설계방식에따라프로그램내장방식의구조와하버드구조로나누어진다. (1) 프로그램내장방식구조 (Stored program architecture) 프로그램내장방식의구조는그림과같이메모리에명령어 (Op_code) 와실행자 (Operand) 를순차적으로저장한다음순서대로프로그램을실행하는구조를말한다. CPU Address memory Op_code_1 Operand Op_code_2 Operand Operand Op_code_3 Operand Op_code_4

12 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 3) CPU 의설계방식따른구분 (2) 하버드구조 (Harvard architecture) 하버드구조의컴퓨터들은그림과같이명령어들을저장하는프로그램메모리와데이터를저장하는데이터메모리를나누어서서로다른영역에위치하게하고, 프로그램을수행할때에 Op_code_1 이실행될때에데이터메모리에저장된 Operand_1 을읽어와서실행하는구조로되어있다. CPU Address Address Program memory Op_code_1 Op_code_2 Op_code_3 Op_code_4 Data memory Operand_1 Operand_2 Operand_3 Operand_4

13 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 CISC 와 RISC 컴퓨터비교 구분 CISC RISC 명령어길이가변길이명령어 (1-8 바이트 ) 명령어갯수 256 개이상약 30 여개 고정길이명령어 (2 바이트 ) 명령어해석기구조마이크로프로그램하드와이어 설계방식프로그램내장방식하버드구조 속도느리다빠르다 명령어실행사이클명령어마다다름 (4-16 사이클이상 ) 평균적으로 1 사이클

14 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 자료처리방식에따른분류 SIMD(Single Instruction Multiple Data) MMX(Multi-Media extention) 처리를위한명령어로서 64 비트로처리하는명령어구조 VLIW(Very Long Instruction Word) MMX(Multi-Media extention) 처리를위한명령어로서 128 비트혹을 256 비트단위의명령어구조

15 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 컴퓨터성능향상기법 (1) 파이프라인 (Pipeline) 구조 T0 T1 T2 T3 T4 T5 T6 T7 Fetch Decode Read Execute Fetch Decode Read Execute non pipeline 구조의명령어실행 T0 T1 T2 T3 T4 T5 T6 Fetch Decode Read Execute Fetch Decode Read Execute Fetch Decode Read Execute Fetch Decode Read Execute pipeline 구조의명령어실행

16 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 컴퓨터성능향상기법 (2) 하버드구조 (3) 캐쉬메모리 (4) 멀티 CPU (5) DSP

17 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 4) Micro-computer 구성 _1 마이크로컴퓨터는마이크로프로세서 (CPU or MPU) 를사용하여구성된컴퓨터를말한다. 그림에서마이크로컴퓨터의구성은마이크로프로세서와입출력장치, 메모리들로구성되어있음을볼수있다. MICRO-COMPUTER CPU(Central Processor Unit) I/O Control Arithmetic Memory Microprocessor or MPU(Microprocessor Unit)

18 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 4) Micro-computer 구성 _2 아래그림은간단한마이크로프로세서 (CPU or MPU) 를보여주고있다. 구조상으로보면크게두개장치인연산장치 (ALU) 와제어장치 (Control Unit) 로구성되어있으며그외에프로그램카운터 (PC), 메모리주소레지스터 (MAR), 명령어레지스터 (IR), 누산기 (Acc) 등의장치들이내부버스선에의해연결되어있다.

19 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 1) 버스시스템 (bus system) 앞장에서공부하였던내용중에마이크로컴퓨터는마이크로프로세서 + 입출력장치 + 기억장치로구성되어있다고설명하였다. 따라서이장에서는먼저각장치들간의신호를상호전달해주는버스에대하여살펴보기로한다. 그림에서버스선은주소를지정하는주소버스선 (address bus) 과데이터를전송하는데이터버스선 (data bus) 이있다. 주소버스선은 CPU 에서출력되어주변장치들에게단방향으로신호를전송하며, 데이터버스선은장치들간에양방향으로데이터를주고받아야되기때문에양방향버스선으로구성되어야한다 Address Bus( 단방향성 bus) Memory CPU Input Output Data Bus( 양방향성 bus)

20 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 2) Threen Bus System 마이크로컴퓨터의버스시스템은아래와같이 3 가지버스시스템으로구성되어있다. 1 Address Bus : 주소를전송하는버스선 2 Data Bus : 데이터를전송하는버스선 3 Control Bus : 제어신호들을전송하는버스선 CPU Address bus Data bus Control bus I/O RAM ROM

21 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_1 Bus : Data 혹은 Signal 을실어나르는도로를말한다. Buffer ( 완충기 ) : 완충기는아래그림과같이표시하며다음과같은기능을가지고있다 완충기능 전류증폭기능 Data 통로기능 : 전류가역으로흐르지못하게막아주는기능 : 전류를증폭해주는기능 : 데이터를전송하는길을열어주는기능 (1) 완충기능 3 2 (2) 전류증폭기능 CPU 에서출력신호가 10mA 이고주변소자를정상적으로동작시키기위해한개소자당입력전류가 2mA 라고가정하자 팬아웃 (fanout) fanout = 10mA / 2mA = 5

22 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University mA 주변소자 _1 CPU 10mA 2mA 주변소자 _2 2mA 주변소자 _5 (a) 버퍼를사용하지않았을때 2mA 주변소자 _1 2mA Buffer_1 40mA 2mA 주변소자 _2 CPU 10mA 2mA 2mA 주변소자 _20 주변소자 _1 2mA Buffer_2 40mA 2mA 주변소자 _2 (b) 버퍼를사용하였을때 2mA 주변소자 _20

23 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University (3) 데이터통로기능 Buffer A High Impedance Buffer B Path 반드시한번에한개의문만열린다. CPU Buffer C High Impedance

24 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_1 버퍼에는단방향성버퍼와양방향성버퍼로나누어진다. (1) 단방향성버퍼 (unidirectional buffer) 단방향성버퍼는한쪽방향으로만데이터를전송해주는버퍼로서아래그림과같은구조를가지며표와같이선택신호 S 가 0 이면출력 B 는고임피던스 (hi_inpedance) 상태가되어신호가차단된다. 그리고 S 가 1 이되면입력으로들어온 A 신호를출력으로내보내어전달된다. 3 2 A S( 선택신호 ) B( 출력 ) S S B 0 Hi_impedance 1 A B(A에서 B로전달 )

25 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_2 단방향성버퍼의사용예를보면아래그림과같이 CPU 에서메모리나주변장치로주소를지정하기위한주소데이터를전송할때에 74LS244 와같은단방향성버퍼를이용하여연결한다. 즉단방향성버퍼는주소버스선에사용된다. CPU address bus A0-A15 Address bus 74LS244 unidirec tional buffer Address bus 주변장치 or 메모리 address line SL74LS244(Octal 3-State Noninverting Buffer/Line Driver/Line Receiver

26 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_3 (2) 양방향성버퍼 (bidirectional buffer) 양방향성버퍼는양쪽방향으로데이터를전송해주는버퍼로서아래그림과같은구조를가지며표와같이선택신호 S 가 0 이면 A 신호가 B 로전달되고 S 가 1 이면 B 신호가 A 로전달된다. 양방향성버퍼는이런이유로데이터버스선에사용된다. A B S( 선택신호 ) B( 출력 ) 0 A B(A 에서 B 로전달 ) 1 B A(B 에서 A 로전달 ) S

27 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_4 아래그림은 CPU 와메모리나주변장치간에데이터를주고받기위하여양방향성버스를연결한것이다. 양방향성버퍼는 74LS245 와같이양방향으로데이터를전달한다. CPU data bus D0-D15 Data bus 74LS245 bidirec tional buffer 주변장치 or 메모리 Data bus line 74LS245 Octal 3-state Bus Transceivers with Schumitt

28 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 마이크로프로세서구조 BUS STRUCTURE 3) 완충기 (buffer)_5 여기서 3 가지버스시스템을요약해보면다음과같다. 1 Address Bus : Address 를실어나르는버스선 2 Data Bus CPU 에서밖으로만전달한다. Unidirectional Bus Buffer(A0 - A15) : Data 를실어나르는버스선 CPU 와 Memory, I/O device 간에 Data 를양방향으로 상호전달하는버스선 Bidirectional Bus Buffer(D0 - D7) 3 Control Bus (Hardware Action) /MEMR : CPU memory /MEMW : CPU memory /IOR : /IOW : CPU I/O CPU I/O /INT control signal /DMA control signal Manipulate internal register by the CPU

29 MAR Acc Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 1) Z-80 마이크로프로세서내부구조 MPU 는기본적으로연산장치 (ALU), 제어장치 (control), 레지스터 (register) 로구성된다. 레지스터는누산기 (Acc), 프로그램카운터 (PC), 메모리어드레스레지스터 (MAR), 명령어레지스터 (IR) 들로구성되어있다. MPU 외부로어드레스버스, 데이터버스, 제어버스들이나와있다. Address Bus Control Bus PC IR Control Unit Internal Bus Data Bus X Y ALU

30 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 2) Z-80 Microprocessor(MPU) Z-80 MPU 의외부형태는아래그림과같이 Address Bus. Data Bus, Control Bus 들로구성된다 U? M1 MREQ IORQ WR RD REFSH HALT WAIT INT NMI RESET BUSRQ BUSAK CLK A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 A12 A13 A14 A15 D0 D1 D2 D3 D4 D5 D6 D Z80-CPU

31 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 3) Z-80 Microprocessor 내부구조 Z-80 MPU 의내부구조는아래그림과같이범용레지스터 (general purpose register), 특수레지스터 (special purpose register), 누산기 (accumulator), 연산장치 (arithmetic unit), 제어장치 (control unit) 로 해석기 (decoder) 로구성되어있다. 구성되어있으며제어장치는명령어레지스터 (instruction register) 와 이들장치들간의데이터전달은 Address Bus. Data Bus, Control Bus 에의해전달된다. External Address Bus External Data Bus Internal Bus General purpose Register Accumulator Control IR Special purpose Register(PC,SP) ALU Decoder Control Logic External Control Signal Internal Control Signal

32 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 3) Z-80 Microprocessor 내부구조

33 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 인텔 8085 마이크로프로세서 U1 X1 X2 RESET OUT SOD SID TRAP RST 7.5 RST 6.5 RST 5.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 GND Vcc HOLD HLDA CLK(OUT) RESET IN READY IO/M S1 RD WR ALE S0 AD15 AD14 AD13 AD12 AD11 AD10 AD9 AD RST-IN X1 X2 SID TRAP RST 5.5 RST 6.5 RST 7.5 INTR INTA S0 S1 HOLD READY AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 A8 A9 A10 A11 A12 A13 A14 A15 ALE WR RD IO/M RST-OT CLKO SOD HLDA Address Data Bus AD0 - AD7 Address Bus A8 - A15 Control Bus 8085

34 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University RST INTR INTA TRAP SID SOD Interrupt Control Serial I/O Control 8-Bit Internal Data Bus Accumulator (8) Temporay Register (8) Flag (5) Filp Flops Instruction Register (5) Power Supply +5V GND Arithmetic Logic Unit ALU (8) Instruction Decoder And Machine Cycle Encoding B REG (8) C REG (8) D REG (8) E REG (8) H REG (8) G REG (8) Stack Pointer (16) Program Counter (16) Incrementer/Decrementer Address Latch ( 16) Register Array X1 x2 Power Down Timing And Control CLK GEN Control Status DMA Reset Address Buffer (8) Data/Address Buffer (8) CLK OUT READY RD WR ALE S0 S1 IO/M HOLD HLDA RESET IN RESET OUT A15-A8 Address Bus AD7-AD0 Address/Data Bus

35 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 인텔 8086 마이크로프로세서 GND A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND CPU Vcc AD15 A16/S3 A17/S4 A18/S5 A19/S6 SSO MN/MX RD HOLD HLDA WR IO/M DT/R DEN ALE INTA TEST READY RESET (HIGH) (RQ/GT0) (RQ/GT1) (LOCK) (S2) (S1) (S0) (QS0) (QS1) U1 READY CLK RESET INTR RQ/GT0 RQ/GT1 NMI TEST MX 8086 AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 AD8 AD9 AD10 AD11 AD12 AD13 AD14 AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 S0 S1 S2 RD LOCK QS0 QS Address Data Bus AD0? AD15 Address Bus A16 - A19 Control Bus

36 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University MEMORY INTERFACE C-BUS BUS INTERFACE UNIT(BIU) Σ B-BUS ES CS SS DS IP A-BUS INSTRUCTION STREAM BYTE QUEUE EXECUTION UNIT CONTROL SYSTEM EXECUTION UNIT(EU) AH BH CH DH SP BP SI DI AL BL CL DL ARITHMETIC LOGIC UNIT FLAGS

37 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 모토롤라 M68000 마이크로프로세서 D D5 D3 D2 D1 D0 /AS /UDS /LDS R/W /DTACK /BG /BGACK /BR Vcc D6 D7 D8 D9 D10 D11 D12 D13 D14 D15 Vss A23 A22 CLK A21 Vss 16 M Vcc /HALT 17 CPU 48 A20 /RES /VMA E /VPA /BERR /IPL2 /IPL1 /IPL0 FC2 FC1 FC0 A1 A2 A3 A A19 A18 A17 A16 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 PROCESSOR STATUS SYSTEM CONTROL Vcc GND CLK FC0 FC1 FC2 BERR RESET HALT MODE MC68SEC000 A23-A0 D15-D0 AS R/W UDS LDS DTACK BR BG IPL0 IPL1 IPL2 AVEC ADDRESS BUS DATA BUS ASYNCHRONOUS BUS CONTROL BUS ARBITRATION CONTROL INTERRUPT CONTROL

38 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University D0 D1 D2 D3 D4 D5 D6 D7 EIGHT DATA REGISTERS 0 A0 A1 A2 A3 A4 A5 A6 A7 SEVEN ADDRESS REGISTERS USER STACK POINTER PROGRAM PC COUNTER 7 0 CCR STATUS REGISTER Flgure 1. User Programing Model

39 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National 학습하기 University CPU 내부구조 4) 범용레지스터 (General Purpose Register) Z-80 MPU 의범용레지스터는각각 8 비트레지스터로구성되며 A 레지스터는누산기이며 B, C, D, E, H, L 레지스터들로구성된다. 16 비트로사용할때에는 BC, DE, HL 로묶어서사용한다. 그리고 Z-80 에서는주 레지스터 (main register), 보조레지스터 (alternate register) 를가지고있다. main register A Accumulator alternate register A B C B C D E D E H L H L 8bit 8bit 8bit 8bit 16bit 쌍으로사용할때 16bit 로동작 16bit

40 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 5) 연산장치 (AU : Arithmetic Unit) 연산장치는아래그림과같이산술연산, 논리연산, 보수기, 시프트레지스터, 상태레지스터들로구성되어있다. 연산장치의좌측에는 Acc( 누산기 ) 가연결되어연산결과는반드시 Acc에저장되도록설계되어있다. 8/ 8/ Acc Temp register 8/ 8/ ALU 8/ Flag register 8/ 산술연산회로논리연산회로보수기시프트레지스터

41 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 5) 연산장치 (AU : Arithmetic Unit) 8/ 8/ Acc Temp register 8/ 8/ ALU 8/ Flag register 8/

42 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 5) 연산장치 (AU : Arithmetic Unit) 연산장치의기능들은아래와같다. 산술연산회로 : 산술연산인 +, -,, 을수행하는연산회로이다. 논리연산회로 : 논리연산인 AND, OR, XOR, NOT을수행하는연산회로이다. 시프트레지스터 (shift register) : 비트들을좌측혹은우측으로이동시키는기능을가진레지스터이다. 보수기 (complement) : 2진데이터를보수를취하는회로이다. 상태레지스터 (status register) : 연산결과의상태를나타내는플래그 (flag) 들을저장하는레지스터이다.

43 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University Acc General Operand 1 Operand 2 ALU Flag Register 산술연산 ADD ( Acc Acc + General )

44 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 논리연산 AND ( Acc Acc General )

45 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University bit 연산 : ADD HL, BC (HL HL + BC) H L B C Operand 1 Operand 2 ALU Flag Register 1 Acc L : L 레지스터내용을 Acc로읽어온다. 2 Acc Acc + C : Acc와 C 레지스터를가산한다. 3 L Acc : Acc의내용을 L 레지스터에저장한다. 4 Acc H : H 레지스터내용을 Acc로읽어온다. 5 Acc Acc + B : Acc와 B 레지스터를가산한다. 6 H Acc : Acc의내용을 H 레지스터에저장한다.

46 10 (3968 H) Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 산술연산 ADD ( HL HL + BC ) 논리연산 AND ( HL HL BC )

47 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 5) 연산장치 (AU : Arithmetic Unit) ALU 산술연산장치 논리연산장치 보수기 입력데이터 A 입력데이터 B 출력데이터 시프트레지스터 상태레지스터 플래그신호 제어신호

48 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 5) 연산장치 (AU : Arithmetic Unit) A B C out A 7 A 6 A 5 A 4 A 3 A 2 A 1 A 0 B 7 B 6 B 5 B 4 B 3 B 2 B 1 B 0 ALU F 7 F 6 F 5 F 4 F 3 F 2 F 1 F 0 F S 2 S 1 S 0 C in

49 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) Z-80 MPU 의특수레지스터는아래그림과같이구성되어있으며, 각각의특수한기능들을가지고있다. 8bit F I R 상태레지스터 (Flag Register) 인터럽트레지스터 (Interrupt Register) 리플레쉬레지스터 (Refresh Register) IX IY SP PC 지표레지스터 IX(Index Register IX) 지표레지스터 IY(Index Register IY) 스텍포인터 (Stack Pointer) 프로그램카운터 (Program Counter) 16bit

50 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) (1) Program counter (PC) 프로그램카운터는현재읽어올 ( 혹은써넣을 ) 데이터가들어있는메모리 ( 혹은입출력장치 ) 의 번지를지정해주는포인터이다. PC 의기본적인동작과정은아래와같다. 1 현재 CPU 로읽어올 memory 지정 2 memory 내용을읽어온후자동 increment 하여다음실행할번지를미리지정 3 8Bit CPU 의 PC 는 16Bit 로구성된다 CPU Load 제어 Increment 제어 16 Bit Program counter 16 / 지정할메모리주소데이터 AU (Address Buffer) Address Bus(16Bit) Memory 16Bit 2 16 =64K Byte

51 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) Program counter 동작예 1) 8000H 번지부터저장되어있는프로그램을읽어오는과정 1 RUN 8000H 명령어에의해 PC에 8000H를로드한다 (load 기능 ). 2 PC에로드된 8000H는메모리 8000H 번지를지정한다 ( 메모리지정기능 ). 3 지정된메모리의내용 3EH" 가메모리에서읽혀져나오면서 PC는다음번지를지정하기위해자동 1 증가하여 8001H가된다 (1 증가기능 ) 2 PC 에로드된 8000H 는메모리 8000H 번지지정 3 PC 는다음번지를지정하기위해자동 1 증가하여 8001H 가된다 1 RUN 8000H Load 신호 PC 8000H 8000H memory 8000H 3E 8001H H H 02 LD A,33H (A 33H) LD B, 02H (B 02H) PC Increment 8001H memory 8000H 3E 8001H H H 02 LD A,33H (A 33H) LD B, 02H (B 02H)

52 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) Program counter 동작예 2) JUMP 명령어에의한 Jump address load : JUMP 5000H (5000H 번지로점프 ) PC 5000H 1 JUMP 5000H Load 신호 5000H Program counter 동작예 3) Subroutine Call 에의한 subroutine 시작번지 load memory PC 8000H CD CALL 3000H 3000H 8001H 00 1 CALL 3000H Load 신호 8002H 8003H 30

53 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) (2) 스텍포인터 (SP : Stack Pointer) 스텍포인터는 16 비트특수레지스터로서레지스터내용을일시적으로피신시켜두는기능을가지고 있으며아래와같다. 1 Register 내용 (Data) 을일시피신시키는기능 2 LIFO(Last Input First Out) 구조 3 Pointer 는감소하는방향으로지정 4 Subroutine CALL 명령어에의해자동 PC 피신, 복구실행 5 Interrupt 에의한 PC 내용자동피신, 복구실행 6 PUSH, POP 명령어에의해수동 Data 피신복구실행 Stack Pointer ( 피신될데이터번지를지정하는기능 ) CPU Stack Pointer Memory Stack 영역 ( 데이터가피신되는메모리영역 ) 16bit 피신 레지스터

54 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 스텍포인터는 LIFO (Last In First Out) : 마지막에입력된데이터가먼저출력되는구조 ) 구조로되어 있다. 스텍포인터는감소하는방향으로메모리를지정한다. DATA 3 DATA 3 Stack Pointer FEFC FEFD FEFE FFFF DATA 2 DATA 1 Stack Pointer FEFC FEFD FEFE FFFF DATA 2 DATA 1

55 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 예 ) BC,DE 레지스터의내용을 PUSH, POP 명령어로 SP 에피신하였다가복구하는과정 1 초기에 SP 는 FF00H 번지로지정한다. CPU SP AF BC DE FF00H A BC Memory(stack 영역 ) FF00H FEFFH FEFEH FEFDH FEFCH SP 초기위치 FEFBH 2 PUSH BC CPU SP AF BC DE FEFEH A BC Memory(stack 영역 ) FF00H FEFFH 56 FEFEH 78 FEFDH FEFCH SP 초기위치 FEFBH

56 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 3 PUSH DE CPU SP AF BC DE FEFCH A BC Memory(stack 영역 ) FF00H FEFFH 56 FEFEH 78 FEFDH 9A FEFCH BC SP 초기위치 FEFBH 4 POP DE CPU SP AF BC DE FEFEH A BC Memory(stack 영역 ) FF00H FEFFH 56 FEFEH 78 FEFDH FEFCH SP 초기위치 FEFBH

57 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 5 POP BC CPU SP AF BC DE FF00H A BC Memory(stack 영역 ) FF00H FEFFH FEFEH FEFDH FEFCH SP 초기위치 FEFBH

58 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) (3) 지표레지스터 (Index Register) 자신의 address 값을지표로삼아서변위를가산하여유효번지를구성한후처리하는레지스터 16bit Index register IX, IY IX IY 16bit ex) 현재 IX 레지스터에 9000H 가저장되어있을때에 LD A,(IX + 3) : 명령어를실행하면아래그림과같이 9003H 번지에저장되어있는 78H 가 Acc 에전송되다 CPU AF BC DE IX H Memory 9000H H H H H 9A 9005H BC IX(9000H) + 3H = 9003H Index 값 + 변위값 = 유효번지 (effective address)

59 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) (4) 상태레지스터 (Status register or Flag register) 상태레지스터는현재연산장치에서연산결과상태를표시해주는레지스터이다. 상태레지스터는 8 비트레지스터로아래그림과같은기능들을가지고있다. ALU Flag register B7 B6 B5 B4 B3 B2 B1 B0 S Z X H X P/V N C Carry( 자리올림발생시 ) Add/Subtract( 가산 :0, 감산 :1) Parity/Overflow Half carry(nibble 연산자리올림 ) Zero( 결과 0:1, not zero : 0 Sign( 결과 +:0, -:1)

60 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University A B Flag register V Z S C S 2 C n+1 S 1 S 0 A L U C in C out F V : Overflow Z : Zero S : Sign C : Carry

61 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 1 Carry bit : ALU 에서연산결과 carry 가발생하면 1 로 set carry 가없으면 0 으로세트된다. S Z X H X P/V N C 산술연산 ( 가산 ) ADD A,B A A + B (F9H) Acc (14H) + B Carry (1 0DH) Acc 산술연산 ( 감산 ) SUB A,B A A- B (29H) Acc (44H) - B Carry (D5H) Acc 논리연산후에는항상 0 으로 set 된다.

62 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 2 Add/Subtract bit: 가산명령어후에 0 으로세트, 감산명령어실행후에는 1 로세트된다 S Z X H X P/V N C ADD operation 0 SUB operation 1 3 Parity/Overflow bit: 산술연산 (ADD, SUB 등 ) 명령어를실행하면 Overflow bit 로동작논리연산 (AND, OR 등 ) 명령어실행후 Parity bit 로동작 S Z X H X P/V N C ( 가 ) Overflow 발생조건 : Overflow 발생조건은두수의부화같을때가산후결과의부호가다르면 Overflow 가발생한것으로처리된다. 감산 (SUB) 명령후에는절대로 over flow 가발생하지않는다. (+) (-) + (+) + (-) Overflow 발생 (-) Overflow 발생 (+)

63 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) Overflow 검출회로 A s C n+1 C n FA(Ss) C out V B s As( 가수부호비트 ) Bs( 피가수부호비트 ) C out C n+1( 캐리비트 ) V( 오버플로우비트 ) 비고 양수 + 양수 = 양수 양수 + 양수 = 음수 양수 + 음수 = 양수 (A>B) 양수 + 양수 = 음수 (A<B) 음수 + 양수 = 양수 (A<B) 음수 + 양수 = 음수 (A>B) 음수 + 음수 = 양수 음수 + 음수 = 음수

64 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) Overflow 발생 해결방법 : 자리수를늘려준다 (+74H) (+0074H) (+24H) (+0024H) Overflow 발생 (-18H) (+0098H) ( 나 ) Parity 발생조건 : Parity bit는컴퓨터들간에직렬데이터전송시정확하게데이터를전송하기위한방법으로사용된다. 만약 Odd parity로설정되어있다면논리연산후에 Acc의내용에서 1의갯수를세어서짝수이면 parity bit를 1 로 set하여전체의 1 의개수를를홀수로만들어준다. 만약 Even parity로설정되어있다면논리연산후에 Acc의내용에서 1의갯수를세어서홀수이면 1 로 set되어전체를짝수로만들어준다.

65 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 직렬전송시오류발생검출방법 a 컴퓨터 A 에서전송할데이터에서 1 의개수가홀수이면 parity bit 를 1 로세트하여짝수개로만들어준다. 이것을 parity bit generator 락한다. b 직렬로컴퓨터 B 에전송한다. c 컴퓨터 B 에서전송된데이터에서 1 의개수가짝수개이면정상적으로전송된것으로보고 parity bit 는 0 이된다. d 만약전송된데이터에서 1 의개수가홀수개이면짝수로맞추어주기위해 parity bit 를 1 로세트해주고전송도중오류가발생하였음을알려준다. 이것을 parity bit detector( 검출기 ) 라한다. 컴퓨터 A Even Parity 로세트 Data Parity bit 1 9bit 직렬전송 컴퓨터 B Even Parity 로세트 오류발생 Data Parity bit 의개수 : = 4 1 의개수 : = 3 P/V bit 1 로 set

66 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 4 Half carry bit (nibble 연산자리올림 ) : ALU 에서연산결과하위 4 비트연산에서자리올림수가발생하면 H bit 가 1 로세트된다 S Z X H X P/V N C (1CH) (14H) (30H) 5 Zero bit : ALU 에서연산결과 zero 이면 Z bit 를 1 로세트하고아니면 0 으로된다 S Z X H X P/V N C Z bit는 1 이된다 (14H) (14H) (00H) Z bit는 0 이된다 (14H) (04H) (10H) Not zero

67 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University ALU 에서산술연산실행 Acc Acc - B Zero Bit =1? NO (Zero Bit =0) A B YES (Zero Bit =1) A = B 그림 제로비트의사용예

68 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 6) 특수레지스터 (Special Purpose Register) 6 Sign bit : ALU 에서연산결과최상위비트가 1 이면음수, 0 이면양수가된다. 상태레지스터의최상위비트는 sign bit( 부호비트 ) 이다. S Z X H X P/V N C (1CH) (14H) (30H) 연산결과 MSB 가 0 이면양수, 음수이면 MSB 가 1 이된다. 최상위비트 (MSB,(Sign bit)) (5) Interrupt Vector Register Interrupt Vector Register는 8bit register로서 Page address라고도하며, 주변장치의주소를지정해주는 register 이다.(Interrupt에서설명 ) (6) Memory Refresh Register Dynamic RAM을사용할때정보를계속유지하기위해계속해서충전을해야한다. 최소한 2ms 마다한번씩 refresh 해야한다.( 메모리에서설명 )

69 BUFFER Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 1. 7) 제어장치 (Control Unit) 제어장치는명령어레지스터 (IR:Instruction Register) 와명령어해석기 (Decoder) 로구성되어있으며 memory 에저장되어있는프로그램에서명령어를인출 (fetch) 해와서명령어를해석한다음이에해당되는 제어신호들을내보낸다. MPU IR (Instruction Register) Internal Control Signal 명령어해석기 (DECODER) External Control Signal 그림에서 IR(Instruction Register) 은명령어를 fetch 해와서 latch 하고있는다. Latch 된명령어는명령어해 석기로보내져서명령어를해석한다. 해석된명령어는내부제어신호와외부제어신호를발생하여실행한다.

70 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) 1) 부프로그램의사용목적 주프로그램 (main program) 의길이가길때작은부프로그램으로분할 동일한루틴 (routine) 을반복하여여러번처리 호출 (CALL) 예를들어 3000H 번지부터부프로그램 A, 3100H 번지부터부프로그램 B 가저장되어있고주프로그램에서이들을호출 (CALL) 하여처리할경우동작과정을알아보자 (1) 초기값 2000H 번지부터주프로그램이저장되어있고 2010H번지에 CALL 3000H( 부프로그램 A) 명령어, 2020H 번지에 CALL 3100H( 부프로그램 B) 명령어가저장되어있다. 스택포인터 (SP) 에는 FF00H를저장한다.

71 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) Memory MPU PC 2000H SP FF00H 2000H 2010H 2010H 2012H 2013H 2020H 2021H 2022H 2023H CDH 00H 30H CDH 00H 31H 주프로그램 CALL 3000H CALL 3100H 3000H SUB A 부프로그램 A RETURN 3100H SUB 부프로그램 B RETURN FEFEH FEFFH FF00H SP 영역

72 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) (2) 부프로그램 A 호출 Memory MPU PC 3000H SP FEFEH 3000H 로드 2000H 2010H 2010H 2012H 2013H 2020H 2021H 2022H 2023H CDH 00H 30H CDH 00H 31H 주프로그램 CALL 3000H CALL 3100H 3000H SUB A 부프로그램 A 2013H 피신 RETURN SP 내용감소 3100H SUB RETURN 부프로그램 B FEFEH FEFFH FF00H SP 영역

73 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) (3) 부프로그램 A 종료 MPU PC 2013H SP FF00H 2013H 복귀 2000H 2010H 2010H 2012H 2013H 2020H 2021H 2022H 2023H Memory CDH 00H 30H CDH 00H 31H 주프로그램 CALL 3000H CALL 3100H 3000H SUB A 부프로그램 A 2013H 피신 RETURN SP 내용증가 3100H SUB RETURN 부프로그램 B FEFEH FEFFH FF00H XX XX SP 영역

74 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) (4) 부프로그램 B 호출 MPU PC 3100H SP FEFEH 3100H 로드 2000H 2010H 2010H 2012H 2013H 2020H 2021H 2022H 2023H 2023H 피신 3000H Memory CDH 00H 30H CDH 00H 31H SUB A 주프로그램 CALL 3000H CALL 3100H 부프로그램 A RETURN SP 내용감소 3100H SUB 부프로그램 B RETURN FEFEH FEFFH FF00H SP 영역

75 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) (4) 부프로그램 B 종료 Memory MPU PC 2023H SP FF00H 2013H 복귀 2000H 2010H 2010H 2012H 2013H 2020H 2021H 2022H 2023H CDH 00H 30H CDH 00H 31H 주프로그램 CALL 3000H CALL 3100H 3000H SUB A 부프로그램 A 2013H 피신 RETURN SP 내용증가 3100H SUB RETURN 부프로그램 B FEFEH FEFFH FF00H XX XX SP 영역

76 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University CPU 내부구조 부프로그램 (sub routine) 2) 부프로그램구조 SUB PROGRAM 주프로그램에서사용하던레지스터피신 PUSH AF PUSH BC PUSH DE PUSH HL 부프로그램 주프로그램에서사용하던레지스터복귀 POP HL POP DE POP BC POP AF RETURN

77 Microprocessor NAM S.B MDLAB. Electronic Engineering, Kangwon National University 학습정리 오늘학습한내용을정리해볼까요 ~ 범용레지스터와특수레지스터의차이점은? 연산장치에대하여설명하시오. 프로그램카운터에대하여설명하시오 프래그레지스터에대하여설명하시오 상태레지스터에서 overflow 가발생할조건에대하여설명하시오 Stack pointer 에대하여설명하시오 LIFO 의동작원리를설명하시오

학습목차 r 컴퓨터본체에서 CPU 의위치살펴보기 r CPU 의성능 r CPU 의기능 r CPU 의조직 r 레지스터의조직 r 명령어사이클 r 명령어파이프라이닝 컴퓨터구조 2 9. CPU 조직과기능

학습목차 r 컴퓨터본체에서 CPU 의위치살펴보기 r CPU 의성능 r CPU 의기능 r CPU 의조직 r 레지스터의조직 r 명령어사이클 r 명령어파이프라이닝 컴퓨터구조 2 9. CPU 조직과기능 컴퓨터구조 제 9 강 중앙처리장치의조직과기능 학습목차 r 컴퓨터본체에서 CPU 의위치살펴보기 r CPU 의성능 r CPU 의기능 r CPU 의조직 r 레지스터의조직 r 명령어사이클 r 명령어파이프라이닝 컴퓨터구조 2 9. CPU 조직과기능 학습목표 rcpu 의성능을향상시키는요인들을알아본다. rcpu 의기본적인기능을이해한다. rcpu 는 ALU, 제어장치, 레지스터집합,

More information

마이크로프로세서 개요

마이크로프로세서 개요 1 주 개요 메카트로닉스공학부 조철우 8051 Pin Layout 8051 3 Atmel 89C2051 4 강의의개요 컴퓨터및의기원과동작원리를학습 마이크로컨트롤러를배우기위한기초원리 마이크로컨트롤러를활용하기위한도구사용법 마이크로컨트롤러를활용하기위한기초시스템설계및프로그래밍 History of Computer 컴퓨터의역사. 최초의컴퓨터 - 1946년 ENIAC,

More information

프로그램카운터 (Program Counter) 명령레지스터 (Instruction Register) 누산기 (AC: Accumulator) 상태레지스터 (Status Register) PSWR(Program Status Word Register) 메모리주소레지스터 (M

프로그램카운터 (Program Counter) 명령레지스터 (Instruction Register) 누산기 (AC: Accumulator) 상태레지스터 (Status Register) PSWR(Program Status Word Register) 메모리주소레지스터 (M 중앙처리장치 (CPU: Central Process Unit) 1) 제어장치 (Control Unit) 컴퓨터시스템의모든장치들에게동작을지시하고제어하는장치로주기억장치에서읽어온명령어를해독하고해당장치에게제어신호를보낸다. 구성회로 : 부호기, 명령해독기, 번지해독기 구성레지스터 : PC( 프로그램카운터 ), IR( 명령어레지스터 ) 부호기 ( 제어신호발생기 ) 해독한명령어에따라서해당장치로보낼제어신호를생성하는회로

More information

[ 마이크로프로세서 1] 1 주차 1 차시. 마이크로프로세서개요 1 주차 1 차시마이크로프로세서개요 학습목표 1. 마이크로프로세서 (Microprocessor) 를설명할수있다. 2. 마이크로컨트롤러를성능에따라분류할수있다. 학습내용 1 : 마이크로프로세서 (Micropr

[ 마이크로프로세서 1] 1 주차 1 차시. 마이크로프로세서개요 1 주차 1 차시마이크로프로세서개요 학습목표 1. 마이크로프로세서 (Microprocessor) 를설명할수있다. 2. 마이크로컨트롤러를성능에따라분류할수있다. 학습내용 1 : 마이크로프로세서 (Micropr 1 주차 1 차시마이크로프로세서개요 학습목표 1. 마이크로프로세서 (Microprocessor) 를설명할수있다. 2. 마이크로컨트롤러를성능에따라분류할수있다. 학습내용 1 : 마이크로프로세서 (Microprocessor) 1. 마이크로프로세서란? 1 작은실리콘칩위에트랜지스터를수천만개집적한소자 2 마이크로 [μ] 는매우작은크기, 프로세서는처리기혹은 CPU를뜻하므로

More information

Microsoft PowerPoint - hy2-12.pptx

Microsoft PowerPoint - hy2-12.pptx CPU의구조와기능 CPU 의명령어수행과정 명령어인출 (Instruction Fetch) : 기억장치로부터명령어를읽어온다 명령어해독 (Instruction Decode) : 수행해야할동작을결정하기위하여명령어를해독한다 모든명령어들에대하여공통적으로수행 데이터인출 (Data Fetch) : 명령어실행을위하여데이터가필요한경우에는기억장치혹은 I/O 장치로부터그데이터를읽어온다

More information

온라인 IT 교육최강 ( 강의정보처리필기강사조대호 차시명 [CA-06 강 ] 프로세서와명령어차시 6 차시 학습내용 프로세서와명령어 학습목표 컴퓨터의구조와프로세서에대해이해할수있다 컴퓨터의명령어에대해이해할수있다 학습내용 1. 컴퓨터의구성 - 1

온라인 IT 교육최강 (  강의정보처리필기강사조대호 차시명 [CA-06 강 ] 프로세서와명령어차시 6 차시 학습내용 프로세서와명령어 학습목표 컴퓨터의구조와프로세서에대해이해할수있다 컴퓨터의명령어에대해이해할수있다 학습내용 1. 컴퓨터의구성 - 1 강의정보처리필기강사조대호 차시명 [CA-06 강 ] 프로세서와명령어차시 6 차시 학습내용 프로세서와명령어 학습목표 컴퓨터의구조와프로세서에대해이해할수있다 컴퓨터의명령어에대해이해할수있다 학습내용 1. 컴퓨터의구성 - 1 - 2. 중앙처리장치 (Central Processing Unit) 주기억장치에기억된명령을꺼내서해독하고, 시스템전체에지시신호를내는장치명령코드가명령을수행할수있게필요한제어기능을제공제어장치의구성

More information

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A638C0CFC2F72E BC8A3C8AF20B8F0B5E55D>

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A638C0CFC2F72E BC8A3C8AF20B8F0B5E55D> 뻔뻔한 AVR 프로그래밍 The Last(8 th ) Lecture 유명환 ( yoo@netplug.co.kr) INDEX 1 I 2 C 통신이야기 2 ATmega128 TWI(I 2 C) 구조분석 4 ATmega128 TWI(I 2 C) 실습 : AT24C16 1 I 2 C 통신이야기 I 2 C Inter IC Bus 어떤 IC들간에도공통적으로통할수있는 ex)

More information

Microsoft PowerPoint - hy2-12.pptx

Microsoft PowerPoint - hy2-12.pptx 2.4 명령어세트 (instruction set) 명령어세트 CPU 가지원하는기계어명령어들의집합 명령어연산의종류 데이터전송 : 레지스터 / 메모리간에데이터이동 산술연산 : 덧셈, 뺄셈, 곱셈및나눗셈 논리연산 : 비트들간의 AND, OR, NOT 및 XOR 연산 입출력 (I/O) : CPU( 레지스터 ) 와외부장치들간의데이터이동 프로그램제어 : 분기, 서브루틴호출

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 중앙처리장치의 조직과기능 Prof. Jae Young Choi ( 최재영교수 ) (2015 Spring 의학진단및치료기기학 ) Prof. Jae Young Choi Section 01 컴퓨터본체에서 CPU 의위치살펴보기 CPU 는기본적으로입력된데이터와명령어를프로그램에서지정한순서에따라수행한다. 이러한방식을프로그램내장방식이라부르며이를처음제안한발명자의이름을따서,

More information

Microsoft PowerPoint - 사본 - OAS04-사무자동화 기술(HW-CPU).ppt

Microsoft PowerPoint - 사본 - OAS04-사무자동화 기술(HW-CPU).ppt . 사무자동화 3 대주요기술 - 정보의획득, 처리, 전달 ( 통신 ), 보관 ( 축적, 검색 ) 에관련된기술 ) 하드웨어기술 : 신소재개발, 회로소자의고집적도 ( 컴퓨터 ) 2) 소프트웨어기술 : 음성인식기술, 인공지능기술, 자연언어처리기술 ( 운영체제 ) 3) 통신기술 : 교환기술, 단말기술 - 사무자동화기술의특성 : 지능화, 복합다기능화, 네트워크화, 소형화

More information

Microsoft PowerPoint - M07_RTL.ppt [호환 모드]

Microsoft PowerPoint - M07_RTL.ppt [호환 모드] 제 7 장레지스터이동과데이터처리장치 - 디지털시스템의구성 data path 모듈 : 데이터처리, 레지스터, 연산기, MUX, control unit 모듈 : 제어신호발생, 연산의순서지정 - register transfer operation : reg 데이터이동 / 처리 reg set,operation, sequence control - micro-operation

More information

hwp

hwp BE 8 BE 6 BE 4 BE 2 BE 0 y 17 y 16 y 15 y 14 y 13 y 12 y 11 y 10 y 9 y 8 y 7 y 6 y 5 y 4 y 3 y 2 y 1 y 0 0 BE 7 BE 5 BE 3 BE 1 BE 16 BE 14 BE 12 BE 10 y 32 y 31 y 30 y 29 y 28 y 27 y 26 y 25 y 24 y 23

More information

학습목차 r 개념으로살펴보는 CPU 속의제어장치 r 마이크로연산 r 제어장치의동작 r 마이크로프로그램을이용한제어 컴퓨터구조 제어장치

학습목차 r 개념으로살펴보는 CPU 속의제어장치 r 마이크로연산 r 제어장치의동작 r 마이크로프로그램을이용한제어 컴퓨터구조 제어장치 컴퓨터구조 제 12 강제어장치 학습목차 r 개념으로살펴보는 CPU 속의제어장치 r 마이크로연산 r 제어장치의동작 r 마이크로프로그램을이용한제어 컴퓨터구조 2 12. 제어장치 학습목표 r 프로세스내의제어장치의기능과역할을공부한다. r 마이크로연산의표현을공부하다. r제어장치의구성과마이크로연산을공부한다. r제어장치의구현방법을알아본다. r 마이크로프로그램을이용한제어장치의구조와동작을공부한다.

More information

Computer Architecture

Computer Architecture CPU 의구조와기능 CPU 의기본구조 명령어실행과실행사이클 명령어파이프라이닝 CPU 의기능 2 명령어인출 (Instruction Fetch) 기억장치로부터명령어읽기 명령어해독 (Instruction Decode) 수행해야할동작을결정하기위하여명령어를해독 모든명령어들에대하여공통적으로수행 데이터인출 (Data Fetch) 명령어실행에필요한데이터를기억장치혹은 I/O

More information

ºÎ·ÏB

ºÎ·ÏB B B.1 B.2 B.3 B.4 B.5 B.1 2 (Boolean algebra). 1854 An Investigation of the Laws of Thought on Which to Found the Mathematical Theories of Logic and Probabilities George Boole. 1938 MIT Claude Sannon [SHAN38].

More information

슬라이드 1

슬라이드 1 마이크로컨트롤러 2 (MicroController2) 2 강 ATmega128 의 external interrupt 이귀형교수님 학습목표 interrupt 란무엇인가? 기본개념을알아본다. interrupt 중에서가장사용하기쉬운 external interrupt 의사용방법을학습한다. 1. Interrupt 는왜필요할까? 함수동작을추가하여실행시키려면? //***

More information

Computer Architecture

Computer Architecture 명령어의구조와주소지정방식 명령어세트명령어의형식주소지정방식실제명령어의형태 이자료는김종현저 - 컴퓨터구조론 ( 생능출판사 ) 의내용을편집한것입니다. 2.4 명령어세트 (instruction set) 어떤 CPU 를위하여정의되어있는명령어들의집합 명령어세트설계를위해결정되어야할사항들 2 연산종류 (operation repertoire) CPU 가수행할연산들의수와종류및복잡도

More information

한국기술교육대학교장영조 한국기술교육대학교전기전자통신공학부 1

한국기술교육대학교장영조 한국기술교육대학교전기전자통신공학부 1 한국기술교육대학교장영조 한국기술교육대학교전기전자통신공학부 1 본슬라이드는 M. Morris Mano and Charles Kime 의 Logic and Computer Design Fundamentals 의내용을참조하였습니다. 한국기술교육대학교전기전자통신공학부 2 1. 레지스터전송과데이터처리장치 2. 순차진행과제어 3. 명령어구조 (Instruction Set

More information

[8051] 강의자료.PDF

[8051] 강의자료.PDF CY AC F0 RS1 RS0 OV - P 0xFF 0x80 0x7F 0x30 0x2F 0x20 0x1F 0x18 0x17 0x10 0x0F 0x08 0x07 0x00 0x0000 0x0FFF 0x1000 0xFFFF 0x0000 0xFFFF RAM SFR SMOD - - - GF1 GF0 PD IDL 31 19 18 9 12 13 14 15 1 2 3 4

More information

hlogin2

hlogin2 0x02. Stack Corruption off-limit Kernel Stack libc Heap BSS Data Code off-limit Kernel Kernel : OS Stack libc Heap BSS Data Code Stack : libc : Heap : BSS, Data : bss Code : off-limit Kernel Kernel : OS

More information

<C0FCC0DAB0E8BBEAB1E2B1B8C1B6347E36B0AD20B9AEC1A62BC1A4B4E42E687770>

<C0FCC0DAB0E8BBEAB1E2B1B8C1B6347E36B0AD20B9AEC1A62BC1A4B4E42E687770> P.120 기 출 문 제 9904 9908 0010 0109 1. 정보의단위로가장적은것은? 가. Byte 나. Word 다. Bit 라. Record 0005 0103 0605 2. 4비트로나타낼수있는정보단위는? 가. Nibble 나. Character 다. Full-Word 라. Double-Word 0007 3. 다음정보의단위중하위의개념에서상위의개념으로올바르게나열된것은?

More information

ARM01

ARM01 0 1 Chapter 1.1 1.2 1.3 1.4 1.5 ARM System Developer s guide 32, ARM., ARM,,,. ARM 1985, ARM1, 2001 20 ARM. ARM,., ARM,., ARM ARM7TDMI, 120 Dhrystone MIPS 1),. ARM7TDMI. ARM, RISC(Reduced Instruction Set

More information

Microsoft PowerPoint - 강의2.ppt

Microsoft PowerPoint - 강의2.ppt Chap 2. Embedded Processors 서경대학교컴퓨터공학과교수이광엽 kylee@skuniv.ac.kr Embedded Processors Embedded processors 발전 Microprocessors 발전 better fabrication technology standalone microcontrollers integrated processors

More information

정보보안 개론과 실습:네트워크

정보보안 개론과 실습:네트워크 ` 마이크로프로세서설계및실습 2 주차강의자료 2/31 Contents 학습목표 다양한 AVR 패밀리와소자특징을알아보고, 제어환경에따라 AVR 소자를선택하여개발할수있는융통성을이해할수있다. ATmega128 내부구조에서특수레지스터, 범용레지스터의역할을이해할수있다. ATmega128 내부에포함된명령어인출과실행절차를알아보고, 명령어유형을통해동작을이해할수있다. 내용

More information

T100MD+

T100MD+ User s Manual 100% ) ( x b a a + 1 RX+ TX+ DTR GND TX+ RX+ DTR GND RX+ TX+ DTR GND DSR RX+ TX+ DTR GND DSR [ DCE TYPE ] [ DCE TYPE ] RS232 Format Baud 1 T100MD+

More information

학습목표 2/33 마이크로프로세서와마이크로컨트롤러의차이를알수있다. 마이크로프로세서에서프로그램이수행되기위한명령어형식과명령어실행절차를알수있다. 프로그램을수행하려면어떤종류의명령어가필요한지알수있다. 현대컴퓨터의기본모델인저장형프로그램컴퓨터의한계점과그한계를완화하려는방법을알수있다.

학습목표 2/33 마이크로프로세서와마이크로컨트롤러의차이를알수있다. 마이크로프로세서에서프로그램이수행되기위한명령어형식과명령어실행절차를알수있다. 프로그램을수행하려면어떤종류의명령어가필요한지알수있다. 현대컴퓨터의기본모델인저장형프로그램컴퓨터의한계점과그한계를완화하려는방법을알수있다. 마이크로프로세서의원리 마이크로컨트롤러 AVR ATmega128 저자 : 이상설 (slee@wku.ac.kr) 소속 : 원광대학교전기 정보통신공학부 학습목표 2/33 마이크로프로세서와마이크로컨트롤러의차이를알수있다. 마이크로프로세서에서프로그램이수행되기위한명령어형식과명령어실행절차를알수있다. 프로그램을수행하려면어떤종류의명령어가필요한지알수있다. 현대컴퓨터의기본모델인저장형프로그램컴퓨터의한계점과그한계를완화하려는방법을알수있다.

More information

슬라이드 1

슬라이드 1 컴퓨터의구성 내용 컴퓨터의세대와역사 컴퓨터의구성요소 : CPU, 주기억장치, I/O 장치, 상호연결망 컴퓨터의기능 컴퓨터세대의분류 세대 연도 기술 속도 ( 연산수 / 초 ) 1 1946-1957 진공관 40,000 2 1958-1964 트랜지스터 200,000 3 1965-1971 SSI(Small Scale Integration) 1,000,000 4 1972-1977

More information

4. 다음주소지정방식중속도가가장빠른주소방식은? 가. immediate addressing mode 나. direct addressing mode 다. indirect addressing mode 라. index register. 5. 간접주소 (indirect addr

4. 다음주소지정방식중속도가가장빠른주소방식은? 가. immediate addressing mode 나. direct addressing mode 다. indirect addressing mode 라. index register. 5. 간접주소 (indirect addr 강의정보처리필기강사조대호 차시명 체크문제 [CA-07 강 ] 주소지정방식과연산, 명령실행과제어 차시 7 차시 학습내용 1. 주소지정방식과연산 2. 명령실행과제어 학습목표 1. 주소지정방식과연산에대해이해할수있다 2. 명령실행과제어를이해하고해결할수있다 학습내용 3.3 주소지정방식 1. 주소설계시고려해야할점이아닌것은? 가. 주소를효율적으로나타낼수있어야한다. 나.

More information

학습목차 r컴퓨터분해를통한본체살펴보기 r컴퓨터구성요소 r컴퓨터의기능 r버스와상호연결 컴퓨터구조 2 4. 컴퓨터시스템의구성과기능

학습목차 r컴퓨터분해를통한본체살펴보기 r컴퓨터구성요소 r컴퓨터의기능 r버스와상호연결 컴퓨터구조 2 4. 컴퓨터시스템의구성과기능 컴퓨터구조 제 4 강 컴퓨터시스템의구성과기능 학습목차 r컴퓨터분해를통한본체살펴보기 r컴퓨터구성요소 r컴퓨터의기능 r버스와상호연결 컴퓨터구조 2 4. 컴퓨터시스템의구성과기능 학습목표 r컴퓨터를분해해서하드웨어적구성장치를파악한다. r컴퓨터의조직과기능을이해한다. r컴퓨터구성장치의기능을이해한다. r컴퓨터가수행하는기능을분류하고이해한다. r컴퓨터의구성장치들과연결을이해한다.

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 명령어의수행과제어 명령어에대해서학습하고, 명령어가수행되는과정에대하여학습한다. 1. 명령어의개요 2. 주소지정법 3. CPU 구조 4. 명령어의수행과제어 1. 명령 (Instruction) 개요 1.1 명령의구조 (1) OP Code(Operation Code) 1) 동작을지시 ( 동작부, 연산부, 명령부 ) 2) 명령의형식이나주소부의자료종류를지정. 3) 실행시스템의명령어개수와관련.

More information

untitled

untitled 9 hamks@dongguk.ac.kr : Source code Assembly language code x = a + b; ld a, %r1 ld b, %r2 add %r1, %r2, %r3 st %r3, x (Assembler) (bit pattern) (machine code) CPU security (code generator).. (Instruction

More information

Microsoft PowerPoint - hw8.ppt [호환 모드]

Microsoft PowerPoint - hw8.ppt [호환 모드] 8.1 데이터경로와제어장치 Chapter 8 데이터경로와제어장치 많은순차회로의설계는다음의두부분으로구성 datapath: data의이동및연산을위한장치 control unit에상태신호제공 control ol unit: datapath th 에서적절한순서로 data 이동및연산을수행할수있도록제어신호제공. 먼저, datapath를설계 다음에, control unit

More information

(1) 주소지정방식 Address Mode 메모리접근 분기주소 명령어 직접번지 Reg. 지정 Reg. 간접 Base Index 간접 Immediate 상대번지 절대번지 Long 주소 Reg. 간접 Byte Access Bit Access 내부 Data M

(1) 주소지정방식 Address Mode 메모리접근 분기주소 명령어 직접번지 Reg. 지정 Reg. 간접 Base Index 간접 Immediate 상대번지 절대번지 Long 주소 Reg. 간접 Byte Access Bit Access 내부 Data M (1) 주소지정방식 Address Mode 메모리접근 분기주소 2. 8051 명령어 직접번지 Reg. 지정 Reg. 간접 Base Index 간접 Immediate 상대번지 절대번지 Long 주소 Reg. 간접 Byte Access Bit Access 내부 Data Memory 외부 Data Memory (2) 명령어세트 - 8051 명령어는 5 가지로분류,

More information

Chapter ...

Chapter ... Chapter 4 프로세서 (4.9절, 4.12절, 4.13절) Contents 4.1 소개 4.2 논리 설계 기초 4.3 데이터패스 설계 4.4 단순한 구현 방법 4.5 파이프라이닝 개요*** 4.6 파이프라이닝 데이터패스 및 제어*** 4.7 데이터 해저드: 포워딩 vs. 스톨링*** 4.8 제어 해저드*** 4.9 예외 처리*** 4.10 명령어 수준

More information

9

9 9 hamks@dongguk.ac.kr : Source code Assembly language code x = a + b; ld a, %r1 ld b, %r2 add %r1, %r2, %r3 st %r3, x (Assembler) (bit pattern) (machine code) CPU security (code generator).. (Instruction

More information

<C1A4BAB8C3B3B8AE5FB1E2BBE75FC7CAB1E25F E687770>

<C1A4BAB8C3B3B8AE5FB1E2BBE75FC7CAB1E25F E687770> 3.2 명령어 (1) 명령어 (Instruction) 의구성 연산자 (Operation Code) 부자료 (Operand) 부 0405 명령어의연산자부분이나타낼수있는것오답 인스트럭션의순서 1) 연산자부 (Op-Code, Operation Code부 ) 1 실행할명령이들어있음 2 명령어의연산자부분이나타낼수있는것 9910 0203 명령어의형식 연산자 자료의종류

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 컴퓨터시스템의구성과기능 Prof. Jae Young Choi ( 최재영교수 ) (2015 Spring) Prof. Jae Young Choi Section 01 컴퓨터분해를통한본체살펴보기 [ 그림 4-1] 컴퓨터의분해와연결 2 주회로기판 (main board) 의구성 [ 그림 4-2] 메인보드의구성 3 구성요소 중앙처리장치 (CPU) 핵심기능인프로그램을실행하고데이터를처리한다제어장치,

More information

슬라이드 1

슬라이드 1 명령어집합 주소지정모드 (addressing mode) 내용 명령어는크게연산자부분과이연산에필요한주소부분으로구성 이때주소부분은다양한형태를해석될수있으며, 해석하는방법을주소지정방식 ( 모드 )(addressing mode) 라한다. 즉피연산자정보를구하는방법을주소지정방식이라고함 명령어형식 주소지정 명령어형식에있는주소필드는상대적으로짧다. 따라서지정할수있는위치가제한된다.

More information

<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202839C1D6C2F7207E203135C1D6C2F >

<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202839C1D6C2F7207E203135C1D6C2F > 10주차 문자 LCD 의인터페이스회로및구동함수 Next-Generation Networks Lab. 5. 16x2 CLCD 모듈 (HY-1602H-803) 그림 11-18 19 핀설명표 11-11 번호 분류 핀이름 레벨 (V) 기능 1 V SS or GND 0 GND 전원 2 V Power DD or V CC +5 CLCD 구동전원 3 V 0 - CLCD 명암조절

More information

Microsoft Word - PLC제어응용-2차시.doc

Microsoft Word - PLC제어응용-2차시.doc 과정명 PLC 제어응용차시명 2 차시. 접점명령 학습목표 1. 연산개시명령 (LOAD, LOAD NOT) 에대하여설명할수있다. 2. 직렬접속명령 (AND, AND NOT) 에대하여설명할수있다. 3. 병렬접속명령 (OR, OR NOT) 에대하여설명할수있다. 4.PLC의접점명령을가지고간단한프로그램을작성할수있다. 학습내용 1. 연산개시명령 1) 연산개시명령 (LOAD,

More information

<C1A4BAB8C3B3B8AE5FB1E2BBE75FC7CAB1E25F FB1E2BBE7C6D0BDBABFEB2E687770>

<C1A4BAB8C3B3B8AE5FB1E2BBE75FC7CAB1E25F FB1E2BBE7C6D0BDBABFEB2E687770> 4 명령실행과제어 4.1 마이크로오퍼레이션(Micro Operation) (1) 마이크로오퍼레이션( 동작) 0609 0509 1) 명령을수행하기위해 CPU 내의레지스터와플래그의상태변환을일으키는 작업 0308 0405 2) 레지스터에저장된데이터에의해서이루어지는동작 0109 0209 0503 3) 마이크로오퍼레이션을순서적으로일어나게하는데필요한신호를제어신호 라함

More information

Microsoft PowerPoint - DSD06c_ISA.pptx

Microsoft PowerPoint - DSD06c_ISA.pptx 한국기술교육대학교 장영조 본슬라이드는 M. Morris Mano and Charles Kime 의 Logic and Computer Design Fundamentals 의내용을참조하였습니다. 한국기술교육대학교전기전자통신공학부 2 1. 레지스터전송과데이터처리장치 2. 순차진행과제어 3. 명령어구조 (Instruction Set Architecture) 한국기술교육대학교전기전자통신공학부

More information

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A634C0CFC2F72E BC8A3C8AF20B8F0B5E55D>

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A634C0CFC2F72E BC8A3C8AF20B8F0B5E55D> 뻔뻔한 AVR 프로그래밍 The 4 th Lecture 유명환 ( yoo@netplug.co.kr) 1 시간 (Time) 에대한정의 INDEX 2 왜타이머 (Timer) 와카운터 (Counter) 인가? 3 ATmega128 타이머 / 카운터동작구조 4 ATmega128 타이머 / 카운터관련레지스터 5 뻔뻔한노하우 : 레지스터비트설정방법 6 ATmega128

More information

. 고성능마이크로프로세서 LU 와레지스터 파일의구조 (2.). 직접디지털주파수합성기 (FS) 의구조 3. 고성능마이크로프로세서부동소수점연산기 (Floating-Point Unit) 구조 (2) (2.) (2.) 2. 암호화를위한 VLSI 구조와설계의개요 (2.) 다음참

. 고성능마이크로프로세서 LU 와레지스터 파일의구조 (2.). 직접디지털주파수합성기 (FS) 의구조 3. 고성능마이크로프로세서부동소수점연산기 (Floating-Point Unit) 구조 (2) (2.) (2.) 2. 암호화를위한 VLSI 구조와설계의개요 (2.) 다음참 이비디오교재는정보통신부의 999년도정보통신학술진흥지원사업에의하여지원되어연세대학교전기전자공학과이용석교수연구실에서제작되었습니다 고성능마이크로프로세서 LU ( rithmetic Logic Unit) 와 Register File의구조 2. 연세대학교전기전자공학과이용석교수 Homepage: http://mpu.yonsei.ac.kr E-mail: yonglee@yonsei.ac.kr

More information

Microsoft PowerPoint - 30.ppt [호환 모드]

Microsoft PowerPoint - 30.ppt [호환 모드] 이중포트메모리의실제적인고장을고려한 Programmable Memory BIST 2010. 06. 29. 연세대학교전기전자공학과박영규, 박재석, 한태우, 강성호 hipyk@soc.yonsei.ac.kr Contents Introduction Proposed Programmable Memory BIST(PMBIST) Algorithm Instruction PMBIST

More information

PowerPoint Presentation

PowerPoint Presentation Computer Science Suan Lee - Computer Science - 03 컴퓨터구조 1 03 컴퓨터구조 - Computer Science - 03 컴퓨터구조 2 목차 1. 컴퓨터시스템의구성 2. 중앙처리장치 3. 기억장치 4. 입출력장치 - Computer Science - 03 컴퓨터구조 3 컴퓨터시스템의구성 하드웨어 : 컴퓨터를구성하는기계적장치

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 중앙처리장치의명령어 Prof. Jae Young Choi ( 최재영교수 ) (2015 Spring 의학진단및치료기기학 ) Prof. Jae Young Choi 스택저장장치 (1/2) 스택 (Stack) 은 CPU 내부의레지스터집합에존재하는저장장치 데이터가순차적으로저장 / 스택의길이는가변함 한번에하나의요소에만액세스가능 데이터접근방법 : 나중입력먼저출력 (LIFO:

More information

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A636C0CFC2F72E BC8A3C8AF20B8F0B5E55D>

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A636C0CFC2F72E BC8A3C8AF20B8F0B5E55D> 뻔뻔한 AVR 프로그래밍 The 6 th Lecture 유명환 ( yoo@netplug.co.kr) 1 2 통신 관련이야기 시리얼통신 관련이야기 INDEX 3 ATmega128 시리얼통신회로도분석 4 ATmega128 시리얼통신컨트롤러 (USART) 분석 5 ATmega128 시리얼통신관련레지스터분석 6 ATmega128 시리얼통신실습 1 통신 관련이야기 동기

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 중앙처리장치의명령어 Prof. Jae Young Choi ( 최재영교수 ) (2015 Spring 의학진단및치료기기학 ) Prof. Jae Young Choi 스택저장장치 (1/2) 스택 (Stack) 은 CPU 내부의레지스터집합에존재하는저장장치 데이터가순차적으로저장 / 스택의길이는가변함 한번에하나의요소에만액세스가능 데이터접근방법 : 나중입력먼저출력 (LIFO:

More information

Microsoft Word - 1. ARM Assembly 실습_xp2.doc

Microsoft Word - 1. ARM Assembly 실습_xp2.doc ARM asm 의구조 ARM Assembly 실습 1. 기본골격 AREA armex,code, READONLY ;Mark first instruction to execute start MOV r0, #10 MOV r1,#3 ADD r0, r0, r1 ; r0 = r0 + r1 stop NOP NOP B stop ; Mark end of file 위의 asm의구조를이해하고실행해보세요.

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 1. data-addressing mode CHAPTER 6 Addressing Modes 2. use of data-address mode to form assembly language statements 3. op of program memory address mode 4. use of program memory address mode to form assembly

More information

Computer Architecture

Computer Architecture 제 2 장 CPU 의구조와기능 2.1 CPU의기본구조 2.2 명령어실행 2.3 명령어파이프라이닝 2.4 명령어세트 CPU 의기능 명령어인출 (Instruction Fetch) : 기억장치로부터명령어를읽어온다 IF ID 명령어해독 (Instruction Decode) : 수행해야할동작을결정하기위하여명령어를해독한다 모든명령어들에대하여공통적으로수행 Computer

More information

Microsoft PowerPoint os2.ppt [호환 모드]

Microsoft PowerPoint os2.ppt [호환 모드] 2 장컴퓨터시스템구조 (Computer-System Structures) 컴퓨터시스템연산 (Computer System Operation) 입출력구조 (I/O Structure) 저장장치구조 (Storage Structure) 저장장치계층 (Storage Hierarchy) 하드웨어보호 (Hardware Protection) 일반적인시스템구조 (General

More information

인터럽트 (Interrupt) 범용입출력포트에서입출력의내용을처리하기위해매번입출력을요구하는플래그를검사하는일 (Pollong) 에대하여마이크로컨트롤러에게는상당한시간을소비하게만든다. 인터럽트란 CPU가현재처리하고있는일보다급하게처리해야할사건이발생했을때, 현재수행중인일을중단하고

인터럽트 (Interrupt) 범용입출력포트에서입출력의내용을처리하기위해매번입출력을요구하는플래그를검사하는일 (Pollong) 에대하여마이크로컨트롤러에게는상당한시간을소비하게만든다. 인터럽트란 CPU가현재처리하고있는일보다급하게처리해야할사건이발생했을때, 현재수행중인일을중단하고 CHAPTER 7 인터럽트 가. 레지스터구조이해하기 나. 엔코더제어하기 인터럽트 (Interrupt) 범용입출력포트에서입출력의내용을처리하기위해매번입출력을요구하는플래그를검사하는일 (Pollong) 에대하여마이크로컨트롤러에게는상당한시간을소비하게만든다. 인터럽트란 CPU가현재처리하고있는일보다급하게처리해야할사건이발생했을때, 현재수행중인일을중단하고급한일을처리한후에본래의일을다시수행하는것을말한다.

More information

3차시.ppt

3차시.ppt [ 정보처리기능사필기] 1 과목 - 전자계산기일반 1 / 10 정보처리기능사 ( 필기 ) 1 과목. 전자계산기일반컴퓨터시스템의구성 2 1. 컴퓨터의기본구성 컴퓨터의기본구성 컴퓨터 = + (Hardware) 컴퓨터기계 (Software 를움직여주는프로그램 [ 정보처리기능사필기] 1 과목 - 전자계산기일반 2 / 10 2. (Hardware) -Hardware

More information

SRC PLUS 제어기 MANUAL

SRC PLUS 제어기 MANUAL ,,,, DE FIN E I N T R E A L L O C E N D SU B E N D S U B M O TIO

More information

MR-3000A-MAN.hwp

MR-3000A-MAN.hwp ITS Field Emulator for Traffic Local Controller [ MR-3000A ] User's Manual MORU Industrial Systems. www.moru.com - 1 - 1. 개요 MR-3000A는교통관제시스템에있어서현장용교통신호제어기의개발, 신호제어알고리즘의개발및검증, 교통신호제어기생산 LINE에서의자체검사수단등으로활용될수있도록개발된물리적모의시험장치이다.

More information

<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>

<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770> IT OOKOOK 87 이론, 실습, 시뮬레이션 디지털논리회로 ( 개정 3 판 ) (Problem Solutions of hapter 7) . 반감산기와전감산기를설계 반감산기반감산기는한비트의 2진수 에서 를빼는회로이며, 두수의차 (difference, ) 와빌림수 (barrow, ) 를계산하는뺄셈회로이다. 에서 를뺄수없으면윗자리에서빌려와빼야하며, 이때빌려오는수는윗자리에서가져오므로

More information

슬라이드 1

슬라이드 1 프로그램내장방식 저장프로그램 (Stored Program) 방식 폰노이만이고안 메모리에자료와프로그램이함께저장 중앙처리장치 (CPU) 메모리에서필요한자료를이용 저장된명령어를순차적 (Sequential) 으로실행 4 명령어형식 명령어 (instruction) 는연산부분 (operation part) 과피연산부분 (operand part) 으로구성 연산부분은명령어가수행해야할기능을의미하는코드

More information

AVR ATmega128 소개 마이크로컨트롤러 AVR ATmega128 저자 : 이상설 소속 : 원광대학교전기 정보통신공학부

AVR ATmega128 소개 마이크로컨트롤러 AVR ATmega128 저자 : 이상설 소속 : 원광대학교전기 정보통신공학부 AVR ATmega128 소개 마이크로컨트롤러 AVR ATmega128 저자 : 이상설 (slee@wku.ac.kr) 소속 : 원광대학교전기 정보통신공학부 학습목표 2/39 다양한 AVR 패밀리와소자특징을알아보고, 제어환경에따라 AVR 소자를선택하여개발할수있는융통성을이해할수있다. ATmega128 내부구조에서메모리공간, I/O 공간의프로그램과데이터를처리하기위한특수레지스터,

More information

<4D F736F F F696E74202D20332EB5F0C1F6C5D0C8B8B7CEBFCD20B1B8C7F62E >

<4D F736F F F696E74202D20332EB5F0C1F6C5D0C8B8B7CEBFCD20B1B8C7F62E > 디지털회로 디지털논리의표현 디지털회로 디지털회로구현 dolicom@naver.com http://blog.naver.com/dolicom 논리 논리게이트 논리게이트 논리게이트 (Logic gate) 또는 로구성된 2 진정보를취급하는논리회 (logic circuit) 일반적으로 2 개이상의입력단자와하나의출력단자 기본게이트 : AND OR NOT 기본게이트로부터

More information

1

1 - - - Data Sheet Copyright2002, SystemBase Co, Ltd - 1 - A0 A1 A2 CS0#, CS1# CS2#, CS3# CTS0#, CTS1# CTS2, CTS3# D7~D3, D2~D0 DCD0#, DCD1# DCD2#, DCD3# DSR0#, DSR1# DSR2#, DSR3# DTR0#, DTR1# DTR2#, DTR3#

More information

<C0FCC0DAB0E8BBEAB1E2B1B8C1B6397E3131B0AD20B9AEC1A62BC1A4B4E42E687770>

<C0FCC0DAB0E8BBEAB1E2B1B8C1B6397E3131B0AD20B9AEC1A62BC1A4B4E42E687770> P.146 기 출 문 제 0109 0209 0503 1. 마이크로동작 (Micro - operation) 에대한정의로서옳은것은? 가. 컴퓨터의빠른계산동작나. 2진수계산에쓰이는동작다. 플립플롭내에서기억되는동작라. 레지스터에저장된데이터에의해서이루어지는동작 9906 0010 0403 0409 0603 2. 중앙처리장치에서마이크로동작의실행이순서적으로발생할수있도록역할을담당하는것은?

More information

OPCTalk for Hitachi Ethernet 1 2. Path. DCOMwindow NT/2000 network server. Winsock update win95. . . 3 Excel CSV. Update Background Thread Client Command Queue Size Client Dynamic Scan Block Block

More information

TEL: 042-863-8301~3 FAX: 042-863-8304 5 6 6 6 6 7 7 8 8 9 9 10 10 10 10 10 11 12 12 12 13 14 15 14 16 17 17 18 1 8 9 15 1 8 9 15 9. REMOTE 9.1 Remote Mode 1) CH Remote Flow Set 0 2) GMate2000A

More information

BJFHOMINQJPS.hwp

BJFHOMINQJPS.hwp 제1 과목 : 디지털 전자회로 1. 다음 회로의 출력전류 Ic 의 안정에 대한 설명 중 옳지 않은 것 Ie를 크게 해치지 않는 범위 내에서 Re 가 크면 클수록 좋 출력파형이 크게 일그러지지 않는 범위 내에서 β 가 크면 클수록 좋 게르마늄 트랜지스터에서 Ico가 Ic 의 안정에 가장 큰 영향을 준 Rc는 Ic 의 안정에 큰 영향을 준 6. 비동기식 모드 (mode)-13

More information

2 Mitsubishi FX Series Computer Link MITSUBISHI FX SERIES COMPUTER LINK 시스템구성 시스템설정 사용예 사용예 사용예

2 Mitsubishi FX Series Computer Link MITSUBISHI FX SERIES COMPUTER LINK 시스템구성 시스템설정 사용예 사용예 사용예 Mitsubishi FX Series Computer Link 2 Mitsubishi FX Series Computer Link MITSUBISHI FX SERIES COMPUTER LINK... 1 1. 시스템구성... 3 2. 시스템설정... 4 3. 사용예... 6 3.1. 사용예 1... 6 3.2. 사용예 2... 9 4. 케이블연결도... 13 4.1.

More information

(Asynchronous Mode) ( 1, 5~8, 1~2) & (Parity) 1 ; * S erial Port (BIOS INT 14H) - 1 -

(Asynchronous Mode) ( 1, 5~8, 1~2) & (Parity) 1 ; * S erial Port (BIOS INT 14H) - 1 - (Asynchronous Mode) - - - ( 1, 5~8, 1~2) & (Parity) 1 ; * S erial Port (BIOS INT 14H) - 1 - UART (Univ ers al As y nchronous Receiver / T rans mitter) 8250A 8250A { COM1(3F8H). - Line Control Register

More information

8장 조합논리 회로의 응용

8장 조합논리 회로의 응용 8 장연산논리회로 가산기 반가산기와전가산기 반가산기 (Half Adder, HA) 8. 기본가 / 감산기 비트의 개 진수를더하는논리회로. 개의입력과출력으로구성. 개입력은피연산수 와연산수 y 이고, 출력은두수를합한결과인합 S(sum) 과올림수 C(carry) 를발생하는회로. : 피연산수 : 연산수 : 합 y C S y S C 올림수 올림수 전가산기 : 연산수

More information

Microsoft Word - FunctionCall

Microsoft Word - FunctionCall Function all Mechanism /* Simple Program */ #define get_int() IN KEYOARD #define put_int(val) LD A val \ OUT MONITOR int add_two(int a, int b) { int tmp; tmp = a+b; return tmp; } local auto variable stack

More information

Microsoft PowerPoint - o8.pptx

Microsoft PowerPoint - o8.pptx 메모리보호 (Memory Protection) 메모리보호를위해 page table entry에 protection bit와 valid bit 추가 Protection bits read-write / read-only / executable-only 정의 page 단위의 memory protection 제공 Valid bit (or valid-invalid bit)

More information

Microsoft PowerPoint - M09_CPUarchi.ppt [호환 모드]

Microsoft PowerPoint - M09_CPUarchi.ppt [호환 모드] 제 9 장 Instruction Set Architecture 9-1 컴퓨터아키텍쳐개념 Machine language : ( 프로그램메모리에저장되는 ) 이진코드 Assembly language : symbolic, opcode + address 정보 아키텍쳐명령어세트아키텍쳐 organization : DP, 제어장치, 연결버스하드웨어 : 논리적회로 명령어 format

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 Computer Architecture CHAPTER 컴퓨터산술과논리연산 제 3 장 컴퓨터산술과논리연산 3.1 ALU의구성요소 3.2 정수의표현 3.3 논리연산 3.4 시프트연산 3.5 정수의산술연산 3.6 부동소수점수의표현 3.7 부동소수점산술연산 3.1 ALU 의구성요소 산술연산장치 : 산술연산들 (+, -,, ) 을수행 논리연산장치 : 논리연산들 (AND,

More information

6주차.key

6주차.key 6, Process concept A program in execution Program code PCB (process control block) Program counter, registers, etc. Stack Heap Data section => global variable Process in memory Process state New Running

More information

Microsoft PowerPoint - DSD03_verilog3b.pptx

Microsoft PowerPoint - DSD03_verilog3b.pptx 한국기술교육대학교 장영조 한국기술교육대학교전기전자통신공학부 2 . 조합회로설계 2. 순차회로설계 3. FSM 회로설계 4. ASM 을사용한설계 한국기술교육대학교전기전자통신공학부 3 input clk 유한상태머신 (Finite State Machine; FSM) 지정된수의상태로상태들간의천이에의해출력을생성하는회로 디지털시스템의제어회로구성에사용 Moore 머신 :

More information

MicrocontrollerAcademy_Lab_ST_040709

MicrocontrollerAcademy_Lab_ST_040709 Micro-Controller Academy Program Lab Materials STMicroelectronics ST72F324J6B5 Seung Jun Sang Sa Ltd. Seung Jun Sang Sa Ltd. Seung Jun Sang Sa Ltd. Seung Jun Sang Sa Ltd. Seung Jun Sang Sa Ltd. Seung Jun

More information

Microsoft Power Point 2002

Microsoft Power Point 2002 PLC전기공압제어 강의 노트 제 7 회차 PLC 하드웨어의 구조 - 1 - 학습목표 1. PLC 하드웨어의 4가지 구성요소를 설명할 수 있다. 2. PLC 형명을 보고 PLC를 구분할 수 있다. 3. PLC 배선형태에 따라 입력기기와 출력기기를 구분할 수 있다. Lesson. PLC 하드웨어의 구조 PLC 하드웨어에 대한 이해의 필요성 PLC 하드웨어의 구성

More information

슬라이드 1

슬라이드 1 제 5 장컴퓨터의제어장치 목차 5.1 제어장치의구조및기능 5.2 마이크로오퍼레이션과사이클 5.3 메이저상태와타이밍상태 5.4 제어데이터와제어규칙 5.5 제어장치의구현방법 5.1 제어장치의기능및구조 중앙처리장치 제어장치 1 프로그램카운터 (PC) 6 6 주소처리기4 3 명령어레지스터 (IR) 3 +1 5 해독기순서기제어신호발생기 5 ALU 및레지스터 5 5 주기억장치

More information

Microsoft PowerPoint - polling.pptx

Microsoft PowerPoint - polling.pptx 지현석 (binish@home.cnu.ac.kr) http://binish.or.kr Index 이슈화된키보드해킹 최근키보드해킹이슈의배경지식 Interrupt VS polling What is polling? Polling pseudo code Polling 을이용한키로거분석 방어기법연구 이슈화된키보드해킹 키보드해킹은연일상한가! 주식, 펀드투자의시기?! 최근키보드해킹이슈의배경지식

More information

1부. 임베디드시스템

1부. 임베디드시스템 2. 마이크로프로세서시스템의 기본개념 마이크로프로세서시스템 하드웨어와소프트웨어가조합되어특정한목적을수행하는시스템 특정한기능을수행하도록마이크로프로세서와입출력장치를 내장하며, 이를제어하기위한프로그램이내장되어있는우리의일상 생활에서사용되는각종전자기기, 가전제품, 제어장치등 1 마이크로프로세서시스템응용분야 정보가전 : 세탁기, 오디오, 인터넷냉장고, HDTV 등 제어분야

More information

디지털공학 5판 7-8장

디지털공학 5판 7-8장 Flip-Flops c h a p t e r 07 7.1 7.2 7.3 7.4 7.5 7.6 7.7 7.8 7.9 7.10 7.11 292 flip flop Q Q Q 1 Q 0 set ON preset Q 0 Q 1 resetoff clear Q Q 1 2 SET RESET SET RESET 7 1 crossednand SET RESET SET RESET

More information

Microsoft PowerPoint - CHAP_03 - 복쇬본.pptx

Microsoft PowerPoint - CHAP_03 - 복쇬본.pptx 컴퓨터하드웨어 Computer Hardware PC 일반 Lecture 3 1. CPU 2. 메인보드 3. 동작원리 2 1 CPU 의 IQ? 컴퓨터하드웨어와컴퓨터구성 3 CPU??? 컴퓨터시스템전체를제어하는장치 다양한입력장치로부터자료를받아서처리한후, 그결과를출력장치로보내는일련의과정을제어하고 조정하는일을수행 4 2 CPU 의기본구조 CPU 논리연산장치 Arithmetic

More information

PowerPoint Presentation

PowerPoint Presentation Chapter 3 컴퓨터구조 하드웨어연결그림 본체 메인보드 입력장치 CPU RAM PS2 랜카드 키보드마우스 ALU 캐쉬메모리 레지스터 시리얼포트패러렐포트 PCI 사운드카드 스캐너마이크웹캠 DMA BIOS EIDE 버스 SATA PCI express AGP USB 그래픽카드 GPU HDMI 출력장치 스피커 헤드폰 파워서플라이 모니터 FDD HDD ODD SSD

More information

< E20C6DFBFFEBEEE20C0DBBCBAC0BB20C0A7C7D12043BEF0BEEE20492E707074>

< E20C6DFBFFEBEEE20C0DBBCBAC0BB20C0A7C7D12043BEF0BEEE20492E707074> Chap #2 펌웨어작성을위한 C 언어 I http://www.smartdisplay.co.kr 강의계획 Chap1. 강의계획및디지털논리이론 Chap2. 펌웨어작성을위한 C 언어 I Chap3. 펌웨어작성을위한 C 언어 II Chap4. AT89S52 메모리구조 Chap5. SD-52 보드구성과코드메모리프로그래밍방법 Chap6. 어드레스디코딩 ( 매핑 ) 과어셈블리어코딩방법

More information

歯설명서_020925_.PDF

歯설명서_020925_.PDF GMPC-III (Protocol Converter-III) USER S MANUAL 1 1 1 4 2 5 2.1 5 2.2 5 2.3 6 3 7 3.1 7 4 8 4.1 8 4.2 8 5 GMPC-III 9 5.1 9 5.2 I-NET 9 5.3 ( ) 9 5.4 ( ) ( ) 10 6 12 6.1 12 7 GMPC-III 13 7.1 CPU 13 7.2

More information

Microsoft Word - logic2005.doc

Microsoft Word - logic2005.doc 제 8 장 Counters 실험의목표 - Catalog counter 의동작원리에대하여익힌다. - 임의의 counter를통하여 FSM 구현방법을익힌다. - 7-segment display 의동작원리를이해한다. 실험도움자료 1. 7-segment display 7-segment는디지털회로에서숫자를표시하기위하여가장많이사용하는소자이다. 이름에서알수있듯이 7개의 LED(

More information

Microsoft PowerPoint - 발표_090513_IBM세미나_IPTV_디디오넷_완료.ppt

Microsoft PowerPoint - 발표_090513_IBM세미나_IPTV_디디오넷_완료.ppt 신후랑 팀장, 디디오넷 (010-8752-4952, hrshin@dideonet.com) 05/20/2009 BIZ in a box - Solution for Enterprise IPTV 2 UNIX vs. x86 Non-x86 UNIX 2008 2007 0% Y/Y Total x86 2008 2007-25.3% Y/Y 0 200 400 600 800 3 Why

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 Text-LCD Device Control - Device driver Jo, Heeseung M3 모듈에장착되어있는 Tedxt LCD 장치를제어하는 App 을개발 TextLCD 는영문자와숫자일본어, 특수문자를표현하는데사용되는디바이스 HBE-SM5-S4210 의 TextLCD 는 16 문자 *2 라인을 Display 할수있으며, 이 TextLCD 를제어하기위하여

More information

CANTUS Evaluation Board Ap. Note

CANTUS Evaluation Board Ap. Note Preliminary CANTUS - UART - 32bits EISC Microprocessor CANTUS Ver 1. October 8, 29 Advanced Digital Chips Inc. Ver 1. PRELIMINARY CANTUS Application Note( EVM B d ) History 29-1-8 Created Preliminary Specification

More information

=

= written by vangelis(vangelis@wowhacker.org) 0 0000 8 1000 1 0001 9 1001 2 0010 10 1010 3 0011 11 1011 4 0100 12 1100 5 0101 13 1101 6 0110 14 1110 7 0111 15 1111 110112 + 100012 = 1011002 110 0000 0101

More information

INTRO Basic architecture of modern computers Basic and most used assembly instructions on x86 Installing an assembly compiler and RE tools Practice co

INTRO Basic architecture of modern computers Basic and most used assembly instructions on x86 Installing an assembly compiler and RE tools Practice co Basic reverse engineering on x86 This is for those who want to learn about basic reverse engineering on x86 (Feel free to use this, email me if you need a keynote version.) v0.1 SeungJin Beist Lee beist@grayhash.com

More information

MAX+plus II Getting Started - 무작정따라하기

MAX+plus II Getting Started - 무작정따라하기 무작정 따라하기 2001 10 4 / Version 20-2 0 MAX+plus II Digital, Schematic Capture MAX+plus II, IC, CPLD FPGA (Logic) ALTERA PLD FLEX10K Series EPF10K10QC208-4 MAX+plus II Project, Schematic, Design Compilation,

More information

Microsoft Word - FS_ZigBee_Manual_V1.3.docx

Microsoft Word - FS_ZigBee_Manual_V1.3.docx FirmSYS Zigbee etworks Kit User Manual FS-ZK500 Rev. 2008/05 Page 1 of 26 Version 1.3 목 차 1. 제품구성... 3 2. 개요... 4 3. 네트워크 설명... 5 4. 호스트/노드 설명... 6 네트워크 구성... 6 5. 모바일 태그 설명... 8 6. 프로토콜 설명... 9 프로토콜 목록...

More information

PowerPoint 프레젠테이션

PowerPoint 프레젠테이션 Verilog: Finite State Machines CSED311 Lab03 Joonsung Kim, joonsung90@postech.ac.kr Finite State Machines Digital system design 시간에배운것과같습니다. Moore / Mealy machines Verilog 를이용해서어떻게구현할까? 2 Finite State

More information

Microsoft PowerPoint - a2.ppt [호환 모드]

Microsoft PowerPoint - a2.ppt [호환 모드] 마이크로컴퓨터의기본구조 2 장 x86 프로세서구조 ALU: 산술논리연산제어장치 (CU): 실행순서제어클럭 : 구성요소들의동작동기화 CPU + memory + I/O + bus 어셈블리언어 2 클럭 (Clock) CPU 와 Bus 동작은클럭에동기되어동작을한다. 메모리읽기사이클과대기상태 1 클럭사이클동안간단한동작을수행한다. 기계어명령어수행에적어도 1 클럭사이클이필요함

More information

Microsoft PowerPoint - chap02-C프로그램시작하기.pptx

Microsoft PowerPoint - chap02-C프로그램시작하기.pptx #include int main(void) { int num; printf( Please enter an integer "); scanf("%d", &num); if ( num < 0 ) printf("is negative.\n"); printf("num = %d\n", num); return 0; } 1 학습목표 을 작성하면서 C 프로그램의

More information

API 매뉴얼

API 매뉴얼 PCI-DIO12 API Programming (Rev 1.0) Windows, Windows2000, Windows NT and Windows XP are trademarks of Microsoft. We acknowledge that the trademarks or service names of all other organizations mentioned

More information

PowerPoint Presentation

PowerPoint Presentation Korea Tech Conference 2005 년 5 월 14 일, 서울 2005 년 5 월 14 일 CE Linux Forum Korea Tech Conference 1 Parallel port 를이용한가전제품 제어 임효준 LG 전자 imhyo@lge.com 2005 년 5 월 14 일 CE Linux Forum Korea Tech Conference 2

More information

Microsoft PowerPoint - ARM System-on-chip architecture_Chap 4_23p.ppt

Microsoft PowerPoint - ARM System-on-chip architecture_Chap 4_23p.ppt 1 - 전체요약 4. ARM 조직과구현 2 4.1 3 단계파이프라인 ARM 조직 레지스터뱅크 : 레지스터접근을위한 2개의입력포트, 1개의출력포트, 프로그램카운터를위한 1개의입출력포트배럴쉬프터 : ALU 입력전자리이동과회전수행 ALU : 산술연산, 논리연산실행어드레스레지스터 : 메모리주소저장어드레스증가기 : 연속적인메모리주소생성데이터레지스터 : 메모리로부터읽은데이터나저장할데이터를저장명령어디코더

More information

Microsoft PowerPoint - 알고리즘_5주차_1차시.pptx

Microsoft PowerPoint - 알고리즘_5주차_1차시.pptx Basic Idea of External Sorting run 1 run 2 run 3 run 4 run 5 run 6 750 records 750 records 750 records 750 records 750 records 750 records run 1 run 2 run 3 1500 records 1500 records 1500 records run 1

More information