[Research Paper] 대한금속 재료학회지 (Korean J. Met. Mater.), Vol. 55, No. 11 (2017), pp.798~805 DOI: 10.3365/KJMM.2017.55.11.798 798 전류밀도에따른플립칩 Sn-Ag 솔더범프의 Electromigration 손상기구분석 김가희 1 손기락 1 박규태 2 박영배 1, * 1 안동대학교신소재공학부, 청정에너지소재기술연구센터 2 앰코테크놀로지코리아 Effect of Current Densities on the Electromigration Failure Mechanisms of Flip-Chip Sn-Ag Solder Bump Gahui Kim 1, Kirak Son 1, Gyu-Tae Park 2, and Young-Bae Park 1, * 1 School of Materials Science and Engineering, Andong National University, Andong 36729, Republic of Korea 2 Amkor Technology Korea Inc, Gwangju 61006, Republic of Korea Abstract: The effect of current densities on the electromigration (EM) failure mechanism of flip chip Cu/Ni/Sn-Ag/Cu solder bumps was investigated under stressing conditions at current densities ranging from 5.0~6.9 10 3 A/cm 2 at 150. The EM failure times at 5.0 10 3 A/cm 2 were around 11 times longer than at 6.9 10 3 A/cm 2. A systematic failure analysis considering stressing time showed that a current density of 5.0 10 3 A/cm 2 induced pancake void propagation near the Cu 6Sn 5 intermetallic compound/solder interface at the cathode, while a current density of 6.9 10 3 A/cm 2 produced severe Joule heating due to high current crowding near the solder/cu 6Sn 5 interface. This was due to electrons entering the location at the cathode, which led to local melting of the solder and fast Cu consumption. It was determined that the EM failure mechanisms of flip chip Sn-Ag solder strongly depend not only on the Ni barrier effect but also on current density, which drives the dominant failure mechanisms of pancake voiding and local Joule-heating melting. (Received May 11, 2017; Accepted August 16, 2017) Keywords: electrical/electron materials, soldering, diffusion, scanning electron microscopy(sem), electromigration 1. 서론 최근급속한 IT산업발전에따라전자패키징기술도매우빠르게경박단소방향으로혁신적으로발전되고있으며, 많 은데이터의처리기능을구현하기위해하나의패키지내에 많은칩을통합시키는새로운전자패키징기술이요구되고 있다 [1]. 이를위해반도체 1 차접속을위해플립칩무연솔더 접합기술이널리이용되고있고, through silicon via 및 fan-out wafer-level package 등의 3 차원적층패키징기술들 이최근활발히개발되고있다 [2-7]. 가장널리사용중인플 립칩기술은반도체칩입출력단자패드에무연솔더도금을 이용한범프를형성하여칩표면이기판으로향하게하여칩 *Corresponding Author: Young-Bae Park [Tel: +82-54-820-5121, E-mail: ybpark@anu.ac.kr] Copyright c The Korean Institute of Metals and Materials 을기판에직접실장하는기술이다 [1,8]. 플립칩접합기술은칩표면전체에균일하게형성된솔더범프를이용하여기판과직접연결하여접속부길이가최소화되기때문에전기적인성능이우수하다 [9]. 또한칩전체의면적을입출력단자로활용이가능하여집적도가매우향상되어공간및전력면에서효율이높아져장치의소형화및고집적화추세에맞출수있는장점과열방출역할을하는범프에의해냉각성능도우수하다 [9]. 플립칩접합기술에사용되는솔더범프재료로서오랫동안사용해온 Sn-Pb 계솔더는가격이저렴하고우수한솔더링특성을가지고있으나, 유해물질제한지침 (Restriction of Hazardous Substances Directive, RoHS) 때문에전자제품에사용을금지하고있다 [10-12]. 이러한이유로 Ag, Zn, In, Bi 및 Cu등을함유한다양한 Sn계합금이사용되고있는데, 도
799 김가희 손기락 박규태 박영배 금공정을통한 Sn-Ag계솔더합금을가장널리사용중이다 [13]. 무연솔더를플립칩접합에적용하기위해인쇄회로기판의표면처리방법도여러가지가있다. 대표적인표면처리방법으로는유기땜납성보존제 (organic solderability, OSP), 무전해 Ni 도금 / Au 치환도금 (electroless nickel immersion gold, ENIG) 등이적용되고있다 [10,14-17]. 이중 OSP는 alkyl imidazole 형태의유기화합물을구리위에선택적으로도포가되어미세회로에적합한처리방식이나, 유기물질로도포되어있기때문에취급에유의할필요가있다 [18]. 이러한이유외에도 OSP처리사용이증가하는이유는제조공정이쉽고가격이가장싼장점을가지기때문이다. 한편, 기술발전에따라솔더범프크기가점점작아짐에따라솔더범프에흐르는전류밀도는점점증가되고있어서 electromigration(em) 손상이무연솔더접합부의심각한전기적신뢰성문제로많이보고되고있다 [19-23]. 플립칩솔더접합부의솔더조성, under bump metallurgy(ubm) 및기판표면처리조건, 온도및전류인가조건등에따라다양한 EM 손상기구가보고되고있다 [19-23]. 특히, 전자가유입되는음극부분에서보이드가형성되어솔더와금속간화합물계면을따른 pancake-type 보이드전파손상기구 [24] 와전자가유입되는음극부분에서솔더범프와배선사이에국부적인전류집중및 Joule heating에의한융해손상기구 [25] 의 2 가지를대표적인무연솔더접합부의 EM 손상기구라고할수있다. 선행연구결과에따르면 Ni/Sn-2.5Ag/Cu 솔더범프구조에온도 126.5, 전류밀도 2.8 10 3 A/cm 2 조건하에서는전자가유입되는음극부분에서금속하부층과솔더계면에서보이드가생성되어진전과동시에금속하부층이소모가일어난다고보고되었다 [26]. 또한, Ti/Ni/Cu/Sn-3Ag-1.5Cu/ Cu/Ni/Au 솔더범프구조에온도 150, 전류밀도 1 10 4 A/cm 2 조건하에서도전자가유입되는부분에서전류집중에의해보이드가형성되고그로인해국부적인전류집중에의한 Joule heating 인해원자이동이가속화되어보이드가성장하여솔더와금속간화합물계면을따라진전되어결국단락이된다고보고되었다 [27]. Cu/Ni/Sn-3.5Ag/Cu솔더범프구조에서온도 150, 전류밀도 7.9 10 3 A/cm 2 조건하에서는솔더와금속간화합물사이계면에서보이드가형성되어진전되었다고보고하였다 [28]. 이처럼전자가유입되는음극부분에서전류집중에의해솔더와금속간화합물계면에보이드가형성되어진전되는현상은 pancake-type 보이 드손상기구이다. 한편, Cu/Sn-3.0Ag-0.5Cu/Cu 솔더범프구조에서온도 130 에전류밀도 5.0 10 3 A/cm 2 조건하에서는전자가유입되는음극부분에서 Joule heating과전류집중현상의영향에때문에 Cu pad의 Cu 원자가완전히소모되어전기적단락이일어난것으로보고하였다 [29]. Cu/Sn-3.5Ag/Cu 솔더범프구조에온도 140, 전류밀도 7.9 10 3 A/cm 2 조건하에서는금속간화합물과솔더계면에보이드가형성하여전파되어솔더범프의파괴를초래한다고하였으며, 솔더범프파괴시보이드계면부근에서단면적이감소되어극심한전류집중에의해 Joule heating이발생하여높은온도로인해보이드부근에서계면이융해되는현상이관찰되었다고보고하였다 [30]. 전자가유입되는음극부분에서융해되는현상이일어나는것은전류집중및국부적인 Joule heating에의한손상기구이다. 이러한무연솔더접합부의 EM 손상기구에대한선행연구결과에따르면 Ni/Sn-2.5Ag/Cu 솔더범프구조에온도 126.5, 전류밀도 2.8 10 3 A/cm 2 조건 [26], Ti/Ni/Cu/Sn- 3Ag-1.5Cu/Cu/Ni/Au 솔더범프구조에온도 150, 전류밀도 1 10 4 A/cm 2 조건 [27], Cu/Ni/Sn-3.5Ag/Cu솔더범프구조에서온도 150, 전류밀도 7.9 10 3 A/cm 2 조건 [28] 과같이다양한구조및실험조건에서전자가유입되는음극부분에서전류집중에의해솔더와금속간화합물계면에보이드가형성되어 pancake 형상으로보이드가진전되어전기적단락이발생하는 pancake-type 보이드에의한손상기구로널리보고되었다. 한편, Cu/Sn-3.0Ag-0.5Cu/Cu 솔더범프구조에서온도 130 에전류밀도 5.0 10 3 A/cm 2 조건 [29]. Cu/Sn-3.5Ag/Cu 솔더범프구조에온도 140, 전류밀도 7.9 10 3 A/cm 2 조건 [30] 과같은구조및실험조건에서전자가유입되는음극모서리부분에서전류집중에의한국부적인 Joule heating으로인해 UBM 또는배선이융해되어전기적단락이발생하는손상기구로널리보고되었다. Ni(V)/Cu/99.3Sn-0.7Cu/Cu 솔더범프구조에서온도 150, 전류밀도 3.7 10 4, 6.4 10 4, 7.4 10 4 A/cm 2 세가지조건하에서는높은전류밀도와낮은전류밀도상관없이전자가유입되는음극부분에서전류가집중이되어솔더와 Cu pad 계면에서보이드가형성과진전되어전기적단락이일어난다고보고되었다 [31]. 이와같이다양한솔더범프구조및조성에서 EM 에의한손상기구에대한연구가개별조건별로많이보고되어왔으
대한금속 재료학회지제 55 권제 11 호 (2017 년 11 월 ) 800 Fig. 1. Schematic structure of (a) Cu/Ni/Sn-Ag/Cu flip chip bump and (b) daisy chain for EM test 나, Cu/Ni/Sn-Ag/Cu 솔더범프구조에서전류밀도조건이 EM 손상기구에미치는영향에대해정밀하게분석한연구는매우미흡한실정이다. 따라서, 본연구에서는 Cu/Ni/Sn-Ag/Cu 솔더범프구조에서전류밀도조건에따른 EM 손상기구를전류인가시간에따라체계적으로비교분석하였다. 2. 실험방법 플립칩 Cu/Ni/Sn-Ag/Cu 솔더범프에서전류밀도에따른 EM 손상기구를분석하기위하여그림 1과같이시편을제작하였다. 그림 1(a) 는 Sn-Ag 솔더범프시편의단면구조모식도이고, 전류인가실험을위해그림 1(b) 와같이 daisy chain 구조로제작하였다. 상부칩부분인 Si wafer에씨앗층인 TiW와 Cu를각각 0.1 μm, 0.2 μm두께로스퍼터증착한후, 5 μm두께의 Cu 배선을전기도금으로형성한후, 스핀코팅을이용하여 5 μm두께의 passivation층을형성시켰다. 금속하부층을형성하기위해 solder resist를도포한후사진식각공정으로패턴을형성하였고, Cu 배선위에 80 μm의직경을가지는 pad opening을형성하였다. 형성후, Cu와 Ni 금속하부층을전기도금을이용하여각각 5 μm와 3 μm두께로형성하였다. 마지막으로전기도금으로 Sn-Ag 솔더를형성시켰다. 하부기판부분인인쇄회로기판에는 19 μm Cu층을전기도금으로형성한후, Cu 산화를방지하기위해 OSP 표면처리를하였다. 제작된샘플은 rosin mind activity type(rma) 플럭스를도포한후플립칩본더를이용하여정렬한후, 150 에서 3초간플럭스를활성화시킨뒤 250 에서 1분간리플로우하여플립칩접합시편을제작하였다. Fig. 2. Cross-sectional (a) SEM and (b) EDS mapping image of as-bonded Cu/Ni/Sn-Ag/Cu solder bump. 전류밀도에따른손상기구를분석하기에앞서먼저, 0 시 간의 Cu/Ni/Sn-Ag/Cu 시편의구조를분석하기위해단면연 마후주사현미경 (Scanning Electron Microscope, SEM) 과에 너지분산형 X선분광기 (Energy Dispersive X - ray Spectroscopy, EDS) 을이용하여분석을진행하였으며, 그림 2에나타내었 다. 그림 2(a) 는접합직후의 Cu/Ni/Sn-Ag/Cu 솔더범프의 SEM 이미지이며, 그림 2(b) 는 EDS mapping 분석을통해시 편의구성원소를확인하였다. 전류밀도가 EM 손상기구에 미치는영향을확인하기위해아래와같이 EM 실험장치를 구성하였다. 150 로유지되는열풍건조기 (convection oven) 내부에서 Cu/Ni/Sn-Ag/Cu 시편에열전대와전극에부 착시킨후 Agilent 사의 E3648A power supply 장비를이용하 여전류를인가하여 EM 실험을실시하였다. 이때가해지는 전류는솔더 pad opening 사이즈와전류밀도 5.0 10 3, 6.9 10 3 A/cm 2 조건을계산하여나온값이다. EM 실험시실시간 저항변화측정은 Agilent 사의 37970A 장비를이용하여측 정하였으며, EM 전기적단락조건은 JEDEC-JEP 154 규격 [32] 조건에따라저항변화율이 20% 이상일때전기적단락 이일어났다고기준하였다. 전류밀도 5.0 10 3 A/cm 2 는 292 시간, 전류밀도 6.9 10 3 A/cm 2 는 25시간에전기적단락이 발생하였으며, SEM 분석을진행하여 EM 손상기구분석하 였다.
801 김 가 희 손 기 락 박 규 태 박 영 배 Fig. 3. Enlarged BSE images of solder bump bonding interface before EM testing: (a) upper interface and (b) lower interface. Fig, 5. EM failure images of Cu/Ni/Sn-Ag/Cu solder bump at 150, 5.0 103 A/cm2: (a) an upward electron flow and (b) a downward electron flow. spalling 되어 일부 형성되어 있는 것을 관찰하였다. (Cu,Ni)6Sn5 상은 솔더 내의 Sn과 금속 하부층인 Cu와 Ni이 리플로우 접합 시에 상호 확산 작용을 통해 생성된 것으로 판 단된다. 접합 후에 Cu6Sn5상이 먼저 형성되는 이유는 석출 구 동력이 큰 상일수록 먼저 석출되는데 Cu6Sn5상이 금속간 화 Fig. 4. Resistance change versus time curve of Cu/Ni/Sn-Ag/Cu bump for 5.0 103A/cm2 and 6.9 103A/cm2 at 150. 합물 중 표면 반응속도가 더 빠르다는 것을 보여주며 금속간 화합물 석출 구동력이 크다는 것을 알 수 있다 [33,34]. 석출 구동력이 큰 Cu6Sn5는 가리비 형상(scallop type)으로 좁고 둥 3. 결과 및 고찰 그림 3은 Cu/Ni/Sn-Ag/Cu 솔더 범프 접합 계면의 단면 SEM 미세구조를 나타내고 있다. EDS 분석 결과, 칩 부분인 그림 3(a)에서는 Cu/Ni 금속 하부층과 Sn-Ag 솔더 계면에서 Cu 33 at%, Ni 9 at%, Sn 56 at%의 (Cu,Ni)6Sn5상이 형성되었 고, 기판 부분인 그림 3(b)에는 Cu 배선과 Sn-Ag 솔더 계면에 서 Cu 39 at%와 Sn 56 at% 조성을 가지는 Cu6Sn5 상이 형성 된 것을 확인 하였다. 그리고 솔더 내부에도 Cu6Sn5 상이 근 기둥 형태로 형성된 것을 알 수 있다. 이것은 금속간 화합 물 결정립의 곡률반경에 의한 용해도 차이가 발생하여 작은 결정립의 원자들이 큰 결정립으로 이동하는 깁슨-톰슨 (Gibbs-Thompson)효과로 설명된다 [33,35]. 그림 4는 Cu/Ni/Sn-Ag/Cu 솔더 범프에 온도 150 및 5.0 3 3 2 10, 6.9 10 A/cm 두 가지 전류밀도에 대해 시간에 따른 실시간 저항 변화 그래프를 나타낸 그래프이다. 먼저 전류 밀 도 5.0 103 A/cm2 조건에서는 저항이 서서히 증가하는 현상 을 보이다가 292시간에서 전기적 단락이 일어나 저항이 급격
대한금속 재료학회지제 55 권제 11 호 (2017 년 11 월 ) 802 히증가하였음을알수있었다. 전류밀도 6.9 10 3 A/cm 2 조건에서는전류밀도 5.0 10 3 A/cm 2 조건에비해저항이서서히증가하는구간은보이지않았으며, 25시간에서전기적단락이일어나저항이급격히증가하였음을알수있었다. 그림 5는온도 150, 전류밀도 5.0 10 3 A/cm 2 조건에서 EM 손상된시편에대한전자방향에따른미세구조를보여주고있다. 먼저그림 5(a) 는전자가아래에서위로유입이되며, 그림 5(b) 는전자가위에서아래로유입이된다. 전자가유입되는음극부분과전자가나가는양극부분의금속간화합물의두께가다른것을확인하였다. 이러한현상을극성효과 (polarity effect) 라고하는데, 이는주확산종인 Cu원자가음극배선에서전자이동에따른 electron wind force 영향으로양극으로빠르게확산하여 Sn과반응하여양극의금속간화합물두께가두꺼워지는반면전자가유입되는음극부분에는 Cu원자가빠져나가금속간화합물이상대적으로적게성장되어얇은두께의금속간화합물이형성된것을말한다 [36,37]. 그림 5(a), (b) 에서극성효과가있음에도불구하고 (Cu,Ni) 6Sn 5 의두께가비슷한이유는상 하부 Cu 배선의단면적차이에기인한것으로판단된다. 상부 Cu 배선의두께는 5 μm이며, 하부 Cu 배선의두께는 19 μm이므로, 상부 Cu 배선이하부 Cu 배선보다상대적으로높은전류밀도가가해진다. 따라서, 상부 Cu 배선에하부보다높은 Joule heating이발생하게되고, 온도가상대적으로높은상부 Cu 배선에서상호확산이빠르기때문에 polarity effect가있음에도불구하고그림 5(a) 의음극과그림 5(b) 의양극에서 (Cu,Ni) 6Sn 5 의두께가비슷하다고판단된다. 그림 5(a), (b) 에서상부칩부분에는 (Cu,Ni) 6Sn 5 상이성장하였고, 하부기판에는 Cu 6Sn 5 과 Cu 3Sn 상이성장한것을관찰할수있었다. 이때 Cu 6Sn 5 상은 Sn의계면으로의확산장애물로작용하여총확산거리를증가시켜계면성장에필요한 Sn의공급을지연시킴으로써계면의성장을억제한다고알려져있다 [33,38,39]. Sn의공급이제한된것과달리 Cu 원자는지속적으로확산이일어남으로써 Cu/Cu 6Sn 5 불평형계면사이에서 Cu 3Sn 이 Cu 6Sn 5 을잠식하며 Cu의소모와함께상전이가일어난다고보고하였다 [33]. 그림 5(a) 는전자가유입되는하부음극부분에서솔더 /Cu 6Sn 5 계면에접하는솔더내부에서보이드가형성되어계면따라진전된것을관찰하였으나, 그림 5(b) 에전자가유입되는상부음극부분의솔더 /Cu 6Sn 5 계면에서는보이드가거의관찰되지않았고, 일부폴리싱에의한 Cu 6Sn 5 내부균열이관찰되었다. 상부와하부계면에서서로다른현상이일어나는이유는상부에 Ni Fig. 6. Enlarged BSE images of bonding interface after EM failure at 150, 5.0 10 3 A/cm 2 : (a) early stage of Cu depletion and void initiation, (b) pancake void propagation with resistance increase and (c) final open failure by complete pancake voiding. 층이효과적인 Cu, Sn 상호확산방지막역할로작용한것으 로판단된다. 또한 electron wind force 에의한확산의가속화 가일어나 Cu 배선까지 Sn 이반응하여 Cu 6Sn 5, Cu 3Sn 상이 성장하였으며, 이러한현상은솔더범프뿐만아니라마이크 로범프에서도 EM시발생하는현상이다 [40-42]. 그림 6은전류밀도 5.0 10 3 A/cm 2 조건에서전자가유입 되는음극인하부계면에서보이드가진전하는손상기구를 명확히이해하기위해, 292 시간에전기적단락이발생한시 편에서서로다른범프의하부계면의 SEM 이미지를손상 단계에따라나열하였다. 먼저그림 6(a) 에서볼수있듯이전 자가유입되는왼쪽모서리의 Sn-Ag 솔더 /Cu 6Sn 5 경계부에서 flux divergence 에의해 Cu 6Sn 5 와접한솔더내부에보이드가 형성되는것을관찰하였고, 그림 6(b) 와같이전자가유입되 는음극모서리부분에형성된보이드가 Sn-Ag솔더 /Cu 6Sn 5 계면을따라점진적으로진전되는것을관찰할수있다. 이는 EM 에의해하부 Cu 배선의 Cu 원자와솔더가반응에의해 소모되어보이드를형성하였으며, 결국그림 6(c) 와같이전 기적단락이일어났음을알수있었다. 이와같이보이드가 형성되고, 계면을따라진전되는현상으로인해저항이급격
803 김 가 희 손 기 락 박 규 태 박 영 배 Fig. 7. EM failure images of Cu/Ni/Sn-Ag/Cu solder bump at 150, 6.9 103A/cm2: (a) an upward electron flow and (b) a downward electron flow. 히 증가한 것으로 판단되며, 낮은 전류밀도 조건에서 관찰되 는 금속간 화합물 계면에서 보이드가 형성한 후 진전되어 전 기적 단락이 일어나는 pancake type보이드가 형성되는 현상 [24,26-28]과 유사하게 관찰되었다. 이러한 현상은 선행 연구 에서 언급한 것과 같이 Cu/Ni/Sn-Ag/Cu 솔더 범프 뿐만 아니 라, Ni/Sn-2.5Ag/Cu, Ti/Ni/Cu/Sn-3Ag-1.5Cu/Cu/Ni/Au, Cu/Ni/Sn-3.5Ag/Cu, Ni(V)/Cu/99.3Sn-0.7Cu/Cu 등 다양한 솔더 범프 구조에서 전류 인가 조건에 따라 발생하는 현상이 다 [26-28,31]. 또한, 손상 단계에 따라 높은 electron wind force에 의한 Cu융해 및 Sn의 상호확산으로 인해 Cu배선에 Cu6Sn5와 Cu3Sn 상이 점차 크게 성장하는 것을 관찰하였다. 그림 7은 온도 150, 전류밀도 6.9 103 A/cm2조건에서 Fig. 8. Enlarged BSE images of lower corner bonding interface after EM failure at 150, 6.9 103A/cm2: (a) early stage of Cu depletion and accelerated IMC formation, (b) Cu line dissolution with resistance increase and (c) final Cu line open failure. EM 손상된 시편에 대한 전자 방향에 따른 미세구조를 보여 주고 있다. 먼저 그림 7(a)는 전자가 아래에서 위로 유입이 되 며, 그림 7(b)는 전자가 위에서 아래로 유입이 되는데, 전류밀 도 5.0 103 A/cm2 조건과 유사하게 음극 부분과 양극 부분 에서 금속간 화합물이 서로 다른 두께를 가지는 극성효과가 3 나타나는 것이 관찰되었다. 반면, 전류밀도 6.9 10 A/cm 2 조건에서는 Sn-Ag 솔더 범프 내부에 (Cu,Ni)6Sn5 상이 상당 히 많이 형성되었는데, 이는 상대적으로 매우 높은 전류밀도 에 의한 electron wind force 효과로 인해 금속간 화합물의 성 장이 훨씬 가속화되었기 때문이라고 생각된다 [40]. 전류밀 도 5.0 103 A/cm2 조건과 공통적으로 높은 electron wind force에 의한 Cu융해 및 Sn의 상호확산으로 인해 Cu6Sn5과 Cu3Sn 상이 Cu 배선 내부까지 성장되는 것을 관찰하였다. 그
대한금속 재료학회지제 55 권제 11 호 (2017 년 11 월 ) 804 림 7(a) 와같이전자가유입되는하부에서는왼쪽모서리 Cu 배선내부에서보이드가매우크게성장하여전기적단락이발생하였고, 그림 7(b) 와같이전자가유입되는상부에서는전기적단락이일어나지않았음을알수있었다. 이러한이유는상부에는 Cu, Sn의상호확산에대한효과적인확산방지막역할을하는 Ni층이존재하기때문이라고판단된다. 또한, 그림 7(a), (b) 에서공통적으로 Cu 배선으로금속간화합물이성장하는이유는전자가유입되는음극에서높은 electron wind force에의한 Cu 융해및 Sn의상호확산으로인해 Cu 6Sn 5 과 Cu 3Sn 상이 Cu 배선내부까지성장한것으로판단된다. 그림 8은전류밀도 6.9 10 3 A/cm 2 조건에서발생하는손상기구를명확히이해하기위해, 25시간에전기적단락이발생한시편에서서로다른범프의전자가유입되는하부음극모서리부분의 SEM 이미지를확대하여손상단계에따라나열하였다. 먼저그림 8(a) 는높은전류인가초기단계이므로전자가들어가는모서리부분에서전류집중이일어나빠른 Cu 확산으로인한급격한 Cu 6Sn 5 상변화에따른 Cu 배선소모현상이시작되는단계이다. 그림 8(b) 는전류집중에의해 Sn-Ag 솔더와 Cu 6Sn 5 경계부에서 flux divergence에의해보이드가커져 Cu 배선의면적이점점작아져전류밀도집중현상이가속화되어결국그림 (c) 와같이 Cu 배선의저항이급격히증가하여전기적단락이일어났음을알수있었다. 높은전류밀도조건에서관찰되는전자가유입되는모서리부분에서솔더와금속간화합물경계부에서 flux divergence에의해보이드가커져전류가집중되어국부적인 Joule heating에의해 Cu 배선에 Cu 원자소모가빠르게일어나전기적단락이일어난기존문헌들과유사한손상거동임을알수있다 [25,29,30,43,44]. 이러한현상 K. Yamanaka에의하면, 전자가유입되는음극모서리부분이 28 10 3 A/cm 2 으로솔더보다 3배높다고하였으며, 전산모사를통해전자가유입되는음극모서리부분에보이드가형성되고, 성장할수록전류밀도가증가한다고하였다 [45]. 또한선행연구에서언급한것과같이 Cu/Ni/Sn-Ag/Cu 솔더범프뿐만아니라 Cu/Sn-3.0Ag-0.5Cu/Cu, Cu/Sn-3.5Ag/Cu 등다양한솔더범프구조에서전류인가조건및구조에따라발생하는 EM 손 상기구이다 [29,30]. 따라서, Cu/Ni/Sn-Ag/Cu 솔더범프구조에서전류밀도조건 5.0 10 3 A/cm 2 에서는낮은전류밀도조건에서나타나는현상인전자가유입되는음극모서리부분의솔더 /Cu 6Sn 5 금속간화합물계면에서보이드가생성된후전체계면을따라전파되어나타나는 pancake type 보이드손상기구가지배하고, 전류밀도 6.9 10 3 A/cm 2 조건에서는전자가유입되는음극모서리부분에과도한전류집중에의한국부적인 Joule heating 지배효과로인한손상기구가지배하는것으로판단된다. 따라서, 플립칩 Sn-Ag 솔더범프의 EM 손상기구는 Ni확산방지층의역할및전류밀도에따른전류집중정도가매우중요한인자임을알수있다. 4. 결론 전류밀도에따른플립칩 Cu/Ni/Sn-Ag/Cu 솔더범프의 EM 손상기구를분석하였다. 전류밀도 5.0 10 3 A/cm 2 조건이 6.9 10 3 A/cm 2 보다약 11배긴 EM 수명을보였고, 낮은전류밀도조건에서는전자가유입되는음극모서리부분의솔더 /Cu 6Sn 5 금속간화합물계면의 solder 내부 pancake type 보이드형성손상기구가지배하고, 높은전류밀도조건에서는전자가유입되는음극모서리부분에과도한전류집중에의한국부적인 Joule heating 지배에따른손상기구가지배함을알수있었다. 따라서, 플립칩 Sn-Ag 솔더범프의 EM 손상거동은솔더접합부 Ni 확산방지층유무및전자유입부의국부적인전류밀도집중정도가지배손상기구를결정하는매우중요한인자임을알수있다. 감사의글 이논문은 2017년도정부 ( 교육부 ) 의재원으로한국연구재단의지원을받아수행된기초연구사업 (2016R1D1A3B03933937) 및산업통상자원부 (10067804) 와 KSRC 지원사업인미래반도체소자원천기술개발사업의연구결과로수행되었으며, 시편제작에도움을주신 STS 반도체통신관계자여러분께감사드립니다.
805 김가희 손기락 박규태 박영배 REFERENCES 1. J. W. Yoon, J. W. Kim, J. M. Koo, S. S. Ha, B. I. Noh, W. C. Moon, J. H. Moon, and S. B. Jung, J. of KWJS 25, 108 (2007). 2. K. N. Tu and K. Zeng, Master. Sci. Eng. 34, 1 (2001). 3. T. S. Oh, K. Y. Lee, Y. H. Lee, and B. Y. Jung, Met. Master. Int. 15, 479 (2009). 4. R. R. Tummala, Fundamentals of Microsystems packaging, McGraw-Hill Education, New York (2001). 5. Y. Liu, Microelectron. Reliab. 50, 514 (2010). 6. H. Shimaamoto, Proc. 56th Elec. Comp. C., USA (2007). 7. M. Y. Kim, T. S. Oh, and T. S. Oh, Korean. J. Met. Mater. 48, 557 (2010). 8. J. H. Lau, Low Cost Flip Chip Technologies for DCA, WLCSP, and PBGA Assemblies, pp.1-90, McGraw-Hill Professional, (2000). 9. J. Y. Choi, and T. S. Oh, J. Microelectron. Packag. Soc. 16, 9-15 (2009). 10. S. H. Kim, B. R. Lee, G. T. Park, J. M. Kim, S. H. Yoo, and Y. B. Park, Korean J. Met. Mater. 53, 735 (2015). 11. J. H. Ahn, K. S. Kim, Y. C. Lee, Y. I. Lim, and S. B. Jung, J. Microelectron. Packag. Soc. 17, 1 (2010). 12. Directive 2002/95/EC of the European Parliament and of the Council, Restriction of the Use of Certain Hazardous Substances in Electrical and Electronic Equipment (RoHS), EU (2003). 13. B. J. Lee, N. M. Hwang and H. M. Lee, Acta Mater. 45, 1867 (1997). 14. J. M. Kim, H. B. Lee, Y. S. Chang, and J. B. Choi, Met. Mater. Int. 19, 231 (2013). 15. V. Denis and C. Gilles, Proc. 18th Ieee/cpmt Int. El. Mfg., p. 101 (1995). 16. D. Chang, F. Bai, Y. P. Wang and C.S. Hsiao, Proc. 6th El. Packag. Tech. Conf., p. 149 (2004). 17. H. K. Lee, S. H. Son, H. Y. Lee, and J. M. Jeon, J. Kor. Inst. Surf. Eng. 40, 32 (2007). 18. M. H. Jeong, J. M. Kim, S. H. Yoo, C. W. Lee, and Y. B. Park, J. Microelectron. Packag. Soc. 17, 81 (2010). 19. K. N. Tu, J. W. Mayer, and L. C. Feldman, Electronic Thin Film Science for Electrical Engineering and Materials Scientists, pp.355-368, Macmillan, New York (1992). 20. K. N. Tu, J. Appl. Phys. 94, 5451 (2003). 21. T. Y. Lee, K. N. Tu, S. M. Kuo, and D. R. Frear, J. Appl. Phys. 89, 3189 (2001). 22. W. J. Choi, E. C. C. Yeh, and K. N. Tu, J. Appl. Phys. 89, 5665 (2003). 23. T. Y. Lee, K. N. Tu, and D. R. Frear, J. Appl. Phys. 90, 4502 (2001). 24. C. Chen, H. M. Tong, and K. N. Tu, Annu. Ann. Rev. Mater. Res., 41, 531-555 (2010). 25. C. E. Ho, C. R. Kao, and K. N. Tu, Advanced Filp Chip Packaging, Springer, New York (2013). 26. S. H. Chae, J. Im, T. Uehling, and P. S. Ho, 58th Elec. Comp. C., p.354-359, USA (2008). 27. M. H. R. Jen, L. C. Liu, and Y. S. Lai, Microelectron. Reliab. 49, 734 (2009). 28. H. Y. Chen, M. F. Ku, and C. Chen, Adv. Mater. Res-ger. 1, 83 (2012). 29. J. M. Kim, M. H. Jeong, S. H. Yoo, and Y. B. Park, J. Electron. Mater. 41, 791 (2012). 30. J. H. Lee, G. T. Lim, and Y. B. Park, J. Korean Phys. Soc. 54, 1784 (2009). 31. M. H. Chu, S. W. Liang, C. Chen, and A. T. Huang, J. Electron. Mater. 41, 2502 (2012). 32. Joint Electron Device Engineering Council, GUIDELINE FOR CHARACTERIZING SOLDER BUMP ELECTROMIGRATION UNDER CONSTANT CURRENT AND TEMPERATURE STRESS, USA (2008). 33. B. H. Kwak, M. H. Jeong, and Y. B. Park, Korean J. Met. Mater 50, 775 (2012). 34. K. N. Tu, Solder Joint Technology, Materials, Properties, and Reliability, pp.59-71, Springer, New York (2007). 35. D. A. Porter and K. E. Easterling, Phase Transformation in materials, 2nd ed, Chapman & Hall, London (1992). 36. K. N. Tu, Solder Joint Technology, Materials, Properties, and Reliability. pp.289-303, Springer, New York (2007) 37. J. H. Lee, G. R. Lim, S. T. Yang, M. S. Suh, Q. H. Chung, K. Y. Byun, and Y. B. Park, Korean. J. Met. Mater. 46, 310 (2008). 38. M. H. Jeong, J. W. Kim, B. H. Kwak, B. J. Kim, K. W. Lee, J. D. Kim, Y. C. Joo, and Y. B. Park, Korean. J. Met. Mater. 49, 180 (2011). 39. S. Choi, T. R. Bieler, J. P. Lucas, and K. N. Subramanian, J. Electron. Mater. 28, 1209 (1999). 40. J. H. Lee, S. T. Yang, M. S. Suh, Q. H. Chung, K. Y. Byun, and Y. B. Park, Kor. J. Mater. Res. 17, 91 (2007). 41. J. Y. Kim, J. Yu, and S. H. Kim, Acta Mater. 57, 5001 (2009). 42. J. M. Park, S. H. Kim, M. H. Jeong, and Y. B. Park, J. Appl. Phys. 53, 05HA06 (2014). 43. T. Frank, C. Chappaz, P. Leduc, L. Arnaud, F. Lorut, S. Moreau, A. Thuaire, R. E. Farhane, and L. Anghel., Int. Rel. Phy., 3F.4.1-3F.4.6, USA (2011). 44. R Bauer, A. H. Fischer, C. Birzer, and L. Alexa, 61st Elec. Comp. C., 317-325, USA (2011). 45. K.Yamanaka, Y. Tsukada, and K.suganuma, Microelectron. Reliab. 47, 1280 (2007).