11(IK12-43)p fm

Size: px

Start display at page:

Download "11(IK12-43)p fm"

영기 제
6 years ago
Views:

1 Journal of the Microelectronics & Packaging Society Vol. 19, No. 3, p SnBi 저온솔더의플립칩본딩을이용한스마트의류용칩접속공정 최정열 박동현 오태성 홍익대학교공과대학신소재공학과 Chip Interconnection Process for Smart Fabrics Using Flip-chip Bonding of SnBi Solder J. Y. Choi, D. H. Park and T. S. Oh 1 Department of Materials Science and Engineering, Hongik University Seoul , Korea (2012년 9월 15일접수 : 2012년 9월 18일수정 : 2012년 9월 28일게재확정 ) 초록 : SnBi 저온솔더의플립칩공정을이용한스마트의류용칩접속공정에대해연구하였다. 캐리어필름에형성한 Cu 리드프레임을 130 o C에서직물에열압착시킴으로써 Cu 리드프레임이전사된직물기판을형성하였다. 칩시편에 SnBi 페이스트를도포하여솔더범프를형성한후직물기판의 Cu 리드프레임에배열하고 180 o C에서 60초동안유지시켜플립칩본딩하였다. SnBi 저온솔더를사용하여형성된스마트의류용플립칩접속부의평균접속저항은 9mΩ이었다. Abstract: A chip interconnection technology for smart fabrics was investigated by using flip-chip bonding of SnBi lowtemperature solder. A fabric substrate with a Cu leadframe could be successfully fabricated with transferring a Cu leadframe from a carrier film to a fabric by hot-pressing at 130 o C. A chip specimen with SnBi solder bumps was formed by screen printing of SnBi solder paste and was connected to the Cu leadframe of the fabric substrate by flip-chip bonding at 180 o C for 60 sec. The average contact resistance of the SnBi flip-chip joint of the smart fabric was measured as 9 mω. Keywords: Smart fabric, Electronic textile, Flip chip, Contact resistance 1. 서론 의류에 IT 기술을융합함으로써보온과같은의류고유의기능에더하여, 신호를감지할수있으며무선통신을통해외부와자유로운소통이가능한스마트의류또는 e-텍스타일 (electrotextile) 에대한연구가최근활발히진행되고있다. 1-4) 의류와디지털기술을융합하는스마트의류기술의개발초기에는 IT 기기들을분리하여의복내에내장하는형태로의류는보조적인역할에지나지않으며착용과사용상의문제점이있었다. 1-3,5) 이와같은의복단계에서의융합기술이갖는문제점을해결하기위해전도성사로직물회로를구성하고 IT 부품을직물에융합하고자하는연구가이루어지고있으며, 대표적인예로는운동선수, 환자들의심박을모니터링할수있는생체신호모니터링의복이있다. 1,2,4,6,7) 최근에는직물단계에서의융합에서한걸음더나아가섬유단계에서 IT 기기와센서들을통합하고자하는연구가이루어지고있다. 2) 스마트의류의요소기술로서는전기신호전달을위한전도성사제조기술, 전도성사를이용한직물회로형성기술과직물부품기술, 직물기반회로에대한칩인터커넥 션기술을들수있다. 2,3,8-11) 전도성사로는여러가지금속섬유사와금속코팅사가다양하게개발되고있으며, 이들전도성사를이용하여직물회로를구현하는방법으로는직조기법, 자수기법, 프린팅기법, 부직포에전도성사를배열후함께융착하는방법, 전도성접착테이프를레이저커팅하여부착하는방식등이다양하게개발되고있다. 2,9,10) 전도성사를이용하여개발된직물부품으로는전극, 안테나와더불어 Ph 센서, 압력센서, 온도센서, 습도센서등다양한센서부품이개발되었다. 2,12,13) 스마트의류가융합 IT 제품으로서의충분한기능을발휘하기위해서는이들직물부품들에서감지된신호를처리하며외부와데이터를주고받을수있는반도체칩이필요하다. 그러나직물섬유를사용하여반도체칩을형성하는것이현재로서는매우어렵기때문에스마트의류의구현을위해서는 Si 반도체칩을직물회로와연결하는칩인터커넥션기술이필수적으로요구된다. 스마트의류용칩인터커넥션기술로는직물에금속포일로단자를형성한후칩을와이어본딩하는방법, 10) 직물에리드프레임을스크린프린팅한후그위에칩을와이어본딩하는방법, 14) 플렉시블기판에칩을실장한후 Corresponding author ohts@hongik.ac.kr 71

72 최정열 박동현 오태성 플렉시블기판을직물회로에연결하는방법이 4,6,7,12) 사용되고있다. 이중에서직물회로에형성한금속포일단자에칩을와이어본딩하는칩인터커넥션방법은 10) 금속포일단자와직물사이의접착력, 금속포일단자와전도성사금속코어사이의접합력및금속포일단자와본딩와이어사이의접합력이취약하며, 자동생산과대량생산에부적합하다는문제점이있다.

2 72 최정열 박동현 오태성 플렉시블기판을직물회로에연결하는방법이 4,6,7,12) 사용되고있다. 이중에서직물회로에형성한금속포일단자에칩을와이어본딩하는칩인터커넥션방법은 10) 금속포일단자와직물사이의접착력, 금속포일단자와전도성사금속코어사이의접합력및금속포일단자와본딩와이어사이의접합력이취약하며, 자동생산과대량생산에부적합하다는문제점이있다. 반면에스크린프린팅법을이용한칩인터커넥션은 14) 직물에스크린프린팅한리드프레임의도전성입자밀도가낮아전기저항이크기때문에, 와이어본딩이용이하게이루어지지않을수있다. 또한시간이지남에따라스크린프린팅한리드프레임에서용매가휘발하면서균열이발생하여회로 open 이발생할수있는문제점이있다. 이에비해플렉시블기판을이용한칩인터커넥션은 4,6,7,12) 견고하며신뢰성이우수한칩접속이가능한장점이있으나, 패키지의크기가커지는단점이있다. 본논문에서는스마트의류용칩접속공정으로서 Cu 리드프레임을직물에전사시켜형성한직물리드프레임기판에 SnBi 저온솔더의플립칩공정을사용하여칩을접속하는공정기술에대해연구하였다. Cu 리드프레임을직물에전사하여형성한직물리드프레임은직물에구멍을뚫고이를금속포일로메꾸어형성한금속포일단자에비해직물과의접착력이우수하며, 스크린프린팅으로형성한리드프레임과비교하여전기전도도가우수하여칩접속저항을낮출수있다. 또한플렉시블기판을사용한칩접속기술에비해패키지크기를소형화할수있 는장점이있다. 2. 실험방법 SnBi 저온솔더를사용하여직물리드프레임기판에플립칩본딩하기위한칩시편에서전극과 SnBi 범프들의배치도를 Fig. 1 에나타내었다. 플립칩본딩에사용할칩의크기는 1mm 1mm 이었으며, 320 µm 810 µm 크기의전극패드에 150 µm 220 µm 크기의 SnBi 범프가 500 µm 피치로두개씩배열되어있는형상이다. SnBi 범프가형성되어있는칩시편을형성하기위한제조공정도를 Fig. 2 에나타내었다. 4 인치 Si 웨이퍼에 Si 과접착력이우수한 Ti 를 0.1 µm 두께로 DC 마그네트론스퍼터링법으로형성후, 그위에접속저항측정을위한배선층으로 Cu 를 2 µm 두께로스퍼터증착을하였다. 이와같은 Cu 층위에산화방지를위해 0.1 µm 두께의 Ti Fig. 1. Schematic configuration of electrodes and SnBi solder bumps on a chip used for flip chip bonding to a fabric substrate. Fig. 2. Schematic illustration for a process flow to make a chip specimen with SnBi solder bumps: (a) sputtering of Ti/Cu/Ti metallization, (b) electrode formation by etching of Ti/Cu/Ti, UBM formation by etching of top Ti, d) screen printing of SnBi solder paste, and (e) ball-up of the SnBi. 마이크로전자및패키징학회지제 19 권제 3 호 (2012)

이후 SnBi 솔더범프를 형성할 부위에 UBM을 형성하 기 위해, 회로배선이 형성된 Si 칩에 대해 2차 미세패턴 형성 공정 및 5% HF를 이용한 습식 에칭공정으로 Fig. 2(c)와 같이 UBM opening 부위의 Ti 박막을 제거하였다. UBM이 형성된 칩 회로패턴에 Fig.

3 SnBi 저온솔더의 플립칩 본딩을 이용한 스마트 의류용 칩 접속공정 를 스퍼터 증착하여 Ti/Cu/Ti 다층구조를 형성하였다. 칩 회로배선 패턴을 제작하기 위해 Fig. 2(b)와 같이 AZ4620 포토레지스트를 사용하여 포토레지스트 패턴을 형성 후, 5% HF와 10% HNO3을 이용한 습식 에칭공정으로 회로배 선을 제외한 부위의 Ti/Cu/Ti 박막을 제거하여 전기적 특 성을 측정할 수 있는 daisy chain 형태의 배선을 형성하였 다. 이후 SnBi 솔더범프를 형성할 부위에 UBM을 형성하 기 위해, 회로배선이 형성된 Si 칩에 대해 2차 미세패턴 형성 공정 및 5% HF를 이용한 습식 에칭공정으로 Fig. 2(c)와 같이 UBM opening 부위의 Ti 박막을 제거하였다. UBM이 형성된 칩 회로패턴에 Fig. 2(d)와 같이 메탈마스 크를 정렬하여 상용 SnBi 솔더 페이스트를 스크린 프린 팅 하였다. 상용 SnBi 솔더 페이스의 점도를 스크린 프린 팅에 적합하도록 조절하기 위해 SnBi 페이스트를 상온에 서 약 1분간 유지한 후, 메탈 마스크의 opening을 통해 칩 시편의 UBM (Under Bump Metallurgy)에 도포하였다. 도 포된 SnBi 페이스트의 볼업(ball-up)을 위해 160oC에서 3 73 분간 유지하였다. 칩 시편을 플립칩 본딩하기 위해 Cu 리드프레임을 직 물에 열압착하여 전사시킴으로써 Cu 회로패턴이 형성된 직물 기판을 제작하였다. Fig. 3에 Cu 리드프레임의 전사 과정에 대한 모식도를 나타내었다. Fig. 3(a) 및 Fig. 3(b) 와 같이 캐리어 필름에 접착되어 보호필름으로 덮여있는 Cu 리드프레임의 보호필름을 제거한 후, Fig. 3(c)와 같이 직물 위에 위치시켜 hot-press 장비를 이용하여 130oC까지 5분간 승온하고 1분간 100 kg의 압력을 주었다. 그 후, 온 도를 상온까지 낮춘 후 Fig. 3(d)와 같이 캐리어 필름을 제 거함으로써, 직물 위에 Cu 리드프레임이 형성된 기판을 완성할 수 있었다. 플립칩 본더를 사용하여 칩에 형성한 SnBi 범프들을 직 물 기판의 Cu 회로패턴에 정렬하고, 3oC/sec의 승온속도 로 140oC까지 승온 후 60초간 예열과정을 거쳐 같은 승 온속도로 180oC까지 승온하여 60초 동안 유지하여 플립 칩 본딩하였다. 3. 결과 및 고찰 Fig. 4에 Cu 리드프레임을 전사시켜 형성한 직물 기판 의 광학현미경 사진을 나타내었다. 이 사진과 같이 캐리 어 필름에 형성한 Cu 리드프레임을 130oC에서 직물에 열 압착 시킴으로써 Cu 리드프레임이 전사된 직물 기판을 형성하는 것이 가능하였다. 이와 같이 130oC에서의 열압 착 공정에 의해 Cu 리드프레임을 캐리어 필름에서 분리 시키는 동시에 직물에 접착시키는 것이 가능한 이유는 Cu 리드프레임과 보호필름 사이에 있는 접착제, 즉 Cu 리 드프레임을 기판에 붙이는데 사용된 접착제의 녹는 온도 가 Cu 리드프레임을 캐리어 필름에 붙이기 위해 사용한 접착제의 녹는 온도보다 높기 때문이다. Fig. 5에 본 연구에서 사용한 SnBi 솔더 페이스트의 DSC (Differential Scanning Calorimetry) 분석 결과를 나타 내었다. SnBi의 용융이 138oC에서 시작하여 160oC에서 완료되었으며, 이와 같은 용융온도 구간을 Sn-Bi 이성분 계의 상태도와 비교시 SnBi 페이스트의 조성이 저온 플 Fig. 3. Schematic illustration of a fabric substrate: (a) top view of the Cu leadframe, (b) side view of the carrier film/cu leadframe/ protective film structure, (c) hot-pressing of the Cu leadframe of a fabric after removing the protective film, (d) formation of a fabric substrate with the transferred Cu leadframe by removing the carrier film. Fig. 4. Optical micrograph of the fabric substrate formed by transferring a Cu leadframe. J. Microelectron. Packag. Soc. Vol. 19, No. 3 (2012)

74 최정열 박동현 오태성 Fig. 5. Differential scanning calorimetry analysis of the SnBi solder paste. Fig. 7. Differential scanning calorimetry analysis of the SnBi solder after ball-up process at 160oC. Fig. 6.

립칩 공정에 사용되는 Sn-58Bi 공정 조성에서 벗어나 52 wt% Sn-46 wt% Bi 또는 34 wt% Sn-66 wt% Bi 조성 중 의 하나인 것을 알 수 있다.15-17) Fig. 5와 같은 DSC 분석 결과로부터 SnBi 솔더 페이스트의 볼업 온도를 SnBi 페 이스트의 용융이 완료되는 온도인 160oC로 설정하였다.

4 74 최정열 박동현 오태성 Fig. 5. Differential scanning calorimetry analysis of the SnBi solder paste. Fig. 7. Differential scanning calorimetry analysis of the SnBi solder after ball-up process at 160oC. Fig. 6. Scanning electron micrographs of the screen-printed solder paste (a) before and (b) after ball-up process. 립칩 공정에 사용되는 Sn-58Bi 공정 조성에서 벗어나 52 wt% Sn-46 wt% Bi 또는 34 wt% Sn-66 wt% Bi 조성 중 의 하나인 것을 알 수 있다.15-17) Fig. 5와 같은 DSC 분석 결과로부터 SnBi 솔더 페이스트의 볼업 온도를 SnBi 페 이스트의 용융이 완료되는 온도인 160oC로 설정하였다. 본 연구에서 사용한 SnBi 솔더 페이스트는 미량의 플럭 스를 함유하고 있어 별도의 플럭스를 사용하지 않고서도 볼업이 가능하였다. Fig. 6에 SnBi 솔더범프의 볼업 전후 의 형상을 비교하였는데, 볼업 후 SnBi 범프의 높이는 약 80 µm이었다. Fig. 7에 볼업한 SnBi 솔더의 DSC 분석 결과를 나타내 었다. 볼업을 한 SnBi 솔더의 경우에는 138oC~170oC 온 도 구간에서 용융이 발생하여 볼업 처리 전에 비해 용융 온도 구간이 상승하였음을 알 수 있다. 볼업 처리에 의해 SnBi 솔더의 용융 종료온도가 상승한 것은 볼업 공정 중 에 발생한 Bi의 휘발에 기인한 것으로 판단된다.15) 볼업 공 정에 의한 용융종료 온도의 상승으로부터 SnBi 페이스트 의 조성은 52 wt% Sn-46 wt% Bi 또는 34 wt% Sn-66 wt% Bi 의 두가지 가능한 조성 중에서 52 wt% Sn-46 wt% Bi 조성 이며, 볼업 처리에 의해 SnBi 솔더의 조성이 60 wt% Sn40 wt% Bi 조성으로 변화된 것으로 판단할 수 있다. Fig. 7 에 있는 볼업한 SnBi 솔더의 DSC 분석 결과로부터 플립 칩 공정온도를 SnBi 솔더의 융융종료 온도보다 10oC 높 은 180oC로 설정하였다. SnBi 솔더범프를 형성한 칩 시편을 직물 기판의 Cu 리 드프레임에 배열하고 플립칩 본딩하였다. 그 결과, Fig. 8 마이크로전자 및 패키징학회지 제19권 제3호 (2012) Fig. 8. Scanning electron micrograph showing solder bridging and solder spreading on the Cu leadframe. 과 같이 솔더댐 처리를 하지 않은 기판 Cu 리드프레임 부 위에서 솔더의 퍼짐 현상으로 인해 이웃 범프들의 심한 bridging이 발생하였다. 이와 같은 솔더 퍼짐에 의한 범프 간 bridging을 방지하기 위해 직물 기판에 전사하는 Cu 리드프레임의 형상을 Fig. 9(a)와 같이 배선부가 끊어진 형태로 수정하였다. 또한 Cu 리드프레임을 타고 솔더가 바깥쪽으로 퍼지는 것을 방지하기 위해, Fig. 9(b)와 같이 유성팬을 사용하여 리드프레임에 경계를 만들어 솔더댐 역할을 하도록 처리하였다. 솔더 퍼짐을 방지하기 위해 배선회로를 분리시킨 Fig. 9(a)와 같은 형상의 Cu 리드프레임을 기판에 전사시켜 직 물기판을 형성하고 Fig. 9(b)와 같이 유성팬을 사용하여 솔더댐 처리를 한 후, SnBi 솔더범프가 형성되어 있는 칩 을 배열하고 솔더를 리플로우시켜 플립칩 본딩하였다. 이 때 플립칩 본딩은 SnBi 페이스트를 도포하고 볼업 처리 를 하지 않은 상태에서 플립칩 본딩하는 방법과 볼업 처 리를 한 후 플립칩 본딩을 하는 두가지 공정으로 수행하 였다. 이와 같은 두가지 방법으로 플립칩 본딩시 서로간 의 비교를 용이하게 하기 위해 볼업 처리의 유무에 관계 없이 플립칩 본딩 온도를 180oC로 고정하였다. SnBi 페이스트를 도포한 상태로 볼업 처리없이 플립칩 본딩을 하는 경우는 SnBi 페이스트 내에 플럭스가 함유

되어 있으므로 플럭스 처리를 따로 해줄 필요가 없다. 반 면에, 플립칩 본딩 전에 SnBi 솔더 페이스트를 볼업한 경 우에는 볼업 과정에서 페이스트 내에 함유되어 있던 플 럭스가 모두 소모되어서 플럭스 처리가 필요하며 플립칩 공정후 플럭스 세척을 해 주었다. Fig. 10에 두가지 방법 으로 플립칩 본딩한 시편들의 단면 주사전자현미경 사진 을 나타내었다.

5 SnBi 저온솔더의 플립칩 본딩을 이용한 스마트 의류용 칩 접속공정 Fig. 9. Schematic illustration of a Cu leadframe processed by (a) line separation to prevent solder bridging and (b) solder dam formation with oil pen coating to prevent solder spreading. 되어 있으므로 플럭스 처리를 따로 해줄 필요가 없다. 반 면에, 플립칩 본딩 전에 SnBi 솔더 페이스트를 볼업한 경 우에는 볼업 과정에서 페이스트 내에 함유되어 있던 플 럭스가 모두 소모되어서 플럭스 처리가 필요하며 플립칩 공정후 플럭스 세척을 해 주었다. Fig. 10에 두가지 방법 으로 플립칩 본딩한 시편들의 단면 주사전자현미경 사진 을 나타내었다. 볼업 처리를 하지 않고 SnBi 페이스트를 도포한 상태에서 바로 플립칩 본딩을 한 시편과 볼업 처 리를 한 후 플립칩 본딩한 시편을 비교시 접속부에 있는 SnBi 범프의 높이와 폭에 차이가 있었다. Fig. 10(b)에 있 는 볼업 처리를 한 후에 플립칩 본딩한 시편의 SnBi 범프 가 Fig. 10(a)에 있는 볼업 처리를 하지 않고 페이스트 도 포상태에서 바로 플립칩 본딩한 시편의 SnBi 범프에 비 해 높이가 높고 폭이 작은 형상을 나타내었다. 볼업 처리 의 유무에 따른 플립칩 접속부의 SnBi 범프의 형상 변화 는 SnBi 솔더 페이스트의 유동성에 기인한다. SnBi 솔더 페이스트에는 스크린 프린팅에 요구되는 유동성을 확보 75 하기 위해 바인더와 유기용매가 첨가되며, 160oC에서의 볼업 처리시 대부분의 유기용매와 바인더가 휘발하거나 산소와의 반응에 의해 타버리게 된다. 따라서 볼업 처리 한 SnBi 솔더의 유동성이 SnBi 페이스트에 비해 현저히 저하하여 옆으로 잘 퍼지지 않기 때문에, Fig. 10에서와 같 이 플립칩 접속부의 SnBi 범프가 볼업 처리를 하지 않은 페이스트 도포상태에서 바로 플립칩 본딩한 SnBi 범프에 비해 높이가 높고 옆으로 적게 퍼진 형상을 나타내었다. Fig. 10(a)와 같이 볼업 처리없이 페이스트 도포상태에 서 바로 플립칩 본딩한 시편과 Fig. 10(b)와 같이 볼업 처 리 후에 플립칩 본딩한 시편에 대해 전기적 특성을 측정 한 결과, 두 시편에서 40개의 접속부들이 failure 없이 잘 본딩되어 있음을 확인할 수 있었다. 볼업 처리없이 페이 스트 도포상태에서 바로 플립칩 본딩한 시편에서 측정한 플립칩 접속부의 접속저항은 9.02 mω이었으며, 볼업 처 리 후에 플립칩 본딩한 시편의 접속저항은 9.04 mω으로 두가지 방법의 플립칩 공정에 의한 접속저항의 차이는 관 찰되지 않았다. 이와 같이 직물 기판의 Cu 리드프레임에 플립칩 본딩된 SnBi 접속부의 접속저항 값은 FR-4 기판 에 플립칩 본딩된 43 wt% Sn-37 wt% Bi 솔더 접속부에 대해 보고된 평균 접속저항 8 mω과 유사한 값이었다.18) 4. 결 론 (1) 캐리어 필름에 형성한 Cu 리드프레임을 130 에서 직물에 열압착 시킴으로써 Cu 리드프레임이 전사된 직 물 기판을 형성하였다. (2) SnBi 솔더 페이스트의 DSC 분석 결과 SnBi의 용융 이 138oC에서 시작하여 160oC에서 완료되었으며, 이로부 터 SnBi 페이스트의 조성이 Sn-58Bi 공정 조성에서 벗어 Fig. 10. Cross-sectional scanning electron micrographs of the flip-chip joints formed by flip-chip bonding of the SnBi solder bumps to the Cu leadframe of the fabric substrate (a) without and (b) with ball-up process of the SnBi solder paste. J. Microelectron. Packag. Soc. Vol. 19, No. 3 (2012)

6 76 최정열 박동현 오태성 난 52 wt% Sn-46 wt% Bi 조성임을알수있다. (3) 160 o C 에서볼업처리에의해 SnBi 솔더의용융온도구간이 138 o C~170 o C 로변화하였으며, 이는볼업처리시 Bi 휘발에의해 SnBi 솔더의조성이 60 wt% Sn-40 wt% Bi 조성으로변화된것에기인한다. (4) SnBi 솔더를사용하여직물기판의 Cu 리드프레임에플립칩본딩한접속부에형성된 SnBi 범프형상은 SnBi 솔더의볼업처리여부에의존하였다. SnBi 페이스트를도포한상태로볼업처리를하지않고플립칩본딩을한시편의 SnBi 솔더범프가볼업처리를한후플립칩본딩한시편의 SnBi 범프에비해높이가낮고접합면적이더넓게형성되었다. (5) SnBi 솔더페이스트를도포한상태에서볼업처리없이바로플립칩본딩한접속부의접속저항은 9.02 mω 이었으며, SnBi 솔더페이스트를볼업처리후에플립칩본딩한시편의접속저항은 9.04 mω 으로두가지방법의플립칩공정에의한접속저항의차이는관찰되지않았다. 감사의글 본연구는한국전자통신연구원의위탁과제지원과지식경제부의 SW 컴퓨팅산업융합원천기술개발사업의지원에의해이루어졌습니다 ( 과제번호 : G ). 참고문헌 1. Y. K. Son, J. E. Kim and I. Y. Cho, Trends on Wearable Computer Technology and Market, Electronics and Telecommunications Trends, 23, 79 (2008). 2. J. E. Kim, H. T. Jeong and I. Y. Cho, Trend in Digital Clothing Technology, Electronics and Telecommunications Trends, 24, 20 (2009). 3. S. Wagner, E. Bonderover, W. B. Jordan and J. C. Strum, Electrotextiles: Concepts and Challenges, Int. J. High Speed Electon. Syst., 12, 391 (2002). 4. T. Linz, R. Vieroth, C. Dils, M. Koch, T. Braun, K. F. Becker, C. Kallmayer and S. M. Hong, Embroidered Interconnections and Encapsulation for Electronics in Textiles for Wearable Electronics Applications, Adv. Sci. Technol., 60, 85 (2008). 5. S. J. Schwartz and A. Pentland, The Smart Vest: Towards a Next Generation Wearable Computing Platform, MIT Media Laboratory Perceptual Computing Section Technical Report No. 504, pp.1-7 (1999). 6. T. Linz, C. Kallmayer, R. Aschenbrenner and H. Reichl, Fully Integrated EKG Shirt Based on Embroidered Electrical Interconnections with Conductive Yarn and Miniaturized Flexible Electronics, Proc. 3 rd Int. Workshop on Wearable and Implantable Body Sensor Networks (BSN 2006), pp (IEEE, 2006). 7. T. Linz, L. Gourmelon and G. Langereis, Contactless EMG Sensors Embroidered onto Textile, Proc. 4 th Int. Workshop on Wearable and Implantable Body Sensor Networks (BSN 2007), pp (IEEE, 2007). 8. D. Meoli and T. May-Plumlee, Interactive Electronic Textile Development, J. Textile Apparel, Technol. Manag., 2, 1, E. R. Post, M. Orth, P. R. Russo and N. Gershenfeld, E-broidery: Design and Fabrication of Textile-based Computing, IBM Syst. J., 39, 840 (2000). 10. D. Marculescu, R. Marculescu, N. H. Zamora, P. Stanley- Marbell, P. K. Khosla, S. Park, S. Jayaraman, S. Jung, C. Lauterbach, W. Weber, T. Kirstein, D. Cottet, Z. Grzyb, G. Troster, M. Jones, T. Martin and Z. Nakad, Electronic Textiles: A Platform for Pervasive Computing, Proc. IEEE, 91, 1995 (2003). 11. S. Park and S. Jayaramin, Smart Textiles: Wearable Electronic Systems, MRS Bulletin, 27, 585 (2003). 12. R. Vieroth, C. Kallmayer, R. Ascenbrenner and H. Reichl, A New Package for Textile Integrated RFID Tags, Proc. 11 th Electon. Packag. Technol. Conf., pp (2009). 13. P. Lukowicz, T. Kirstein and G. Troster, Wearable Systems for Health Care Applications, Methods Inf. Med., 43, 232 (2004). 14. Y. Kim, H. Kim and H. J. Yoo, Electrical Characterization of Screen-Printed Circuits on the Fabric, IEEE Trans. Adv. Packag., (2010). 15. U. R. Kattner, Phase Diagrams for Lead-Free Solder Alloys, JOM, 54, 45 (2002). 16. J. Y. Choi, J. H. Lee, J. T. Moon and T. S. Oh, Wafer-Level MEMS Capping Process Using Electrodeposition of Ni Cap and Debonding with SnBi Solder Layer, J. Microelectron. Packag. Soc., 16(4), 23 (2009). 17. S. C. Kim and Y. H. Kim, Low Temperature Bonding Technology for Electronic Packaging, J. Microelectron. Packag. Soc., 19(1), 17 (2012). 18. J. Kloeser, K. Heinricht, K. Kutzner, E. Jung, A. Ostmann and H. Reichl, Fine Pitch Stencil Printing of Sn/Pb and Lead Free Solders for Flip Chip Technology, IEEE Trans. Comp. Packag. Manuf. Technol., 21, 41 (1998). 마이크로전자및패키징학회지제 19 권제 3 호 (2012)

DBPIA-NURIMEDIA

DBPIA-NURIMEDIA 연구논문 스터드범프와 솔더범프로플립칩본딩된접합부의미세조직및기계적특성 이영규 고용호 유세훈 이창우 과학기술연합대학원대학교전자패키징공학과 한국생산기술연구원용접접합기술센터 Interfacial Microstructure and Mechanical Property of Au Stud Bump Joined by Flip Chip Bonding with Sn-3.5Ag