1. 적용범위본규격은 TV용으로개발된 42 F-HD급 TFT(Thin Film Transistor) LCD module인 LC420EUN-SDV3-732 model의제품규격에관하여규정한것이다. LC420EUN-SDV3-732의 Block diagram은 [ 그림 1] 과같다. EEPROM Mini-LVDS(RGB) Source Driver Circuit SCL SDA S1 S1920 LVDS 2Port LVDS Select CN1 (51pin) LVDS 1,2 Option signal Timing Controller LVDS Rx + Scanning Integrated Control Signals G1 TFT - LCD Panel (1920 RGB 1080 pixels) [Gate In Panel] +12.0V I2C Power Circuit Block Power Signals G1080 ExtVBR-B +24.0V, GND, On/Off LED Driver V : 3Block V : 3Block [ 그림 1] 2. 일반사양 1) 대각크기 : 42.02 (1067.31 mm) 2) 표시영역 : 930.24(H) 523.26(V) [mm] 3) 화소수 : 1920 RGB 1080 pixels 4) 화소피치 : 0.4845 [mm] 0.4845 [mm] 5) 모듈크기 : 968.4(H) 564.0(V) 10.8(B) typ. [mm] 6) 표시모드 : Transmissive & Normally Black 7) 칼라수 : 8bit, 16.7 Million colors 8) 표면휘도 : 360 cd/m 2 (Center 1 Point, Typ.) 9) 시야각 : 좌89 o, 우89 o, 상89 o, 하 89 o (CR 10 ) (typ.) 10) 공급전압 : 12.0 [V] 11) 모듈무게 : 8.8 Kg (Typ./TBD) 12) 표면처리 : Hard coating(3h), Anti-glare treatment of the front polarizer (Haze : 10%) 13) 백라이트 : 112ea LED PKG, Side Edge Type B/L 14) 인터페이스 : LVDS 2Port Interface 15) 소비전력 : 5.34W LCM(TBD.) / 84W LED Driver (Typ) 1
3. 절대최대정격다음의절대정격을초과하면 Module에치명적인손상을줄수있음. 항목 기호 최소 최대 단위 비고 전원전압 (LCM) VLCD -0.3 +14.0 Vdc at 25 ± 2 C 전원전압 (BL) VBL -0.3 +27.0 Vdc 동작온도 TOP 0 +50 C 보존온도 TST -20 +60 C 동작습도 HOP 10 90 %RH 보존습도 HST 10 90 %RH Note 1. 온도와상대습도범위는아래그림과같다. Ta 40 : 90%RH Max Ta 40 : 절대습도는 Ta=40, 90%RH 보다작을것, 이때결로는없을것. 60 90% Wet Bulb Temperature [C] 0 10 20 30 40 50 60% 40% 10% Humidity [(%)RH] Storage Operation -20 0 10 20 30 40 50 60 70 80 Dry Bulb Temperature [C] [ 그림 2] 2
4. 전기적특성규격 4.1. LCM 의전기적특성 LCM 의전기적특성을측정하기위한조건은주변온도 25±3, 습도 50 ±10%RH 인환경하에서, LCM 은정격구동조건, 백라이트의관전류는정격전류를인가한후측정한다. 항목기호최소정격최대단위비고 입력전압 V LCD 10.8 12.0 13.2 V DC Mosaic(8X6) 334 445 556 소비전류 I LCD White 488 650 813 BLACK 184 245 306 ma 4.1.2.2 소비전력 P LCD Mosaic - 5.34 - Watt 4.1.2.3 In Rush 전류 I RUSH White - - 5 A In Rush 전류시간 T RUSH - 2 6 ms 4.1.2.4 4.1.1 측정장치 4.1.1.1 구동시스템은패턴제너레이터 (Pattern Generator) VG835 series 또는이와동등한성능을가진시스템을사용하며시스템출력을모듈에인가할수있도록규정된 Interface Jig를사용한다. 4.1.1.2 측정장비는위규격에명기된수치들보다최소한소수점이하한자리이상더정밀하게측정되는계측기를사용한다. 4.1.2 측정조건 4.1.2.1 전원전압및전원전류의측정은그림 3 에준한다. 전원전압측정시에는전원공급라인의길이에따른전압강하가있을수있으므로모듈의사용자커넥터의 V LCD 와 GND 간의전압을측정한다. Tx A VLCD SYSTEM V LC420EUN [ 그림 3] GND 4.1.2.2 전원전류는전원전압 12.0V 에서의소비전류임. 즉, 본규격이정한전원전압 12.0V 에서측정된전원전류는상기규격이정한전원전류범위내에있어야함. 4.1.2.3 정격소비전력은 Mosaic Pattern 에서의전원전압정격치기준임. 4.1.2.4 In-rush 전류는 Full White Pattern 에서측정한다. ( In- rush duration 시간은순시전류치가정상전류의 1.5 배이상지속되는기간으로한다.) 4.1.2.5 측정작업대는반드시접지 (Ground) 되어있어야함. 3
4.2. 백라이트특성규격본규격은 Backlight 특성을규정하는것으로써 LED Driver를포함한다. 상온 [25 ±2 ] LED Driver : Parameter Symbol Values Min Typ Max Power Supply Input Voltage VBL 22.8 24.0 25.2 Vdc 4.2.1.1 Power Supply Input Current IBL_A - 3.50 3.83 A Ext VBR-B = 100% Power Supply Input Current (In-Rush) Irush - - 4.84 A Power Consumption PBL - 84.0 91.9 W Input Voltage for Control System Signals LED : On/Off Unit On V on 2.5-5.0 Vdc Off V off -0.3 0.0 0.7 Vdc Brightness Adjust ExtVBR-B 1-100 % PWM Frequency for PAL 50 Hz NTSC & PAL NTSC 60 Hz Pulse Duty Level (PWM) Notes VBL = 22.8V Ext VBR-B = 100% 4.2.1.1 Ext VBR-B = 100% On Duty 4.2.1.3 4.2.1.3 High Level 2.5-5.0 Vdc HIGH : on duty LOW : off duty Low Level 0.0-0.7 Vdc 4.2.1.3 Life Time 30,000 50,000 Hrs 4.2.1.2 4.2.1 측정조건 4.2.1.1 측정온도는 25 ±2, Backlight 의전기적특성은측정전 120 분동작시킨후측정한다. 4.2.1.2 Life time 은 LED typ 전류 (ExtVBR-B=100%), 사용온도 25 ±2 에서, LED 휘도가초기휘도대비 50% 가될때까지의시간으로정의한다. 4.2.1.3 ExtVBR-B 입력은 T-con Board 로입력해야함. 4
4.3 Pin configuration 4.3.1 Interface pin configuration(cn1,cn2) CN1은 LCD Module 구동용으로사용되며,FI-RE51S-HF(manufactured by JAE) or compatible 가사용됨 (Mate connector는 FI-RE51HL(JAE) or compatible.) LCM에인가되는전원은정격 12V, 신호는 LVDS 2Port임. <CN1 Pin configuration> No Symbol Description No Symbol Description 1 NC No Connection 27 NC No Connection 2 NC No Connection 28 R2AN SECOND LVDS Receiver Signal (A-) 3 NC No Connection 29 R2AP SECOND LVDS Receiver Signal (A+) 4 SDA SDA 30 R2BN SECOND LVDS Receiver Signal (B-) 5 SCL SCL 31 R2BP SECOND LVDS Receiver Signal (B+) 6 WP WP (Write Protection) 32 R2CN SECOND LVDS Receiver Signal (C-) 7 LVDS Select H =JEIDA, L or NC = VESA 33 R2CP SECOND LVDS Receiver Signal (C+) 8 EXT_PWM External PWM(from System) 34 GND Ground 9 NC No Connection 35 R2CLKN SECOND LVDS Receiver Clock Signal(-) 10 OPC/TM Enable H = Enable, L or NC = Disable 36 R2CLKP SECOND LVDS Receiver Clock Signal(+) 11 GND Ground 37 GND Ground 12 R1AN FIRST LVDS Receiver Signal (A-) 38 R2DN SECOND LVDS Receiver Signal (D-) 13 R1AP FIRST LVDS Receiver Signal (A+) 39 R2DP SECOND LVDS Receiver Signal (D+) 14 R1BN FIRST LVDS Receiver Signal (B-) 40 NC No Connection 15 R1BP FIRST LVDS Receiver Signal (B+) 41 NC No Connection 16 R1CN FIRST LVDS Receiver Signal (C-) 42 NC No Connection 17 R1CP FIRST LVDS Receiver Signal (C+) 43 NC No Connection 18 GND Ground 44 RBF H =AGP, L or NC = No signal Black 19 R1CLKN FIRST LVDS Receiver Clock Signal(-) 45 GND Ground 20 R1CLKP FIRST LVDS Receiver Clock Signal(+) 46 GND Ground 21 GND Ground 47 NC No connection 22 R1DN FIRST LVDS Receiver Signal (D-) 48 VLCD Power Supply +12.0V 23 R1DP FIRST LVDS Receiver Signal (D+) 49 VLCD Power Supply +12.0V 24 NC No Connection 50 VLCD Power Supply +12.0V 25 NC No Connection 51 VLCD Power Supply +12.0V 26 NC No Connection - - - <CN3 Pin configuration> CN1 #1 #51 #8 CN1 #1 #51 Rear view of LCM 5
4.3.2 B/L 구동용 PIN CONFIGURATION(CN1) Master - LED Driver Connector - : 20022WR-14B1(Yeonho) or Equivalent - Mating Connector - : 20022HS-14 or Equivalent Table 5. LED DRIVER CONNECTOR PIN CONFIGURATION Pin No Symbol Description Note 1 VBL Power Supply +24.0V 2 VBL Power Supply +24.0V 3 VBL Power Supply +24.0V 4 VBL Power Supply +24.0V 5 VBL Power Supply +24.0V 6 GND Backlight Ground 7 GND Backlight Ground 8 GND Backlight Ground 1 9 GND Backlight Ground 10 GND Backlight Ground 11 Status Back Light Status 12 VON/OFF Backlight ON/OFF control 13 NC Don t care 14 EXTVBR-B External PWM Notes : 1. GND Signal 은 Bottom Cover 에연결되어야함 2. Pin#11 은출력단이며, Backlight 가정상동작시 Low, 비정상동작시 High 가됨 ( 미사용시 NC 함 ) 3. 외부 PWM 입력단이며, High 입력시 Backlight On, Low 입력시 Backlight Off 되며, NC 될경우 PWM Duty 100% High 로동작함 4. Pin #12 의입력입피던스는 50 [KΩ] 이상임 5. 13 & 14Pin NC 되어있어 B/L duty 가변안됨 Rear view of LCM PCB 1 14 <Master> 6
4.4. 입력신호타이밍 (Timing) 규격 : LVDS 트랜스미터입력기준본규격은 LVDS 트랜스미터입력부의입력신호규격을규정한것임. TIMING TABLE for NTSC& PAL(DE Only) ITEM Symbol Min Typ Max Unit Note DCLK Period tclk 13.0 13.47 15.9 ns Frequency - 63 74.25 78 MHz =148.5/2 Period thp 1060 1100 1200 tclk Horizontal Valid thv - 960 - tclk Horizontal Blank thb 100 140 240 Hsync Frequency fh 57.3 67.5 70 KHz 1 Width twh 12 30 60 tclk Horizontal Back Porch thbp 24 78 - Horizontal Front Porch thfp 16 32 - Period tvp 1096 (1308) 1125 (1350) 1149 (1380) thp Vertical Valid tvv - 1080 - thp Vsync Vertical Blank Frequency tvb fv 16 (228) 57 (47) 45 (270) 60 (50) 69 (300) 63 (53) thp Hz 1 NTSC : 57~63Hz (PAL : 47~53Hz) Width twv 4 5 10 thp Vertical Back Porch tvbp 8 (92) 36 (100) - Vertical Front Porch tvfp 4 (132) 4 (165) - Note : 1. thb tvb = thfp + twh +thbp = tvfp + twv +tvbp 본제품은 Hsync., Vsync. 그리고 DE 신호를모두인가하여야정상구동한다. 또한 V s y n c 신호가인가되지않거나 4 0 H z ~ 8 5 H z 의범위를벗어날경우 A G P 가동작한다. 1. 상기 spec 의 Horizontal Frequency 을벗어나면, 수평물결노이즈가발생할수있다. 2. 해상도및 Mode 전환시 Vertical Frequency 는상기 Spec. 을준수해야함. 7
4.5 입력신호타이밍도 (Signal Timing Waveform) DE, Data 0.7VDD 0.3VDD tclk 0.5 VDD DCLK Valid data First data Invalid data Pixel 0,0 Pixel 2,0 Invalid data Valid data Second data Invalid data Pixel 1,0 Pixel 3,0 Invalid data DE(Data Enable) thv thp 1 1080 DE(Data Enable) tvv tvp * 본제품의정상동작을위해서는 DE 신호가인가되어야한다. * Tx 입력신호규격은 LVDS Tx 규격을따른다. 8
4.6 전원및신호공급순서 4-6-1. LCD Driving circuit Power Supply For LCD V LCD 0V 10% 90% T1 T2 Valid Data 90% 10% 10% T8 T5 Vcm : LVDS Common mode Voltage Interface Signal (Tx_clock) 0V 30% 100% T3 T4 User Control Signal (LVDS_select, BIT _select, L-DIM Enable) T6 Power for LED T7 LED ON Table 8. POWER SEQUENCE Parameter Value Min Typ Max Unit Notes T1 0.5-20 ms T2 0 - - ms 4 T3 200 - - ms 3 T4 200 - - ms 3 T5 1.0 - - s 5 T6 - - T2 ms 4 T7 0.5 - s T8 100 - ms 6 4.6.2 Interface signal이유효하지않은기간에는전원전압 (V LCD ) 이반드시 0V가되도록확인할것. 4.6.3 Invalid Data 구간에는 LVDS signal을 Floating상태로두지말고 0V로 Pull down 시킬것. 4.6.4 전원전압이공급되지않는기간에는 Interface signal이공급되지않도록할것 9
4-6-2. Sequence for LED driver Power Supply For LED Driver VBL 90% 24V (typ.) 90% 0V 10% T1 T2 T3 VON/OFF LED ON Ext-VBR-B T4 T5 4-6-3. Dip condition for LED driver T6 V BL : 24V V BL (Typ.) x 0.8 0 V Table 10. Power Sequence for LED Driver Parameter Values Min Typ Max Units Remarks T1 20 - - ms 1 T2 500 - - ms T3 10 - ms T4 0 - - ms T5 0 - - ms T6 - - 10 ms V BL (Typ) x 0.8 Notes : 1. T1 은 VBL 이 0V 부터 24V 까지의상승시간이며재동작시에는인가되지않는다. fuse 의 I2T 조건이만족된다면 T1 의조건을정확히만족시키지않아도된다. 10
4.7. 컬러신호 (Color input Data) 입력 Table 7. COLOR DATA REFERENCE Input Color Data Color MSB RED LSB MSB GREEN LSB MSB BLUE LSB R7 R6 R5 R4 R3 R2 R1 R0 G7 G6 G5 G4 G3 G2 G1 G0 B7 B6 B5 B4 B3 B2 B1 B0 Black 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Red (255) 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Green (255) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 Basic Color Blue (255) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Cyan 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 Magenta 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 Yellow 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 White 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 RED (000) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 RED (001) 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 RED............ RED (254) 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 RED (255) 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 GREEN (000) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 GREEN (001) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 GREEN............ GREEN (254) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 GREEN (255) 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 BLUE (000) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 BLUE (001) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 BLUE............ BLUE (254) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 0 BLUE (255) 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 11
5. 전기광학특성 5.1 P-VCOM 전압조정 항목단위최소정격최대비고 Inversion 방식 - V-2Dot Inversion 5.1.1 가변허용범위및전압 Level( step ) 전압 (V) 6.9V(1A5) 421 7.4(1C4) 452 7.9V(1E2) 482 5.1.1, 5.1.2 Center 최적화후Offset +5step 진행함비고 : 5.1.1. 조정및검사시사용하는 Pattern 및조정방법등의기타상세사항은 Inversion 방식별공통조정규격을따른다. 960Ch*6 (Single) Source PCB L #1 #2 Source PCB R #3 #4 #5 #6 TFT-LCD Panel (1920 x 1080) Green 512Gray Level 이며, Center Flicker 수준이좋게조정한다. 5.1.2. default 값을중심으로 PVCOM 조정 Level 임. VCC +VS VCOM VLCD SCL SDA 조정프로그램조정 ZIG VCOM DCP Ground LCM * DCP : Digitally Controlled Potentiometer VCOM 조정 Block diagram 5.1.3. VCOM 조정 : 다음 sequence를따른다. VLCD 인가 조정신호인가 (SCL /SDA) 5.1.4. 신호 sequence : IC Damage 방지를위해하기 LCM 내부 sequence 규격을만족해야한다. VCC 인가 + VS 인가 조정신호인가 (SCL /SDA) 12
5.3 전기광학규격 Ta= 25±2 C, VLCD=12.0V, fv=60hz, Dclk=74.25MHz, ExtVBR-B=100% 항목기호조건최소정격최대단위비고 휘도 L WH - 290 360 - cd/ m2 5.4.1.1 휘도균일도 δ WHITE 17 Point - - 1.6 5.4.1.2 5 Point(CAS) - - 1.3 5.4.1.4 Contrast Ratio CR - 1000 1400-5.5.2 응답속도 G to G σ - 6 9 ms 5.5.3 G TO G_BW - 8 12 ms 5.5.3 수평 Θ φx( 좌, 우 ) 89 - - 시야각 수직 Θ φyu( 상 ) 89 - - Θ φyd( 하 ) 89 - - ( 도 ) CR 10 5.5.5 색좌표 R G B W x TBD - y TBD - x TBD - y Typ TBD Typ - θ= 0-0.03 +0.03 x TBD - y TBD - x 0.279 - y 0.292 - Cross Talk - - - - 1.8 % 5.5.6 Flicker - - - - - db 5.5.7 Gray Scale - - 2.2 5.5.8 본제품에서명시된 G-to-G 응답속도의정격값은 256 Gray 간격으로측정된 Rising / Falling 측정치의전체평균을의미하며, 판단기준은정격대비 +20% 까지정상으로판정한다. 13
5.4. 측정장치및측정조건 5.4.1 측정장치 Optical Stage(x,y) LCD Module PR-880 or equivalent A 50cm [ 그림 5] 5.4.2 측정조건 5.4.2.1 주변온도 25 C ± 2 및조도 8Lux 이하에서측정한다. 5.4.2.2 Driver 는 LG Innotek PCLF-D002A 를사용하여야하며 LED 의총인가전류는 105mA(ExtVBR-B : 100%) 임. 5.4.2.3 LED 의 warm-up 시간은 60 분유지후실시한다. 5.4.2.4 전기광학측정전 Center 부의 Touch Mura 를최상상태로하여측정한다. 5.4.2.5 입력전압및신호조건은제품규격의표준조건에서실시한다. 5.5 측정방법 5.5.1 평균휘도및휘도균일도의정의 5.5.1.1 휘도 (L WH ) : L WH = L1 (Center 1 point) 5.5.1.2 휘도균일도 (δwhite/δblack): δwhite = [ 최대휘도 (L1,L2,,L17)/ 최소휘도 (L1,L2,,L17)] δblack = [ 최대휘도 (L1,L2,L4,L7,L9)/ 최소휘도 (L1,L2,L4,L7,L9)] δblack은고객요청에따른관리 Reference Data 5.5.1.3 측정위치정의 H D 10 2 A 11 3 4 12 C @ H,V : ACTIVE AREA A : H/4 mm B : V/4 mm C : H/12 mm D : V/12 mm POINTS: 17POINTS B V 13 5 1 6 14 7 8 9 15 16 17 [ 그림 6] 14
5.5.1.4 측정위치정의 ( 추가사항 ) H A 2 3 V 1 B 4 5 A : H / 4 mm B : V / 4 mm H : 1039.68 mm V : 584.82 82mm @ H,V : Active Area [ 그림7] Active Area 5.5.2 Contrast Ratio(CR) : 5Point 측정치중최대값 CR = L(255)/L(0) 측정위치 : 5 point ( 그림 7 참고 ) ( L(255): White Gray, L(0): Black Gray ) 5.5.3 G to G : 측정위치는그림 6 의 Position 1 에서측정하며, 그림 9. 과같이정의함. 100 90 TrR TrD Optical Response 10 0 Gray(N) Gray(N+1) N = 0(Black)~1023(White) Gray(N) G to G (σ) = Σ(Xi- u) 2 N Xi = Individual Data u = Data average N : The number of Data [ 그림 8] 15
5.5.5 시야각 : Contrast Ratio 가 10:1 이상인각도. Normal E Y φ = 90, Up φ = 180, Left θ φ φ = 0, Right X φ = 270, Down [ 그림 9] 5.5.6 Crosstalk : ( L A[or C]2 -L A[or C]1 /L A[or C]1 ) 100(%)[ 수직 ], ( L B[or D]2 -L B[or D]1 /L B[or D]1 ) 100(%)[ 수평 ] A/2 Pattern 1 Pattern 2 (Half Gray: Gray 511) (Background: Gray 511, Rectangular: Gray 0) A/8 A/4 A/2 A/4 L A1 B/8 L A2 B/4 B B/2 L B1 L D1 L B2 L D2 L C1 B/2 L C2 B/4 A [ 그림 10] 16
5.5.7 Grey 별 Relative Brightness (%) 상온 [25 ±2 ], V LCD =12.0V, fv=60hz, Dclk=74.25MHz, EXTVBR-B =100% 계조 OPC OFF 상대휘도 (%) 최소정격최대 비고 0 0-0.07 0.29 1 15 1 0.27 1.15 2 31 0.32 1.04 2.26 3 47 0.83 2.49 4.45 4 63 1.90 4.68 7.98 5 79 3.97 7.66 11.96 6 95 6.26 11.5 16.96 7 111 9.41 16.1 23.11 8 127 13.0 21.6 30.53 9 143 18.5 28.1 38.81 10 159 24.2 35.4 47.78 11 175 30.7 43.7 56.99 12 191 38.9 53.0 67.14 13 207 49.2 63.2 77.38 14 223 60.5 74.5 87.50 15 239 77.3 86.7 95.34 16 255 100 100 100 5.5.8 잔상 Pattern 1. Chess Board (8X6) [ 그림 12] Pattern 2. Mid-gray (127 gray) - 제품시험시잔상시험은 Chess Board Pattern(8X6) 을 1 시간구동후, 중간 Gray( 127) 로변환하고시야각의정면에서관찰하여 1 0 분후식별되지않을것으로정의한다. 17
6. 기계적규격 항목규격단위공차 외곽치수 968.4(H) 564.0(V) 10.8(B)/18.3(D) 유효표시영역 930.24(H) 523.26(V) mm mm 배포도면참고 Bezel Open 938.4(H) 531.0(V) mm 무게 8.8 Kg - 18
7. 품질검사규격 7.1. 화질검사환경온도 : 25 ±5[ ], 습도 : 65 ±5[%RH] 조명 : 조도 500 lux, 거리 : 2.2[m] 이상, 시야각범위내에서관찰한다. 표시품위의기준은 Active Area의높이 (H: 640.0mm) 의 3H~4H 이격거리에서본표시품위임 7.2. 시험규격제품인정시험기준에따른다. 7.3. 제품외관검사규격출하검사규격에따른다. 19
8. 취급상유의사항 TFT-LCD Module을사용할때다음사항에주의하여야한다. 8.1 장착시주의사항 8.1.1 Module 장착시 Module의모서리 4군데형성된 Mounting Hole을이용한다. 8.1.2 Module은외부에서 Case 위에인가되는직접적인압력에강하지못하므로장착시뒤틀림과같은불균일한힘이인가되지않도록한다. 8.1.3 Polarizer 표면을보호하기위해외부의힘에충분히강한투명한보호 Plate를부착하여야한다. 8.1.4 Module의온도사양을만족하기위해서 System의방열구조적용하여야한다. 8.1.5 고온에서의부식성 Gas에의한 Polarizer 손상이나, Electro-Chemical 반응에의한회로파손의원인이되므로 Acetic산또는염소화합물 Type의재료의사용은금한다. 8.1.6 Polarizer 표면을화학약품에오염된헝겊이나연필, 핀셋과같은날카로운것으로누르거나문지르지않도록한다. 또, Polarizer에유해하므로기름이묻은헝겊이나노출된손으로 Polarizer 표면을만지지않도록한다. 8.1.7 Polarizer 표면이오염되었을때에는부드러운헝겊으로닦는다. Polarizer가손상되므로 Acetone, Toluen, Alcohol과같은약품의사용을금하며, Petrolium Benzene이나 Normal-hexane을추천한다. 8.1.8 Polarizer 표면에침이나물이떨어진상태로장시간방치시 Polarizer가변색되므로즉시닦는다. 8.1.9 Module 내부회로는내구성이약하므로 Open하지않도록한다. 8.1.10 Module를장착또는교체시에는반드시 Power Sequence Spec. 을준하여 Power 및 Signal 을 Off후행한다. 8.2. 동작시유의사항 8.2.1 회로의오동작원인이되는 spike noise는 V spike =±200mV이하로관리할것. 8.2.2 응답시간과휘도는온도에의존하고, 온도가낮을수록응답시간은길어지고휘도도낮아진다. 8.2.3 결로는편광판, 전기적부품에손상을줄수있으므로급격한온도의변화가생기지않도록주의할것. 8.2.4 Module은장시간동일pattern이 display되면잔상이발생하기쉬우니유의할것. 8.2.5 Module은고주파동작을함에따라 System의 Electromagnetic noise의차폐가필요하다. 8.2.6 Back light unit가동작되는중에는소리가발생함으로필요할경우에는 System의차폐가필요하다. 20
8.2. 동작시유의사항 ( 계속 ) 8.2.7 Module 은고온고습에서성능및수명이저하되므로규정된온도, 습도내에서사용할것 8.3 정전기방전 control Module 은정전기에강하지못하므로취급자는대전방지링등을이용하여 Ground 를하고, 직접적인 Interface 와의접촉을금한다. 8.4. 강한빛에의노출 강한빛에의노출은편광판및 color filter 의노화의원인으로작용하니유의할것. 8.5. 보관상의유의사항 ( 장시간 Module을보관할경우에는다음사항에유의할것 ) 8.5.1 Module은직사광선등의불빛을피한어두운곳에보관하며, 상온상습 (5 ~ 35도 ) 사이에서보관할것. 8.5.2 편광판표면에다른물체가닿지않도록하며, 가능하면지정된용기에보관할것. 8.5.3 Acetic산또는염소화합물은 module을손상시킬수있으므로피할것. 8.6. 보호필름의취급상유의점 보호필름을제거할때에는편광판과보호필름의사이에서정전기가발생할수있으므로 ion blow 또는동등의장비를사용하고, 접지가잘된장소에서천천히주의해서제거한다. 8.7. 안전성 8.7.1 Module이깨어질경우상해의위험이있으므로주의할것.(Glass로만든 TFT-LCD 및 LED) 8.7.2 Back light unit는고전압을사용하므로감전의위험이 Case를열거나, 외부와 Short되지않도록주의할것. 부칙 : 본규격은 2011 년 01 월 20 일부로시행한다. 21
유첨 1-1. Requires Signal Assignment for LVDS Transmitter(LVDS SEL= L or NC ) Required signal assignment for Flat Link (Thine : THC63LVD103) Transmitter(Pin7= L or NC ) Host System 30 Bit RED0 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 RED9 GREEN0 GREEN1 GREEN2 GREEN3 GREEN4 GREEN5 GREEN6 GREEN7 GREEN8 GREEN9 BLUE0 BLUE1 BLUE2 BLUE3 BLUE4 BLUE5 BLUE6 BLUE7 BLUE8 BLUE9 Hsync Vsync Data Enable CLOCK 33 34 35 36 37 38 59 61 4 5 40 41 42 44 45 46 62 63 6 8 48 49 50 52 53 54 64 1 9 11 55 57 58 12 THC63LVD103 or Compatible TA+ TB+ TC+ TCLK+ TA- TB- TC- TCLK- TD- TD+ 31 30 29 28 25 24 23 22 21 20 GND FI-RE51S-HF 12 100Ω 13 14 100Ω 15 16 17 100Ω 19 20 100Ω 22 23 100Ω 7 LCM Module Timing Controller RO0N RO0P RO1N RO1P RO2N RO2P ROCLKN ROCLKP RO3N RO3P VESA/ JEIDA Note : 1. The LCD module uses a 100 Ohm[Ω] resistor between positive and negative lines of each receiver input. 2. Refer to LVDS Transmitter Data Sheet for detail descriptions. (THC63LVD103 or Compatible) 3. 9 means MSB and 0 means LSB at R,G,B pixel data. 22
유첨 1-2. Requires Signal Assignment for LVDS Transmitter(LVDS SEL= H ) Required signal assignment for Flat Link (Thine : THC63LVD103) Transmitter(Pin7= H ) Host System 30 Bit RED0 RED1 RED2 RED3 RED4 RED5 RED6 RED7 RED8 RED9 GREEN0 GREEN1 GREEN2 GREEN3 GREEN4 GREEN5 GREEN6 GREEN7 GREEN8 GREEN9 BLUE0 BLUE1 BLUE2 BLUE3 BLUE4 BLUE5 BLUE6 BLUE7 BLUE8 BLUE9 Hsync Vsync Data Enable CLOCK 33 34 35 36 37 38 59 61 4 5 40 41 42 44 45 46 62 63 6 8 48 49 50 52 53 54 64 1 9 11 55 57 58 12 THC63LVD103 or Compatible TA+ TB+ TC+ TCLK+ TA- TB- TC- TCLK- TD- TD+ 31 30 29 28 25 24 23 22 21 20 VCC FI-RE51S-HF 12 100Ω 13 14 100Ω 15 16 17 100Ω 19 20 100Ω 22 23 100Ω 7 LCM Module Timing Controller RO0N RO0P RO1N RO1P RO2N RO2P ROCLKN ROCLKP RO3N RO3P VESA/ JEIDA Note : 1. The LCD module uses a 100 Ohm[Ω] resistor between positive and negative lines of each receiver input. 2. Refer to LVDS Transmitter Data Sheet for detail descriptions. (THC63LVD103 or Compatible) 3. 9 means MSB and 0 means LSB at R,G,B pixel data. 23
유첨 2. Requires Signal Assignment for LVDS Transmitter (8bit) 1) LVDS Select : H Data-Mapping (JEIDA format) RCLKP RCLKM RAP RBP RCP RDP R13 R12 G12 R17 R16 R15 R14 R13 R12 G12 G14 G13 B13 B12 G17 G16 G15 G14 G13 B13 B15 B14 DE V SYNC H SYNC B17 B16 B15 B14 DE R11 R10 X B11 B10 G11 G10 R11 R10 X 2) LVDS Select : L Data-Mapping (VESA format) RCLKP RCLKM RAP RBP RCP RDP R11 R10 G10 R15 R14 R13 R12 R11 R10 G10 G12 G11 B11 B10 G15 G14 G13 G12 G11 B15 B13 B12 DE V SYNC H SYNC B15 B14 B13 B12 DE R17 R16 X B17 B16 G17 G16 R17 R16 X 24
유첨 3. Appendix : EEPROM DATA INFORMATION (CFFD&DCR) a)file 명 : LC420 420EUN EUN-SDV SDV5-731 731-TCON_ TCON_4096 4096_D _D3_110104 110104.BIN a a: 모델명 b: 기능설명 (ex:od,ai,cffd) c: Data 용량 ( 단위 :Kbit) d: Check sum값 b c d b)eeprom LUT Table Parameter: 25