10 특집 : 3 차원전자패키지기술을위한요소기술과신뢰성 3 차원패키징기술개발에따른 PoF 기반가속실장수명예측 PoF Based Accelerated Life Prediction with 3 Dimensional Packaging Technology Development Won Sik Hong and Chul-Min Oh 1. 서론 휴대용전자정보기기의사용이증대됨에따라소비자는더욱다양한기능을요구가증대되고있다. 이에따라휴대폰, 디지털카메라, 오디오플레이어, PDA (Personal Digital Assistants), PMP (Portable Multimedia Player) 등과같은휴대용전자제품은더작고, 가벼운제품개발이진행되고있으며, 이를위해전자부품의경박단소화가동시에이루어지고있다. 전자부품의고기능과소형화를위해 BGA (Ball Grid Array), Flip Chip, CSP (Chip Scale Package) 등패키징기술개발은급속히진행되고있고, 최근에는 TSV (Through Silicon Via) 와같은 3차원적층패키지 (3 Dimensional Stacked Die Package) 개발과여러개의능동및수동소자를하나의패키지안에집적화하는 SIP (System In Package) 와같은부품개발이급격히증가하고있다 1-6). 특히 3D 패키징기술은웨이퍼를적층하여집적도를향상시킨것으로써적용분야가모든전자제품에적용될수있어그역할이기대되고있다. 따라서본연구에서는피키지기술개발동향과 3D 패키지기술및개발동향에대해기술하였다. 또한 3D 패키지를포함한전자패키징부품의상용화에가장중요한실장신뢰성에대해기술하였으며, 특히고장물리 (Physics-of-Failure, PoF) 에기반한고장메카니즘 (Failure Mechanism) 규명및이를적용한가속수명 (Accelerated Life) 모델적용과실험방안에대하여제안하였다. 포함한외형의구조물을총칭하며, 넓게는인쇄회로기판 (Printed Circuit Board, PCB) 에실장하는공정과응용시스템의구성까지포함하는전기적하드웨어를지칭한다 7). 전자패키지의형태는초기삽입형 (Pin Through Hole, PTH) 패키지로부터표면실장형 (Surface Mount Device, SMD) 패키지로, 단일칩패키지 (Single Chip Package, SCP) 에서다중칩패키지 (Multi Chip Package, MCM) 로진화를계속하고있다. '90년대후반부터크기및성능이향상된다양한형태의 CSP, WLP (Wafer Level Package) 가개발되었으며, 이러한패키지는패키지의면적이반도체칩면적의 120% 를초과하지않는공간효율이향상된구조를갖고있다 7). 최근에는시스템기능을통합하여하나의칩으로구현하는 SoC (System on Chip) 패키지의적용이상용화되었으나, 개발기간이길고, 회로설계의자유도가낮은단점을지니고있었다. 이를보완하기위한기술로 3D 적층구조를적극적으로활용한 SiP (System in Chip) 혹은 SoP (System on Package) 개념을도입함으로써소비전력의효율성과실장밀도를최대화하는노력이진행되고있다. Fig. 1은독일 IZM의 Reichl 9) 에의해발표된차세대패키징기술의개발동향을인용한 2. 3D 패키지기술개발동향 2.1 전자패키지기술동향 전자패키지는좁은의미로능동소자와수동소자를 Fig. 1 Next generation packaging technology roadmap 8-9)
3 차원패키징기술개발에따른 PoF 기반가속실장수명예측 11 것이다. 향후실장밀도의증가와기능및구조의복잡성은꾸준히증가하는추세임을알수있다. 그러나 3D 구조로변화할수록부품의신뢰성을보장하기란더욱어려워진실정이며, 보다자세한내용은 2.3절에기술하였다. 2.2 3D 패키징기술휴대용전자제품의다양한기능의요구는전자기기의실질적인크기는줄이면서도더많은메모리용량을요구함에따라크기를늘리지않으면서도메모리용량을늘리는것과같은수요에대응할수있는패키지기술이바로 3D 패키지기술이다 10). 최근몇년동안새로운패키지들의형태요소측면에서패키지의길이와너비가지속적으로줄어들었다. 근래에통신과컴퓨팅시장의폭발적인성장에따라휴대용기기또한대중적인제품으로자리를잡게되었으며, 이와함께 IC의길이와너비뿐아니라, 높이를줄이는일이대단히중요한과제로자리잡게되었다. 이러한수요에대응하여, 패키지제조업체에서는 3D 패키지기술을개발해오고있다. 3D 패키지는한개의패키지내에 2개이상의다이 (Die) 를쌓아올리거나, 이미완성된개별패키지를쌓아올려제조한다. 이때부품을쌓게되면, 두께의감소효과가작아지게됨에따라비아를이용하여 Die를직접적층하는 TSV 공법을이용한패키지개발이활발히진행되고있다 8,10-14). Fig. 2는 3D 패키지의적층사례를 (a) Substrate Base SiP of SPIL 8) 보여주는사진이다. TSV 기술은반도체의웨이퍼상에비아를형성하고, 비아에 Cu와같은전도체를채워 Chip을서로연결하는것을개념으로하고있다 5,15). TSV를이용한 Chip의 3D 적층은 Chip간의시그널이 substrate를통과하지않고직접연결됨에따라고주파동작을하는고성능 device 에적합하며, 공간적제약의극복과열적소멸의효율을극대화할수있는기술이다 15). 3D 패키지의장점 10) 으로는각기기의특성에따라, 패키지차원에서서로다른솔루션이필요하게된다. 따라서시장의다양한필요에대응하기위해다양한 3D 패키지의기술적솔루션이제공될수있다. 또한주어진평면공간에서더많은기능을구현할뿐아니라, 입체적으로도더많은기능을구현크기와무게측면에서대폭감소함으로써얇은패키지로패키지비용과부품수의감소가가능하며, 한개의패키지에두개이상의칩을집적화함으로써기기의보드에실장할부품이줄어들게되고결과적으로전체적인시스템제조비용을절감할수있다. 또한기존의원재료와제조, 조립공정을그대로사용하면서동시에한개의패키지로처리됨에따라조립과테스트등의처리비용감소로패키지전체비용이감소될수있다. 시스템수준에서볼때, 저집적도의실리콘구조에대해어렵고복잡한구조의디자인이불필요하게됨에따라시스템수준의비용이감소하고, 주문형반도체 (ASICs) 와기성품인메모리 (commodity memory devices) 의조합에있어유연성이극대화된다. Die와 Die를직접연결함으로써기존에시스템보드에서이루어지던회로의복잡성을감소시키고패키지의 I/O 까지감소하게된다. 마더보드의크기, 신호의전달경로그리고부품수의감소를통해전체시스템의크기감소, 패키지풋프린트 (footprints) 감소로인해시스템수준의사이즈감소가가능하게된다. 결국시스템의성능을향상시키고, 소비전력을감소하게되며, 시장대응에대한설계적측면의유연성이극대화되는다양한장점을가지고있다 11). 이러한장점으로인핸 3D 패키지는마이크로프로세서, 메모리, SoC 등과같은분야에활용되고있다. 2.3 신뢰성측면의 3D 패키징 (b) Amkor Technology 10) Fig. 2 Photographs of 3D package components 신뢰성과제조측면에서의 3D 패키징은 Microwarming, 전력과시스널라우팅및낮은생산성및 Rework 이어려운단점을가지고있다. 그중 Microwarming은 3D 패키징의대표적인한계이다 11,12). 이것은부품의밀집도가증가함에따라디지털전자제품의고질적문제이기도하지만, Die 적층에이한열적인문제는 PCB 실장 大韓熔接 接合學會誌第 27 卷第 3 號, 2009 年 6 月
12 후여러가지접합신뢰성의문제를야기하는원인이될수있다. 따라서 3D 패키징을적용하는경우시스템적인냉각설계가동시에고려되어야할것으로보인다. 사용중발생된열은적층된 Die와범프의열팽창계수 (Coefficient of Thermal Expansion, CTE) 차이 (Mismatch) 를유발함으로써적층된접합계면에스트레스를유발하게된다. 또한 PCB 실장후접합부에서는부품과기판그리고접합재와의 CTE 차로인한보드레벨의신뢰성적문제가야기될수있다. 열적스트레스에대한신뢰성문제외에또하나고려되어야할것이기계적신뢰성이다. 최근의전자제품은휴대용으로사용되고있기때문에소비자의사용중발생되는낙하, 충격등에의한신뢰성, 그리고보드레벨의접합신뢰성에영향을미치는크립, 피로등으로이해유발되는고장에대하여신뢰성적측면의검증과수명예측이요구된다. 따라서 3D 패키지뿐만아니라패키지부품의적용에있어실사용조건에서문제가되는신뢰성의검증과제품의사용수명기간동안패키징및패키지접합부에서의신뢰성을검증하고보증할수있는가속수명시험 (Accelerated Life Test, ALT) 이요구된다. 3. PoF 기반가속수명예측 3.1 PoF 기반고장모드및고장메카니즘해석 패키지부품의 ALT를위해서는실사용조건의가속성을보장하기위한가속모델이필요하며, 가속모델을설계하고방법을개발하기위해서는필드고장에대한명확한이해가요구된다. 필드의고장에대한고장모드 (Failure Mode) 와고장메카니즘 (Failure Mechanism) 을분석하기위해필요한것이바로고장물리 (PoF) 이다. PoF는제품의신뢰성측면에서스트레스와결함 (Defect) 의평가, 근본원인고장분석 (Root Cause Analysis, RCA) 을포함하는방법론적접근방안을지칭하는것이다. 결국 PoF란부품이나제품의 Failure를유발하는 Defect 나 Stress 의원인을물리적, 공학적이론에근거하여근본적인고장원인을분석하고평가하는방법론을의미하며, 이러한고장원인분석기법을토대로제품개발단계에서부터폐기될때까지거치게되는설계, 제조, 조립과같은모든과정의문제점을해결하고, 최적조건을제시하며, 운송, 저장및소비자사용중에발생될수있는잠재적인제품의고장을도출하여설계에반영할수있도록하는방법을의미한다. 신뢰성을보장하기위해서는제품의고장이어떻게발생했는지를알아야하며, 이것은제품이어떤기능을수행하고있는지를파악함으로써알수있게된다. PoF 기반의고장원인분석은고장발생에대한근본원인을물리적이론에기초하여고장의발생과정을밝힘으로써, 제품의설계개선의근거자료로사용된다. 따라서제조공정에서의품질 (Quality) 관리와는차별화된과학적접근방법으로지칭할수있다. 필드의수명을정확히예측하기위해가자중요한것은실사용조건에서의패키지부품의고장모드와메카니즘을규명하는것이다. Fig. 3은제품이사용환경동안에시간에따라고장발생의변화추이를나타낸욕조곡선 (Bathtub curve) 16) 이다. 제품사용초기에는시간에따라고장율 (Failure Rate) 이감소하는초기고장 (Infant Failure) 기간이며, 이후고장율이일정하게되는우발고장 (Incidental failure) 기간이나타나며, 이후수명이다하여고장율이자연적으로증가하게되는마모고장 (Wearout failure) 으로구별할수있다. 고장이란제품 (Products) 의사용환경및성능한계의범위내에서요구되었던기능을발휘할수없는경우고장이라정의한다. 고장원인분석은전자모듈의설계결함 (Design Defect) 이나제조결함 (Manufacturing Defect) 에의해가장취약한부분에서발생할수있는잠재고장을검출하는방법으로써제품의상용화개발을위해필요한개발과정중하나이다. 고장원인분석을통해고장모드와고장메카니즘을규명할수있다. 고장모드는고장이발생한최종적인형태로써정의되며, 단선 (Open), 단락 (Short), 변화 (Drift) 로구별할수있고, 고장메카니즘은고장모드를유발하는일련의과정을설명하는이론적발생원인이된다. Fig. 4는제품에서발생되는고장메카니즘을분류한것이다. 고장원인에따라 Overstress와 Wearout 로분류되며, 각각은열적전기적, 기계적, 화학적고장메카니즘으로 1차분류할수있고, 고장을유발하는물리적원인에대한것으로 2 차분류를하게된다. 열적스트레스에의한고장메카니즘으로는확산, 금속간화합물의성장, 용융등이있고, 고장율 (λ) Fig. 3 Infant failure Quality failure 초기고장기간 안정적인예상사용기간 Incidental failure Stress failure ( 재료적, 전기적, 기계적, 열적, 화학적영향 ) 우발고장기간 Wearout failure 마모고장기간시간 (time) Time-dependant failure in semiconductor device failure rate (Bath-Tub curve) 16)
3 차원패키징기술개발에따른 PoF 기반가속실장수명예측 13 Fig. 4 Classification of failure mode and failure mechanism 19) 기계적스트레스로는피로, 크립, 스트레스보이드, 항복파괴, 변형등이있다. 화학적 / 전기화학적으로는전기화학적이온마이그레이션, 부식, 고분자열분해등이있으며, 전기적으로는 EOS, ESD와같은스트레스가있다. 이외에도패키기에발생되는들뜸 (Delamination) 은온도, 습도, 압력에의한스트레가작용하여발생되기도한다. 한예로써, 패키지자체의고장원인으로는내부회로의단선또는패키지와 Die 계면의 Delamination 이발생할수있고, 이때의스트레스인자는온도, 전압, 압력이선정된다. 그러나실장상태의패키지고장원인이솔더접합부라면기계적스트레스에의한피로, 크립등이원인이될수있어, 부품자체의스트레스도출인자가다르게된다. 그러므로가속인자를무엇을할것인가에대한결정의중요근거는바로고장원인분석결과가된다. 그러나실제사용환경에서는하나의스트레스인자로인해고장까지유발되기는장시간소요되며, 대부분복합된스트레스로인해고장이가속화된다. 따라서여러복한된스트레스의결과로발생된고장을인자별로구분하고, 그원인의증거를확보하는것이중요할것이다. 결국고장원인분석을통해고장모드와고장메카니즘을규명하고, 이로부터고장을유발하는스트레스인자를도출하여야가속모델을결정할수있게된다 16-19). 여, 개발품에서발생가능한여러고장모드를체계적으로분류하고, 고장메카니즘을재료적, 기계적, 전기적, 전기화학적이론에근거하여규명함으로써새로운패키지의수명평가가가능하게된다. ALT란정의를 KS A 3004의규격에의해설명한다면, 시험시간을단축할목적으로제품의성능한계내에서일반적인사용조건의기준보다가혹한조건에서실시하는시험을의미한다. 따라서가속수명시험은실제전자모듈이제품화되어사용되는일반적인사용조건보다가혹한스트레스를 ( 온도, 습도, 진동, 전압, 전류등 ) 인가한조건또는사용비율을가속하여시험함으로써단시간내에제품의설계완성도를평가하거나수명또는신뢰도를평가함으로써제품의수명을예측할수있는가장중요한시험중하나이다. Fig. 5는가속시험의개념을설명한그래프로써사용시간에따른제품의강도나스트레스와의관계를나타낸것이다. 초기제품에는사용환경의스트레스와제품이견딜수있는강도사이에안전율이존재하지만사용시간이경과함에따라제품의강도는감소되어결국인가되는스트레스의영역과만나게되며, 이때제품에서는파괴즉, 고장이발생하게되는것이다. Fig. 6은 Evans 20) 이제안한신뢰성평가및가속수명시험을위한절차를나타낸개략도이다. 초기부품과기술에대한정의후품질기능전개 (Quality Function Development, QFD) 방법을이용하여필드의고장을분석함으로써고장모드와고장메카니즘을도출한다. 이로부터고장을유발하는스트레스인자를도출하고, 이를적용한가속모델을수립한다. 확정된가속모델에따라 ALT를고장발생까지수행하여고장샘플을획득한다. 최종적으로 ALT 고장샘플의고장모드와고장메카니즘을분석하여필드의그것과비교하여일치하는경우 ALT 시험을완료하게되며, 최종적으로 AF와제품의수명을예측할수있게된다. 3.2 PoF 기반가속수명예측 기존전자제품에대한신뢰성정보는제품의필드사용조건으로부터이미존재하게된다. 그러나새로운개념의제품이개발된경우, 고장발생에대한원인은존재하지않으며, 사용자조건에서의제품수명에대한자료또한존재하지않는다. 그러나신제품에대한상용화를위해서는신뢰성데이터의확보및수명을반드시검증해야하고, 따라서신제품에대한새로운시장창출을위해개발품에대한수명및신뢰성데이터의확보는무엇보다중요한개발조건일것이다. 신개념의새로운전자제품에대한신뢰성확보를위해 PoF 개념을적용하 Stress & strength Strength distribution, x 3 Margin of safety Function degradation time Stress distribution, x 1 Failure Generation point Strength Stress t=0 After use in fields time(t) Fig. 5 Relationship between use period and stress/ strength in electronic packaing 大韓熔接 接合學會誌第 27 卷第 3 號, 2009 年 6 月
14 일반적으로패키지부품의고장은화학반응에의한고장메카니즘에의하여주로발생하는데, 이와같은화학반응은온도에의하여촉진되며화학반응의속도와온도사이의관계를아레니우스가다음식 (2) 와같이모델링한것이다. 단, Δ는반응량, K는반응속도, t는시간, A' 는상수, E는활성화에너지 (ev), k는볼쯔만상수 (8.617 10-5 ev/k), T는절대온도 (K) 를나타낸다. Fig. 6 Schematic diagram of reliability assessment procedure 20) 3.3 가속모델을이용한가속수명시험 ALT를통해실사용조건에서의수명을추정하기위해서는수식화된모형이필요하며, 이모형을가속모델이라한다. ALT 모델은스트레스인자를적용하여제품의고장을단시간에유발하기위한기준이되는것으로써, ALT 조건에서의데이터를분석하기위한수명분포와가속조건에서의신뢰성정보를사용조건으로외삽하기위한수명-스트레스관계로구성된다. 예를들으면, 수명분포가지수분포를따르면아레니우스 (Arrhenius) 모델을, 와이블분포를따르면역승모델 (Inverse Power Mmodel) 을적용하게된다. 특히온도스트레스인경우아레니우스 (Arrhenius) 모델을수명 - 스트레스모델로적용하게된다. 아레니우스모델은다음의식 (1) 과같이표현될수있다. 여기서 τ는대표수명, T는절대온도, E는활성화에너지, k는볼쯔만상수 ( 8.617 10-5 ), A는상수이다. (1) Δ=Kt (2) 이때, 일정한양 의반응이일어났을때고장이라고정의하는경우고장시간 τ는다음식 (3) 과같이구해진다. 이아레니우스관계식은온도를스트레스요인으로사용하는경우주로사용되는관계식으로많은실험을통하여수명과온도스트레스사이의관계에있어서관계식이잘맞는것으로입증된모델이다 22). 이외에도 Table 1에수명- 스트레스에따른 ALT 모델식을나타내었다. 온도-전압인경우아일링모델, 온도-습도인경우펙모델그리고온도변화에의한 CTE 불일치에따른반복적인피로에의한고장인경우에는코핀 -멘슨모델 16,21) 을일반적으로적용한다. (3) Table 1 Various accelerated life test models with stress-life relationship Stress Model Model Equation Temperautre Voltage Generallized Eyring Model L=a exp[e/(kt)] V Where, L :Life, T : Kelvin Temp.(K), V : Voltage(V), E : Activation Energy(eV), k : Boltzman Constant (8.617 10-5 ev/k), a and n : Constant -n, Temperautre Humidity Peck Model L=a exp[e/(kt)] H --n, Where, L :Life, T : Kelvin Temp.(K), V : Voltage(V), E : Activation Energy(eV), k : Boltzman Constant (8.617 10-5 ev/k), H : Relative Humidity(%RH), a and n : Constant Temperautre Change Coffin-Manson Model L=a (ΔT) -n, Where, L :Life, ΔT : Temp. Deviation, a and n : Constant
3 차원패키징기술개발에따른 PoF 기반가속실장수명예측 15 3.3 가속모델을이용한패키지접합수명예측 21-24) 보드레벨패키지의신뢰성중 PCB와패키지솔더접합부의균열로인한 Short 현상이주로발생되고있다. 솔더접합부에인가되는스트레스에는 PCB와솔더의선팽창계수차이에의한소성변형과크립변형 (creep deformation) 이있다. 이스트레스에의한수명예측방법에는온도사이클시험이실시되는경우가많다. 수명은저주기사이클응력에의한저주기피로수명 (low cycle fatigue) 으로서 Coffin-Manson 모델 21-25) 을따르는것으로알려져있다. 저주기피로조건은열에의한열팽창및수축에의한반복응력에의해서발생될수있다. Coffin-Manson 관계는피로사이클수 N과소성변형율의범위 ε p 의관계를나타낸것으로재료의저주기피로수명을나타내는유용한관계식이다. 다음식 (4) 는솔더접합부의저주기피로수명 N을나타내는전형적인 Coffin-Manson 식에의해정의될수있다. 이때 C는상수, n은솔더나환경등에의해정해지는재료정수이며, ε p 는소성변형폭을나타낸다. (4) 온도변화시험으로발생하는선팽창계수차이에따른열적피로에의한변형을이식에적용시키는경우, 소성변형진폭 ε p 에균열진전속도에대한주파수 (frequency) 나최고온도의효과를고려하면아래식 (5) 와같이나타낼수있다. 이식은기본적인솔더접합부의피로수명을나타내는 Coffin-Manson 식과 cyclic frequency factor 가 Power Law 형태로추가된변형된식이다. 이변형된유도식은주파수, 온도변화그리고활성화에너지를모두고려한것으로 Norris- Landzberg 24) 에의해처음제안되었으며, SnPb, SAC 솔더에서지수값을구하여가속계수 (acceleration factor, AF) 를도출하는가속수명모델 (accelerated life model) 식을제안하였다 21,24). Coffin-Manson 모델의변형된모델을제안한 Norris-Landzberg의수명모델은다음식 (3) 과같이정리될수있다 21,24). 여기서 α1, α2 (1/ ) 는프린트배선기판및실장부품의선팽창계수, L(m) 은전자부품의리드피치, T max (k) 는최대온도, T k 는사용온도범위차, Ea(eV) 는활성화에너지, k 볼츠만상수 (8.6159 10-5 ev/k), c, m, n은정수, f(hz) 는환경조건의온도변화주파수를나타낸다. (5) 따라서열싸이클시험을이용한솔더접합부의가속수명시험을검증하기위한 AF는식 (5) 로부터유도될수있다 21). 결국가속모델을활용한 ALT를통해 AF를유도함으로써가속조건에서의수명을실사용조건에서의수명으로변화하여실사용조건의수명을예측할수있게된다. 이때모델링을이용한시뮬레이션등을이용하여실험적결과의추정에대한유효성을검증할수있다. 4. 결론 본연구에서는최근고밀도, 경박단소화에따른패키지개발동향및 3D 패피징기술과 TSV에대하여조사, 분석하였다. 3D 패키지개발과함께보드레벨의신뢰성확보는더욱어려운문제점중하나이다. 본연구에서는이러한패키징관련제품의신뢰성을검증하고수명을예측하는방안으로 ALT를통해 Life- Stress 관계를도출함으로써수명예측하는방안에대해제안하였다. 또한명확한고장모드와고장메카니즘분석을통해고장원인이되는 Stress 를도출함으로써 PoF 기반의가속수명예측방안을제안하였다. 그리고 Stress 종류에따른 Life-Stress 관계와관련된모델을소개하였다. 이러한 PoF 기반의수명예측방안이향후더욱복잡해지는패키징제품에대한수명예측의한방안으로많은활용을기대한다. 참고문헌 1. H. E. Lee, et all, Packaging Industry Trend and Suggestion, IITA, IT Component Monitoring Report, 08-20 (2008) (in Korean) 2. D. G. Kim, J. W. Kim, S. S. Ha, J. P. Jung, Y. E. Shin, J. H. Moon, S. B. Jung, Fabrication of Through-hole Interconnect in Si Wafer for 3D Package, Journal of KWS, 24-2 (2006), 172-178 (in Korean) 3. J. M. Kim, J. P. Jung, S. H. Kim, J. H. Park, Packaging Technology in Electronics and 3- dimensional Stacking Packaging, Journal of KWS, 23-2 (2005), 129-137 (in Korean) 4. Y. E. Shin, J. M. Kim, Y. T. Kim, J. S. Kim, High ensity Stacking Process and Reliability of Electronic Packaging, Journal of KWS, 24-2 (2006), 118-124 (in Korean) 5. S. H. Hong, K. S. Kim, N. Zhou, J. P. Jung, 3 Dimensional Packaging Technology Using Via, Journal of KWS, 24-2 (2006), 137-141 (in Korean) 6. W. S. Hong, C. M. Oh, N. C. Park, B. S. Song, S, B. Jung, Reliability Assessment for Electronic Assemblies with Electrical and Electrochemical Properties Measurement, Journal of KWS, 25-2 (2007), 118-125 (in Korean) 大韓熔接 接合學會誌第 27 卷第 3 號, 2009 年 6 月
16 7. S. Y. Choi, Reliability Test Method and Technical Trend of Electronic Package, Journal of KSME, 48-5 (2008), 34-38 (in Korean) 8. B. Pfahi, Packaging Road map : The impact of miniaturization, inemi Technology Forum (2007) 9. Reichl, Fraunhofer IZM, Berlin Germany, www.izm. fraunhofer.de 10. Amkor Technology, 3D & Stacked Die Packaging, Technology Solution, TS 104D (2009), www.amkor. com 11. Waytronx, Inc., Waytronx 3C for 3D Packaging Roadmap, White Paper (2007), www.waytronx.com 12. Steven Koester, Ultra Thin Wafer Processing Solutions, Semiconductor International Webcast, June 20 (2007) 13. Michael Kanellos, Processor, Memory May Marry in Future Computer, CNET News.com, Sept. 28 (2006) 14. Samsung Electronics Co., Ltd., press release, Samsung Electronics Develops New, Highly Efficient Stacking Process for DRAM, April 22 (2007) 15. S. W. Seo, G. S. Kim, The Film Properties and Deposition Process of TSV Inside for 3D Interconnection, J. Microelectronics & Packaging Soc., 15-3 (2008), 47-52 16. Sony Co., Sony Semiconductor, Quality and Reliability Hanbook, 1st ed., Kanagawa Jpn. (2000) 17. M. Ohring, Reliability and Failure of Electronic Materials and Devices, Academic Press, San Diego, 17-36 (1998) 18. P. L. Martin, Electronic Failure Analysis Handbook, McGRAW-HILL, New York (1999) 19. A. Dasgupta, M. Pecht, Material Failure Mechanisms and Damage Models, IEEE Trans. Reliability, 40-5 (1991), 531-536 20. J. W. Evans et al., Reliability Assessment for Development of Microtechnologies, Microsystem Technologies 3 (1997), 145-154 21. W. S. Hong, N. C. Park, C. M. Oh, Accelerated Thermo-Mechanical Fatigue Life of Pb-free Solder Joints for PZT Ceramic Resonator, Kor. J. Mater. Res., 19-6 (2009). 22. W. Nelson, Accelerated Testing, John Wiley & Sons (1990) 23. W. S. Hong, W. S. Kim, N. C. Park and K. B. Kim, Reliability Assessment for Electronic Assemblies with Electrical and Electrochemical Properties Measurement, Journal of KWS, 25-2 (2007), 184 (in Korean). 24. JEDEC Standard, Application Specific Qualification Using Knowledge Based Test Methodology, JESD94.01, USA (2007). 25. Alan Liu, Mechanics and Mechanisms of Fracture, ASM International, Ohio (2005), 105-110. 홍원식 ( 洪湲植 ) 1968 년생 전자부품연구원고장물리연구센터책임연구원 무연솔더링, 패키지신뢰성, 접합 e-mail : wshong@keti.re.kr 오철민 ( 吳哲旼 ) 1976 년생 전자부품연구원고장물리연구센터선임연구원 패키지신뢰성, 고장물리, 무연솔더링 e-mail : cmoh@keti.re.kr