Regular Paper J. Korean Inst. Electr. Electron. Mater. Eng. Vol. 29, No. 1, pp. 6-10 January 2016 DOI: http://dx.doi.org/10.4313/jkem.2016.29.1.6 ISSN 1226-7945 (Print), 2288-3258 (Online) 광운대학교재료공학과 Effects of Soft Baking Temperature on the Properties of Solution Processed Zn-Sn-O Thin-Film Transistors Jae-Won Lee and Won-Ju Cho a Department of Electronic Materials Engineering, Kwangwoon University, Seoul 01897, Korea (Received November 5, 2015; Revised December 3, 2015; Accepted December 4, 2015) Abstract: In this study, the effects of soft baking temperature on the solution derived ZTO (Zn-Sn-O) TFTs (thin-film transistors) as a In-free oxide semiconductor were investigated. In spite of the same hard baking at high temperature(600 ), the electrical properties of ZTO TFT was greatly changed by a small difference in soft baking temperature(180~250 ). The performance of TFT was deteriorated as the soft baking temperature increased. Therefore, it is important to remove the water-related defects well as organic impurities from the ZTO films during soft baking for fabrication of solution-derived high performance of TFTs. Keywords: Baking temperature, ZnSnO, Solution processing, Thin-film transistors 최근차세대디스플레이소자로각광받고있는 AM-OLED (active matrix-organic light emitting diode) 의구동회 로를구성하기위한소자로산화물반도체를이용한박 막트랜지스터 (thin film transistor, TFT) 가큰주목을 받고있다. 특히, TFT 소자의채널층을형성하는방 법중에서기존의고진공장비를이용한박막형성보 다는용액공정 (solution process) 을이용한방법이 보다경제적이고대면적화및대량생산에서유리하며, a. Corresponding author; chowj@kw.ac.kr Copyright 2016 KIEEME. All rights reserved. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited. 균일성이뛰어나고공정과정또한매우간단하다는장점을가지고있기때문에많은관심이집중되고있다 [1,2]. 그러나산화물반도체박막형성을위한 MOD 용액 (metal-organic deposition solution) 에는금속산화물프리커서 (precursor) 와용매 (solvent) 에하이드록실기 (-OH) 와염소기 (Cl), 그리고탄소기 (C) 등이다량으로포함되어있다. 이와같은불순물은 TFT 소자의전기적특성열화를초래하기때문에수분및탄소결함불순물들을효과적으로제거하고산화물프리커서들을분해하여고체상태의산화물박막으로바꾸기위하여비교적저온의소프트베이킹 (soft baking) 과정과치밀한구조의산화물반도체형성을위한고온의하드베이킹 (hard baking) 열처리과정을거친다 [3-5]. 용액공정기반의산화물 TFT 제작에있어서열처리는소자의특성에미치는영향이매우중요하다.
지금까지고온의하드베이킹열처리효과에대해서는많은연구가이루어졌지만, 상대적으로관심이적은저온소프트베이킹열처리효과에대한연구는아직부족한실정이다. 한편, 산화물반도체는 2004년호소노 (Hosono) 그룹에서 a-gizo TFT를발표한후에지속적인관심을받고있으며중금속양이온 (heavy-metal cation) 으로구성된 (n-1)d 10 ns 0 (n 4) 전자구조를가지는다양한조합의산화물반도체에대한연구가진행되었다. 특히 Ga-In-Zn-O (GIZO) TFT가가장많이연구되고있다 [3]. 그이유는현재까지보고된산화물 TFT 중에서 GIZO가소자신뢰성측면에서좋은특성을나타내기때문이다. 그러나 In이나 Ga은희소금속 (rare metal) 이어서가격이비싸지만 Zn와 Sn은지표면에서양이풍부하고가격이저렴하다. 따라서최근에는 Zn-Sn-O (ZTO), An-Zn-Sn-O (AZTO), Zr-Zn-Sn-O (ZZTO), Ga-Sn-Zn-O (GTZO), Hf-Sn-Zn-O (HTZO) 등과같은 In-free 산화물 TFT 소자에대한연구가활발히이루어지고있다. 그중에서특히 ZTO 박막은넓은밴드갭, 가시광영역에서높은투과도, 양호한전도특성, 산화및식각에대한우수한화학적안정성, 무독성, 물리적강도및평탄한박막표면을가지고가격도저렴하기때문에최근급속하게성장하는산화물 TFT 기술에서유망한재료로많은관심을받고있다. 따라서본연구에서는용액공정방법으로 In-free 산화물반도체인 ZTO TFT를제작하였고소자의전기적특성에미치는열처리공정중에특히소프트베이킹열처리온도효과에대해서평가하였다. behavior) 을확인하기위하여 TGA (thermo-gravimetric analysis) 와 DSC (differential scanning calorimetry) 분석을실시하였다. 1~10 Ωcm의비저항을가지는 (100) p-type 실리콘웨이퍼를이용하여하부-게이트상부-전극 (bottom-gate top-contact) 구조의산화물 TFT를제작하였다. 먼저, 표준 RCA 세정을이용하여단결정실리콘기판을세정한후, 열산화방법을통해서두께 100 nm의게이트산화막을성장시켰다. 제작된프리커서용액은스핀코터를이용하여 6,000 rpm에서 30s의조건으로 ZTO 박막을형성한후스핀코팅된 ZTO 박막에대해소프트베이킹과하드베이킹을실시하였다. 먼저, 유기용매를증발시키기위하여스핀코팅된 ZTO 박막을저온에서열처리를하였다. 그런다음 ZTO 박막의치밀화 (densification) 를위하여고온에서열처리하였다. 본연구에서는박막의특성변화에크게영향을미치는소프트베이킹처리에초점을맞췄다. 소프트베이킹은 180~250 의온도범위에서 10분동안실시하였다. 이단계에서박막내부의수분및탄소결함불순물이일부제거되고화학적으로안정한고체상태의산화물박막이형성된다. 아울러금속수산화물 (metal hydroxides) 과금속염화물 (metal chlorides) 이금속산화물 (metal oxides) 로전환되며, 이반응으로생성된자유전자는트랜지스터의전기적특성에큰영향을미친다. 하드베이킹은 600 에서 30분간실시하였다. 하드베이킹을하는동안잔여유기물이완전히제거되고다공질 (porous) 상태의박막이더욱치밀한구조로바뀌게되는데, 전이후금속양이온 (post-transition-metal cation) 을가지는비정질산화물반도체는축퇴밴드에서전도가가능하므로반도체의성질을보이게된다 [6,7]. ZTO MOD 용액을제조하기위해서 0.1 M의 zinc acetate dihydrate [Zn(CH 3 COO) 2 2H 2 O] 와 0.1 M의 tin chloride [SnCl 4 ] 를프리커서로사용하였으며 2-methoxyethanol [CH 3 OCH 2 CH 2 OH] 을용매 (solvent) 로사용하였다. 이때, Zn:Sn의비율은 1:1가되도록조절하였고안정제 (stabilizer) 로서아세트산 [CH 3 CO 2 H] 과모노에탄올아민 [NH 2 CH 2 CH 2 OH] 을첨가하여용해시켰다. 다음으로 50 에서 2시간동안용액을교반한후에 24 시간동안의에이징과정을거친후시린지필터 (Whatman, 0.2 µm) 로여과하여 ZTO MOD 용액을제작하였다. ZTO MOD 용액의열적거동 (thermal Fig. 1. Flow chart outlining the different experimental steps in the production of solution-based ZTO TFTs.
Fig. 2. Schematic illustration of solution-based ZTO TFTs. Fig. 3. TGA and DSC curves obtained for ZTO solutions. 그림 1과같이소프트베이킹후에포토리소그래피와 30:1 BOE (buffered oxide etchant) 용액을이용하여채널영역을형성한후에하드베이킹과정을거쳐서소스 / 드레인금속전극을형성하였다. 또한, 소프트베이킹후 ZTO 박막의화학적안정성을테스트하기위해포토레지스터현상액 (AZ 300 MIF) 에서의식각특성을확인하였다. 그림 2는 MOD 공정으로제작된 ZTO TFT 구조를나타낸다. 100 nm 두께의 SiO 2 게이트절연막위에형성된 ZTO 박막의두께는 30 nm 이며, TFT의채널폭 (W) 은 85 µm 그리고길이 (L) 은 170 µm이다. 소스및드레인전극은섀도우마스크 (shadow mask) 를이용하여 Ti/Al을 20/100 nm의두께로증착하였다. 제작된 TFT 소자의전기적특성은빛과외부환경에의한영향을피하기위해암상자안에서 Agilent 4156B Precision Semiconductor Parameter Analyzer로측정하였다. 그림 3은 ZTO MOD 용액의열분해 (thermal decomposition) 거동을확인하기위해서 TGA-DSC 분석을한결과이다. 대부분의산화물박막에서볼수있듯이 ZTO 용액에서도크게 3단계의화학적반응이진행된다 [8,9]. 먼저첫번째단계는 120 부근에서흡열반응 (endothermic reaction) 이일어나며상당한중량감소가발생한다. 온도가상승함에따라서용액내부에서는브라운운동이발생하고표면에서는 solvent 나기타불순물의증발이일어난다 [10,11]. 이러한과정을 sol 에서 gel 로전이가일어난다고한다. 박막내부의분자들은서로응축하여박막을형성한다. 이단계에서대부분의유기화합물이증발하고, 아래의식 (1) 과같은하이드록시화를통하여 M-OH와같은 hydroxide가형성된다 [8]. Zn(CH 3 COO) 2 2H 2 O 2Zn(OH) 2 +2CH 3 COOH (1) 두번째단계는 280 부근에서큰발열반응 (exothermic reaction) 이일어난다. 이발열반응은 ZTO 박막형성의시작지점을나타내며 M-OH 결합에서 M-O-M-O와같은금속-산소네트워크결합 (metal-oxygen-network bonding) 반응이일어나고 [12,13], 열처리온도가증가함에따라탈수산화반응 (dehydroxylation) 과탈염소화반응 (dechlorination) 을동반한약간의중량감소가일어난다. 마지막으로발열반응 (exothermic reaction) 이일어나는세번째단계인 600 부근의고온에서는남아있는유기물들이산화되고다공성 (porous) 박막이치밀한구조로바뀌는치밀화 (densification) 과정이일어난다. 그림 4(a) 는소프트베이킹온도를달리하여제작된 ZTO TFT의게이트전압 (V G ) 의변화에따른드레인전류 (I D ) 의특성을나타낸전달특성곡선 (transfer curves) 이다. TFT의히스테리시스특성을확인하기위하여마이너스 (-) 에서플러스 (+) 방향으로게이트전압을스윕한다음, 다시플러스 (+) 에서마이너스 (-) 로게이트전압을스윕하는더블스윕방식으로측정하였다. 이때, 드레인에인가되는전압 (V D ) 은 10 V로고정하였다. 고온의하드베이킹을 600 에서동일하게실시했음에도불구하고저온의소프트베이킹은열처리온도가조금만차이가나도 TFT의전달특성이크게달라
Fig. 5. Schematic band diagram of an oxide semiconductor TFT showing the presence of band tail states and potential barriers above mobility edge (E m), giving rise to TLC (trap-limited conduction) and percolation [5,18]. Fig. 4. Electrical properties of solution-based ZTO TFTs as a function of the baking temperature (a) transfer characteristics and (b) field effect mobility (µ FE), SS (subthreshold swing), hysteresis voltage and on/off current ratio. 지는것을알수있다. 즉, 소프트베이킹온도가높아질수록포화드레인전류는감소하였으며, 더블스윕에의한히스테리시스전압도증가하고있다. 히스테리시스곡선은시계방향과반시계방향의두가지의특성을가질수있다. 시계방향의히스테리시스특성은산화물반도체 / 게이트절연막의계면부근또는산화물반도체채널내부에서의전자트랩에의한것으로, 그리고반시계방향의히스테리시스는채널영역근처에존재하는유동이온 (mobile ion) 에의한것으로알려져있다 [14,15]. 따라서본연구에서제작된 ZTO TFT의히스테리시스특성으로부터소프트베이킹온도가높아질수록전자트랩이증가하여소자의성능이저하되는것을알수있다. 이것은다음과같은현상으로설명할수있다. 고온에서의소프트베이킹은코팅된박막의과도베이킹 (over baking) 현상을일으켜서전도열에 의하여표면이먼저굳어지기때문에내부에잔류하는용매및불순물의외부확산을방해한다. 반면에, 저온에서의소프트베이킹은내부의수분이나용매및불순물의외부확산이상대적으로원활하게이루어질수있기때문에박막내부의수분및탄소결함불순물이효과적으로제거되어전자트랩이감소하고, 트랜지스터의전기적특성도개선된다. 그림 4(b) 는전달특성으로부터추출한 TFT 의전기적특성파라미터를나타낸다. 소프트베이킹온도가낮을수록 on/off 전류비 (I on /I off ) 및전계효과이동도가증가하였다. 또한, 히스테리시스전압은 38 V에서 8 V로크게감소하고임계전압이하드레인누설전류기울기 (subthreshold slope) 는 577 mv/dec 에서 418 mv/dec 로감소하여특성이개선된것을확인할수있다. 비정질산화물반도체 TFT에서의전자의전도메카니즘은그림 5와같이퍼콜레이션 (percolation at high gate bias) 과트랩제한 (trap-limited at low gate bias) 전도로알려져있다 [15]. 비정질반도체는구조적불균일 (structural randomness) 에의하여전도대단 (conduction band edge, E M ) 근처의이동도단 (mobility edge, E m ) 위에평균 40 120 mev 의높이 (height), 20 30 mev 분포폭 (distribution width) 의불규칙적인크기의전위장벽을가진다 [15-18]. 페르미준위 (E F ) 가국재화된꼬리준위 (localized tail state) 내에위치하는 (E F <<E m ) 낮은게이트전압에서는캐리어의수송이다중트랩및방출과정 (multiple trap and release events) 의트랩제한전도 (trap-limited conduction, TLC) 에의해서일어난다. 반면에페르미준위가전도대단 (E M ) 과이동도
단 (E m ) 사이에위치하는 (E m <E F <E M ) 큰게이트전압에서는국재준위 (tail state) 가모두차게되고퍼콜레이션에의하여캐리어수송이일어난다. 전자들은비국재준위 (nonlocalized states) 로방출되어서전위장벽간의가장저항이낮은경로 (path) 를찾아움직인다. 산화물반도체박막내부의수분이나탄소와같은불순물의불균일한분포는전도대단에전위장벽을형성한다. 따라서이와같은결함들을줄이는것은결국전위장벽을낮추고채널에유기되는전자농도를증가시켜서퍼콜레이션에의한전자의이동도를증가시킬수있는효과적인방법이며, 본연구에서처럼소프트베이킹과정에서불순물을적극적으로제거하는것이중요하다. 용액공정방법으로 In-free 산화물반도체인 ZTO TFT를제작하였고소자의전기적특성에미치는열처리공정중에특히소프트베이킹열처리온도효과에대해서평가하였다. 고온의하드베이킹을 600 에서동일하게실시했음에도불구하고저온의소프트베이킹은열처리온도가조금만차이가나도 TFT의전달특성이크게달라졌다. 소프트베이킹온도가높아질수록포화드레인전류는감소하였으며, 전자트랩에의한히스테리시스전압도증가하였고 TFT 소자의성능이저하되었다. 고온의소프트베이킹은코팅된박막의과도베이킹에의하여내부에잔류하는용매및불순물의외부확산이어렵지만, 저온의소프트베이킹은잔류수분이나유기원소의외부확산을원활하게하여불순물을효과적으로제거한다. 그결과, 전자트랩이감소하며이동도단근처에존재하는불규칙적인크기의전위장벽을낮추고채널에유기되는전자농도를증가시켜서퍼콜레이션에의한전자의이동도를증가시킨다. 따라서, 용액공정방법으로제작된 ZTO TFT의경우소프트베이킹과정에서불순물을효과적으로제거하는것이트랜지스터의전기적특성을개선시키기위해서중요하다. 이논문은 2015년도정부 ( 미래창조과학부 ) 의재원으로한국연구재단-나노 소재기술개발사업의지원을받아수행된연구임 (2009-0082580). [1] S. H. Jeong, Y. M. Jeong, and J. H. Moon, J. Phys. Chem. Lett., 112, 11082 (2008). [DOI: http://dx.doi.org/10.1021/jp803475g] [2] E. Fortunato, P. Barquinha, and R. Martins, Adv. Mater., 24, 2945 (2012). [DOI: http://dx.doi.org/10.1002/adma.201103228] [3] S. Y. Hwang, J. H. Lee, C. H. Woo, J. Y. Lee, and H. K. Cho, Thin Solid Films, 519, 5146 (2011). [DOI: http://dx.doi.org/10.1016/j.tsf.2011.01.074] [4] J. H. Park, Y. B. Yoo, K. H. Lee, W. S. Jang, J. Y. Oh, S. S. Chae, H. W. Lee, S. W. Han, and H. K. Baik, Appl. Mater. Interf, 5, 8067 (2013). [DOI: http://dx.doi.org/10.1021/am402153g] [5] J. S. Lee, S. M. Song, Y. H. Kim, J. Y. Kwon, and M. K. Han, Phys. Status Solidi. A, 210, 1745 (2013). [6] K. Nomura, H. Ohta, A. Takagi, T. Kamiya, M. Hirano, and H. Hosono, Nature, 432, 488 (2004). [DOI: http://dx.doi.org/10.1038/nature03090] [7] K. Nomura, A. Takagi, T. Kamiya, H. Ohta, M. Hirano, and H. Hosono, Jpn. J. Appl. Phys., 45, 4303 (2006). [DOI: http://dx.doi.org/10.1143/jjap.45.4303] [8] G. H. Kim, H. S. Shin, B. D. Ahn, K. H. Kim, W. J. Park, and H. J. Kim, J. Electrochem. Soc., 156, H7 (2009). [DOI: http://dx.doi.org/10.1149/1.2976027] [9] P. T. Tue, T. Miyasako, J. Li, H. T. C. Tu, S. Inoue, E. Tokumitsu, and T. Shimoda, IEEE Trans. Electron Devices, 60, 320 (2013). [DOI: http://dx.doi.org/10.1109/ted.2012.2227483] [10] C. J. Brinker, A. J. Hurd, P. R. Schunk, G. C. Frye, and C. S. Ashley, J. Non-Cryst. Solids, 147, 424 (1992). [DOI: http://dx.doi.org/10.1016/s0022-3093(05)80653-2] [11] L. F. Francis, Mater. Manuf. Proc., 12, 963 (1997). [DOI: http://dx.doi.org/10.1080/10426919708935200] [12] J. M. Kwon, J. Jung, Y. S. Rim, D. L. Kim, and H. J. Kim. ACS Appl. Mater. Interfaces, 6, 3371 (2014). [DOI: http://dx.doi.org/10.1021/am4054139] [13] L. Lu, M. Echizen, T. Nishida, Y. Ishikawa, K. Uchiyama, and Y. Uraoka, AIP Adv., 2, 032111 (2012). [DOI: http://dx.doi.org/10.1063/1.4739052] [14] J. F. Conley, IEEE Trans. Device Mater. Reliab., 10, 460 (2010). [DOI: http://dx.doi.org/10.1109/tdmr.2010.2069561] [15] A. Nathan, S. Lee, S. Jeon, and J. Robertson, J. Display Tech., 10, 917 (2014). [DOI: http://dx.doi.org/10.1109/jdt.2013.2292580] [16] S. S. Lee, K. Ghaffarzadeh, A. Nathan, J. Robertson, S. H. Jeon, C. J. Kim, I. H. Song, and U. I. Chung, Appl. Phys. Lett, 98, 203508 (2011). [DOI: http://dx.doi.org/10.1063/1.3589371] [17] X. M. Huang, C. F. Wu, H. Lu, F. F. Ren, D. J. Chen, R. Jiang, R. Zhang, Y. D. Zheng, and Q. Y. Xu, Solid-State Electron, 86, 41 (2013). [DOI: http://dx.doi.org/10.1016/j.sse.2013.04.025] [18] J. Robertson, J. Non-Cryst. Solids, 358, 2437 (2012). [DOI: http://dx.doi.org/10.1016/j.jnoncrysol.2011.12.012]