나노임프린트 리소그래피 기술 및 응용 정 건 영 DOI: 10.3938/PhiT.20.004 Nanoimprint Lithography and Its Application Gun-Young JUNG Nanoimprint technology has drawn attentions as a next generation lithography(ngl) for sub 32 nm half-pitch for CMOS integrated circuits. For the last 15 years since its initiation, there are many developments in aspect of process and tools enough to compete against the other photo-based NGL tools. Despite many advantages, many challenges are still left to overcome for the nanoimprint technique to be facilitated into real semiconductor business. In this paper, general understanding of this technique and its promising application to real devices Fig. 1. ITRS Roadmap (2003). are delivered. 수십 나노미터의 극 미세패턴을 제조하기 위한 차세대 리소그 들어가는 글 래피 기술(Next Generation Lithography)들이 제안되고 있으 며 나노임프린트 리소그래피는 2003년 ITRS(International 메모리 집적도는 현대 문명기기의 고 메모리 수요가 늘어 Technology Roadmap for Semiconductors)에 32 nm 이하 남에 따라 더욱 집적화가 요구되어지고 있고, Moore의 법칙에 의 선폭을 실현하는 새로운 기술로 소개되었다.(Fig. 1) 기존 따라 18개월마다 두 배씩 증가하는 발전을 보이고 있다. 따 의 광기반 리소그래피는 빛의 파장이 줄어듦에 따른 마스크 재 라서 미세 패턴을 만드는 가공기술 또한 그 요구에 맞추어서 질, 높은 에너지 광소스의 필요성 그리고 리지스트(photoresist) 장비 및 공정개발이 이루어져야 한다. 하지만, 기존의 실리콘 의 개발 등의 문제점이 내재되어 있는 반면, 나노임프린트 공 반도체 공정에 쓰이는 포토리소(photolithography) 기술은 차 정은 위의 문제점이 고려되지 않는 간단한 공정이며, 장비 자 -9 세대 22 nm (1 nm 10 m) 이하의 선폭을 구현하는데 공 체도 차세대 광기반(EUV, X-ray) 리소그래피 장비보다 훨씬 정상의 한계에 맞닿아 있고 또한, 이를 위한 아주 짧은 파장 싸다는 장점이 있다. 차세대 리소그래피 공정으로 기대가 높 대 광기반의 새로운 장비에 막대한 투자가 선행되어야 한다. 고, 장비 및 공정 개발에 연구소와 개발업체에서 많은 연구가 진행되고 있으며, 가시적인 결과를 보고하고 있다. 저자약력 정건영 교수는 영국 Durham 대학에서 공학박사(2001)를 받고 HewlettPackard 중앙연구소에서 2005년까지 나노임프린트 공정 및 분자기반 메 모리소자 개발 과제를 수행하였다. 현재 광주과학기술원 신소재공학부에 부교수로 재직 중이다. (gyjung@gist.ac.kr) 18 물리학과 첨단기술 January/February 2011 포토리소그래피 공정 포토리소 공정은 특정한 파장의 광소스가 원하는 패턴이
(a) (b) Fig. 3. Schematics of (a) thermal imprint and (b) UV-based imprint process. Fig. 2. (a) Light diffraction through a pattern, (b) Step and repeat photo exposure. 그려져있는마스크패턴을지나게되면빛이회절 (diffraction) 이일어나며회절띠를형성하게된다. 이를전문용어로 0차, 1차, 2차, 3차의순으로회절띠를명명하는데, (Fig. 2(a)) 각각의회절띠는마스크패턴의정보를가지고있다. 따라서이정보를가지고있는회절띠를잡아서리지스트위에초점을맞추어감광시키면그부분만리지스트의화학적성질이바뀌게되는것을기본으로하고있다. 많은회절띠를잡아내고또한, 이를리지스트위에초점을잘형성시킬수록좋은해상도를가지는패턴이형성되며, 이는복잡한광학렌즈구성으로가능하다. 화학적반응이일어난부분은현상 (development) 공정에서없어지거나 (positive-tone resist) 남게되어 (negativetone resist) 패턴을형성되게된다. 반도체공정에서쓰이는마스크는 reticle이라고명명되고 reticle 안에있는패턴은반복적인패턴을담고있어서, Fig. 2(b) 와같이 step and repeat 방식으로전체웨이퍼에패턴닝을수행하게된다. 이러한포토리소장비를 stepper라하며 reticle의패턴은보통실제리지스트위에형성되는패턴보다 4배의패턴사이즈를가지고있다. 이는렌즈에서초점을형성하는과정에서패턴사이즈가 1/4로줄어들게되어가능하다. 100 nm 선폭을구현하는데있어서 reticle의패턴은 400 nm의패턴이면되기때문에 reticle 형성이그만큼용이하게된다. 나노임프린트리소그래피 을하는스탬프제작이필요하다. 마스크위에는원하는패턴이표면으로부터양각으로도출되어있다. Fig. 3(a) 는열임프린트공정을보여준다. 이방법은 1995년미국 Princeton 대학의 Chou 박사가나노사이즈의크기로처음으로소개하였다. [1] 이는우리선조의금속활자및목판인쇄의기술을나노사이즈로시도했다고보면좋을것이다. 나노사이즈의스탬프를고분자로코팅된기판에접촉시키고압력을가하는동시에열을가하면 ( 보통고분자의열전이온도 ( ) 보다 100 C 높게 ) 고분자는유동성을가지게되면서스탬프패턴사이를채우면서패턴이형성된다. 이후 이하로냉각후스탬프를기판에서떼어내고패턴내잔류층을건식에칭을통해제거함으로써공정을완결한다. 열을가하기때문에스탬프와기판의열팽창을고려해야하며, 상대적으로높은압력을가하기때문에스탬프의나노사이즈의돌출부분이깨질위험성이높다. 이러한문제점은 UV 기반의임프린트공정에서보완될수있다. 이공정은 1996년 Haisma 등에의해서제안되었고 [2] 현재, 대부분의임프린트공정은 UV 기반으로수행되고있다. 우선낮은점도의경화용리지스트를기판위에코팅또는점적방식으로도입한후, 스탬프를접촉시키면유체형태의리지스트가낮은압력에서도효과적으로스탬프의패턴사이를채울수있는장점이있다. 이후 UV 광원이투명한스탬프를통해서리지스트를감광하여경화시키면서단단한패턴이형성되어진다. 이공정은상온에서수행되며, 경화시간이짧기때문에빠른공정이장점이다. 또한, 투명기판을통한패턴정렬을할수있어서적층구조의공정에유리하다. (Fig. 3(b)) 이와유사한방식으로텍사스오스틴 Willson 교수팀은 step and repeat 공정을제안하였다. 이는기존의포토리소 나노임프린트공정은크게열에의한공정과 UV 조사에의한경화를통한패턴전사방식이대표적이다. 우선임프린트공정을수행하기위해서는포토공정의마스크패턴역할 [1] S. Y. Chou et al., Appl. Phys. Lett. 67, 3114 (1995). [2] J. Haisma et al., J. Vac. Sci. Technol. B 14, 4124 (1996). 물리학과첨단기술 January/February 2011 19
Cr Fig. 4. Step and flash imprint process (source: www.pennet.com). 의 stepper와유사한방식으로 reticle과상응하는스탬프를이용하여 Fig. 4와같이 step and flash imprint를반복적으로수행하여웨이퍼전체에패턴을전사한다. 이방식은미국의임프린트장비회사인 Molecular Imprints에서보완되어 jet and flash imprint lithography 공정명으로실제 semiconducting business에투입하는목적으로장비및공정개발에노력하고있다. 이상포토리소와나노임프린트를비교해보았다. 포토리소에서여러공정 (coating-노광-baking-현상) 들을통해만들어지는패턴을임프린트공정에서는 one-step 공정으로쉽게형성할수있다. 복잡한광학기반이아닌물리적패턴전사이므로나노사이즈의스탬프만있다면학교레벨의연구실에서도쉽게패턴구현이가능하다. 포토리소에서렌즈는모든회절된빛을다모을수없기때문에약간의패턴의정보를잃어버린다. 이는패턴가장자리해상도에영향을미쳐결과적으로나쁜 line edge roughness(ler) 를가지게되고특히, 이것은 sub-22 nm 반도체공정에서해결해야할문제이다. 이에반해나노임프린트는스탬프의패턴이깨끗한 line edge를가지고있다면이러한 LER 문제는쉽게해결된다. 스탬프제작성공적인임프린트를수행하기위해서는완벽한스탬프의제작이필수적이다. 현재반도체생산공정에서는 stepper를이용한비접촉포토공정을쓰고있고, 렌즈의이미지축소의도움으로실제패턴크기보다 4배크기로마스크패턴을제작할수있다. 이에비해, 임프린트는접촉식공정이기때문에스탬프의패턴의크기가그대로리지스트위에전사가되며, 이를 1x 패턴전사방식이라고한다. 따라서, 임프린트스탬프는원하는패턴사이즈의크기를그대로담고있어야 Fig. 5. Stamp duplication. (a) Imprint, (b) Stamp demolding, (c) Pattern transfer to under-layer, (d) Metal deposition, (e) Lift-off, (f) Substrate etching and (g) Daughter-stamp after metal mask removal. 한다. 예를들면, 100 nm 이하의선폭을원한다면도출된스탬프의패턴도이와일치하는사이즈를가져야한다는것으로스탬프제작이용이하지않고공정단가도비싸다. 대부분의 reticle과임프린트스탬프의나노패턴은전자빔 (electron-beam lithography) 을이용하여형성한다. 전자빔은빔사이즈가 20 nm 이하로높은해상도를가지고있는반면, 패턴을직접써내려가는공정으로생산성이떨어진다. 임프린트는접촉식공정으로만약돌출된나노패턴이리지스트위에존재하는파티클에닿고압력에눌리게되면깨지기쉽다. 이러한이유로전자빔으로제작된스탬프는원본 (master) 스탬프라하여보관되고, 복제공정을통해 daughter 스탬프를만들어서실험을수행한다. Figure 5는임프린트공정을이용한 master 스탬프에서복제스탬프제작과정을보여주고있다. 임프린트된패턴을하부막으로건식공정으로전사한후크롬금속을증착한다. Lift-off 공정으로고분자막을용매에녹이면기판에증착된크롬패턴만남게되고, 이를에칭마스크로이용하여건식에칭을통해패턴을하부기판 (Si, SiO 2, SiC, SiNx, fused silica 등 ) 으로전사한다. 크롬마스크를제거하면복제된임프린트스탬프가제작된다. UV 기반의임프린트를수행하기위해서는투명스탬프가필요하다. 주로기계적강도, 내마모성이뛰어난석영기판을이용하는데, 전자빔을이용한나노패턴닝제작시석영기판의비전도성으로인한 charging effect로인한전자빔왜곡현상과나노사이즈로의식각공정이어려운문제가있다. 따라서, 간단하게투명스탬프를제조하는방법이강구되었 20 물리학과첨단기술 January/February 2011
다. 임프린트리지스트가임프린트압력을견디는기계적강도가있다면이를바로스탬프로이용하는것이다. Haixiong 은 master 실리콘스탬프를이용한임프린트로석영기판위에역상의리지스트패턴을형성한후, 이를스탬프로하여재차임프린트하여서 master 스탬프와같은패턴의리지스트패턴을형성하였다. 이리지스트패턴을복제스탬프로하여서 30 nm half-pitch의패턴전사를보고하였다. [3] 형성된스탬프는임프린트수행전에표면처리를해야한다. 스탬프표면을가능한낮은표면에너지를가지게하여화학적으로비활성시켜임프린트리지스트와의반응을방지하고스탬프분리 (demolding) 시계면에서쉽게떨어져나가게한다. 만약이처리가없이실험이수행되면패턴사이에들어간고분자들이스탬프에붙어서같이떨어져나가패턴전사가실패하기때문이다. 표면에너지를낮추기위해서가장많이쓰이는방법은플로린계열의물질을진공하에서스탬프표면으로의자기증착 (self-assembly) 을통하여단층막을형성하는기법이소개되고있다. [4] 이러한표면처리막은영구적이지않아서여러번임프린트를수행한후에는다시표면처리를하는공정이필요하다. 이러한불편을감소하기위한아이디어로 teflon 계열의수지 (AF 2400, Dupont) 를이용한복제된스탬프가보고되었다. 이물질은플로린을기본으로되어있어낮은표면에너지를가지고있어서특별한스탬프표면처리없이도계속적인임프린트수행이가능하다는장점이있다. 임프린트스탬프제작은일본의 DNP사, HOYA사, NTT-AT 사, 유럽의 NILT사, 국내의나노종합팹센터에서주도적으로연구와개발을하고있다. DNP사는 100 kv의전자빔장비를이용하여석영기판위에 14 nm half-pitch의미세패턴을구현하였고, 미국의 Molecular Imprints 장비회사에스탬프공급및 $5M을투자하여차세대반도체및나노디바이스시대의리소장비공급을대비하고있다. 임프린트리지스트안정적인임프린트수행을위해서는리지스트에많은기능성을부여하여야한다. 특별히낮은점도를가지는단량체용액이요구되어지는데이는스탬프의패턴사이로잘스며들고, 낮은압력에서도쉽게퍼지기때문에임프린트후패턴내잔류층이거의없어서잔류층을없애는건식에칭공정을없앨수있다. 잔류층을없애는공정동안패턴이옆으로도또한식각되기때문에패턴의분해능이줄어들기때문이다. 낮은점도는최종적으로원하는패턴사이즈를구현하기위한조건이라할수있다. UV용리지스트가가져야할다른특성은다음과같다. 대량생산을위한빠른경화속도, 기판과의좋은접착력, demolding시스탬프와잘떨어지기위한낮은표면에너지, 산소플라즈마에칭저항성, 그리고높은기계적강도등이요구되어진다. 이모든특성을구비하기위해서는낮은점도의단량체용액을기본으로하고, 각각의특성을보완해주는화학물질이혼합되어야한다. 나노사이트패턴을임프린트하기위해서는스탬프의표면처리만으로는충분하지않기때문에리지스트자체에서도 polydimethylsiloxne(pdms) 계열의물질을혼합하여특성을보완해주어스탬프 demolding을돕는다. 높은산소플라즈마에칭저항성을지니기위해서는실리콘함량이많은단량체를합성하고임프린트에적용하고있다. UV 경화용단량체는이중결합을가지는말단기를가지고있으며, 이말단기의이중결합은광조사시광개시제에서생긴 free radical과반응하여단일결합이되면서다른단량체와반응하고, 이후다른단량체와의연쇄반응을통해서고분자화한다. Acrylate와 vinyl-ether 유도물등은빠른경화속도로 UV 단량체로많은연구가되어지고응용되고있다. Acrylate 기반의유도물은빠른경화속도측면에서좋지만, 점도가상대적으로높고공기중의산소와반응하여경화를방해하는문제점이보고되고있다. Vinyl-ether 유도물은물과비슷한점도, 빠른경화속도, 높은기계적강도, 산소와무반응등좋은특성이있다. 하지만, 보관이용이하지않고경화를시작시켜주는광개시제와잘혼합이되지않아침전되는문제점이있다. [5] 나노임프린트당면과제 나노임프린트기법이나노사이즈의패턴을쉽게단일 step 으로전면적으로만들수있다는장점을이야기하였지만, 기존의포토리소공정을대체하기위해서는많은문제점을해결해야만한다. 현재반도체공정에서일하는엔지니어의관점에서는접촉식공정이라는점이제일먼저현실성에서벗어난다는판단을하고있다. 접촉성공정은파티클유발을하기때문에이것은뒷공정에서문제를일으키고나중에는디바이스의불량으로이어지기때문이다. 또한, 이미언급한바와같이비싼스탬프의나노패턴들이파티클로인해서깨지 [3] H. Ge et al., Nano Lett. 5, 179 (2005). [4] G. Y. Jung et al., Langmuir 20, 1158 (2005). [5] S. S. Song et al., J. Vac. Sci. Technol. B 27, 1984 (2009). 물리학과첨단기술 January/February 2011 21
게되어영구적인 defect가생기게되면이후임프린트시이부분이계속 defect로남아서불량이생기게되므로새로운 defect 없는스탬프공급이필요하다. 스탬프제작에있어서도 1x 전사라는특성상같은사이즈인나노스케일의패턴을전면적으로만들어야하기때문에공정상, 비용상많은부담을갖는것이현실이다. 접촉식공정으로인한다른문제점은정렬문제를언급할수있겠다. 적층구조의디바이스제작시미세한패턴정렬이필수적이다. 미국의 Molecular Imprints사에서는정렬허용도를 10 nm 이하인 Imprio 300 장비를차세대반도체리소장비로개발하여몇년안에반도체라인에적용하고자개발과연구를진행하고있다. 하지만, 현실적으로스탬프와하부패턴과의정렬을수행한후압력을가해임프린트를하는과정에서스탬프와기판사이에있는용액상태의리지스트가윤활제역할을하여미세한미끄럼현상이발생하여나노스케일의정렬허용도를가지기가힘들다. 차세대리소그래피로기술로소개되는다른장비및공정들도각각의장 단점을가지고있다. 실제생산라인에적용되기위해서는 Cost of Ownership(CoO), 생산량 (wafer per hour), defects density, 정렬허용도측면에서장비및공정개발이얼마나빨리개선이되고선점하느냐가중요하다. 현재임프린트관련마스크제작업체, 리지스트개발업체, 장비개발업체들이상호기술교환및공동투자를통해기술선점을위해경주하고있으며, 22 nm half-pitch의 CMOS 직접회로를구현하는대체리소그래피공정으로목표로하고있다. 현재장비개발도상용화단계에이르러미국의 Molecular Imprints사는차세대 CMOS 양산장비를목표로 20 nm 이하의정렬및생산량 4 ea/hr(12 inch) 까지구현하였다. 유럽의 Obducat, EVG, Suss MicroTech, 일본의히타치, 도시바기계그리고한국의 NND 등많은업체들이임프린트장비개발을하고있다. 나노임프린트응용임프린트의다른강점은스탬프가 3D 구조를가지고있다면한번의임프린트공정으로 3D 구조의패턴을제작할수있다는것이다. 이런 3D 구조는기존의포토리소그래피공정으로는다수의마스크패턴과포토공정및후속공정들을통해서만들어지지만, 임프린트공정은한번의프린팅을통해가능하다. 이를응용하여제안되는것이 Willson group에서발표한집적회로의 dual damascene 공정적용이다. [6] (Fig. 6(a)) 기존포토공정으로는두개의포토마스크와두번의포토공정을거쳐서형성되는 trench와 via를한번의임프 Fig. 6. (a) SEM images of damascene structure, top and tilt view, (b) A scheme of semiconducting light emitting diode with photonic crystal structure (right image shows light extraction from a pixel), (c) 25 nm pitch patterned media (pillar size: 18 nm), (d) 17 nm half-pitch metal nanowire crossbar structure, (e) Wire grid polarizer. 린트공정으로형성하기때문에시간과공정의단축에따른비용절감이기대된다. 스웨덴의 Obdcat사는타이완에본부를둔 Luxtaltek사에 light emitting diode(led) 표면에광결정 (photonic crystal) 구조제작용으로장비수주를하고있다. 미래에는에너지절전형 LED가형광등을대체할것이라예상하고, 거대한시장형성을기대하고있다. LED 내부에서형성된빛은전반사로인하여많은양의빛이밖으로나오지못하고내부에서순환하다에너지를소실한다. 하지만, Fig. 6(b) 와같이규칙적인배열을갖는광결정의 LED 접목은특정파장대의빛을가두고외부로효과적으로추출하기때문에디바이스효율이증가한다. 이러한광결정은수 nm 이내의패턴오차범위내에만들어져야하는데, 임프린트를통해서쉽게구조재현이가능하다. [6] B. H. Chao et al., Proc. SPIE 6921:69210C (2008). 22 물리학과첨단기술 January/February 2011
현실적으로상용화에제일가까운분야는 HDD(hard disk drive) 분야의 patterned media이다. HDD의빠른기록밀도증가는현재의 grain 기반의마그네틱정보매체의한계에미쳐, 1 Tbit/in 2 의기록밀도를위해서는수직형태의마그네틱바를만드는것이제안되었다. [7] 미국의 Molecular Imprints사와스웨덴의 Obducat사는 HDD용임프린트장비를개발하여 HDD maker에장비수주를하여제품을출시할예정이다. Fig. 6(c) 는히타치사의임프린트기법으로형성된 patterned media로 pitch는 22 nm이고원기둥의지름은 18 nm이다. 미세선폭구현은삼성전자가 2008년 Molecular Imprints 사의장비로 32 nm half-pitch를보고하였고, 도시바의경우최소 18 nm half-pitch를보고하였다. Hewlett-Packard 연구소는 2006년 17 nm half-pitch의 crossbar를 Nano Letter 지에보고하였다. [8] (Fig. 6(d)) 또한, 임프린트기법을이용해서 crossbar 형태인세계최초의분자메모리배열소자를발표하여학계의관심을모았다. 임프린트의반도체분야상용화시기는 22 nm NAND flash 공정이적용되는 2013년정도로예상하고있다. 이외에도 LG전자에서발표한 wire grid polarizer (Fig. 6(e)), DNA fluidic channel, microring resonator, organic LED 픽셀패턴닝등여러분야에서단일 step 공정으로적용되고있다. 아직까지임프린트의응용은적층구조의디바이 스보다는단일 step 디바이스적용에서이루어지고있다. 이는적층구조미세패턴정렬을위한기술개발에시간이더필요함을제시한다. 나오는글 나노임프린트기술은위에서기술한바와같이나노디바이스의패턴전사가쉽고, 장비적인측면에서는천문학적개발비용이드는차세대광소스인 EUV, X-ray에비해서훨씬경제적이어서차세대리소장비로많은관심을받고있다. 실제로짧은연구와개발에도공정및장비개발에많은진전이있었고밝은미래를제시하였지만, 아직도실제상용화를위해서는많은보완할점이있는것이사실이다. 향후몇년안에단일 step을응용한디바이스가상용화될것으로예상된다. 정렬도, 생산량그리고파티클문제가 ITRS roadmap에서제시한기준이내로해결된다면실제반도체라인에서 22 nm 이하의패턴구현에적용할수있을것이라사료된다. [7] B. K. Lee, National IT Industry Promotion Agency, Weekly IT Trends 1427, 14 (2009). [8] G. Y. Jung et al., Nano Lett. 6, 351 (2006). 물리학과첨단기술 January/February 2011 23