OrCAD Layout

Size: px

Start display at page:

Download "OrCAD Layout"

단율 전
5 years ago
Views:

1 PCB 설계규격 1

배선기준표 항목 Class 1 Class 2 Class 3 Class 4 Class 5 Class 6 배선폭 0.3 0.25 0.2 0.18 0.16 0.

8 0.1 0.4-0.8 0.09 0.3-0.7 0.08 0.3-0.7 0.07 0.3-0.6 * 위배선폭은설계시 CAD 상의설정치수이며최종제작된 PCB 의배선폭은설계치보다약 2/100 ~ 3/100 정도작게나온다.

2 배선기준표 항목 Class 1 Class 2 Class 3 Class 4 Class 5 Class 6 배선폭 배선간격 ( 최소도체간격 ) 배선 Grid 사용 Via (Drill-Land) * 위배선폭은설계시 CAD 상의설정치수이며최종제작된 PCB 의배선폭은설계치보다약 2/100 ~ 3/100 정도작게나온다. 배선폭 Via Land Via Drill A(Via-Pattern) A(Pattern-Pattern) A(Land-Land) A(Land-Pattern) 최소도체간격 =A 2

3 배선금지대 1 배선은 PCB 외곽으로부터 0.3mm 이상의거리를둔다

4 배선금지대 2 기구홀, V-Cut 면, Missing Hole 로부터는 0.5mm 이상거리를두고배선한다

5 내층분리선 내층분리선은 0.3mm 로한다. 0.3 DGND PLAN AGND PLAN 5

6 내층의외곽부금지대 내층의동박면은 PCB 외곽으로부터 0.3mm 이상의거리를둔다. 0.3 DGND PLAN AGND PLAN 6

7 내층접속이불가능한홀의처리방법 각홀이나장공, PCB 의한쪽면에만동박이있는홀, 또는홀크기가 2.1mm 이상의홀은직접내층과잘도통이되지않으므로보조 Via 를구성한다. 보조 Via 각홀장공대형홀 7

8 Through Hole 제작법 아래의경우는 Drill Size 0.9 일때의기준이며 Land 경과 Power 경은 Drill Size 의크기에따라비례적으로적용한다. Drill Land Resist Power Drill 경 : 부품 Pin 의굵기를참조하여설정 (Normal: 0.9) Land 경 : Drill+0.5 Resist 경 : Land+0.1 Power 경 : Drill+0.8 8

9 권장표준 Through Hole Drill Land Resist Power 비고 Via 용 Via 용 Via 용

10 None Through Hole 제작법 Drill Resist 배선금지대 Power Resist경 : Drill+1.0 Power경 : Drill+1.5 배선금지대 : Drill+2.0 * NTH Mark : 모든배선층에공통으로 Drill Size 보다작은 2 개의 Circle Line 을넣어둔다. 10

11 BGA Land Size Pin 의거리에따라 Land Size 를아래표에의해선정한다. Pitch Land Pitch Land (Bottom View) 11

12 SMD Land Size L 길이 P W 폭 Pitch Width Land 길이 : L Land 폭 : Pitch 의약 3/5 로한다. 12

13 적정한 Land Size 범위 * 일반적인 SOP IC 의예 * Land IC와 Land의 안전 Solder Bridge 길 위치비뚤어짐 영역 영역 이 (L) Solder 부족영역 Land 폭 (W) 13

14 배선폭에따른전류통과량 전류용량 (A) Drill 徑 (mm) ( 도금 25um) 허용상승온도 10 도체폭 (mm) 도체두께 (um) 도체단면적 (mm) 14

15 전압차에따른배선간이격거리 DC,AC 전압 ~9V ~30V ~50V ~150V ~300V ~500V 500V 초과 보호피막 있슴 mm/V 없슴 mm/V 15

16 층설정 * 상하마주보는층의배선방향은 X,Y방향으로교차할것. 4층 6층 1층 Comp(Top) 2층 GND 3층 VCC 4층 Sold(Bottom) 1층 Comp(Top) 2층 GND 3층 Signal(Int.1) 4층 Signal(Int.2) 5층 VCC 6층 Sold(Bottom) 6 층 (BVH) 1층 Comp(Top) 2층 Signal(Int.1) 3층 GND 4층 VCC 5층 Signal(Int.2) 6층 Sold(Bottom) 16

주요 Chip Pad Size (R,C,Tantal 공통 ) 형명 (Inch) Tantal A B C

7 2012 (0805) P type 1.3 1.3 2.3 3216 (1206) A type 1.7 1.

9 3.4 4.5 5025 (2012) 2.0 2.7 5.1 5832 (2312) C type 2.3 2.

17 주요 Chip Pad Size (R,C,Tantal 공통 ) 형명 (Inch) Tantal A B C 1005 (0402) (0603) (0805) P type (1206) A type (1201) (1411) B type (1812) (2012) (2312) C type (2512) (2917) D type A B C 17

18 SMD 형전해 Cap Size 형명 Body(X,Y) A B C - D55 E55 F55 F60 H63 H10 J x x x x x x x x A Y B X C 18

19 SMD IC Package 이름 1 SVP(Surface Vertical-Mount Package) SOP(Small Outline Package) TSOP(Thin Small Outline Package) SOJ(Small Outline J-lead Package) 19

20 SMD IC Package 이름 2 QFP(Quad Flat Package) QFJ(Quad Flat J-lead Package) LCC(Leadless Chip Carrier) LCC SOJ(Leaded ChipCarrier SOJ) BGA(Ball Grid Array) 20

21 DIP IC Package 이름 SIP(Single Inline Package) ZIP(Zig-zag Inline Package) DIP(Dual Inline Package) PGA(Pin Grid Array) 21

22 Check list 1. 외형도의치수와사양은바른가 13. 중요 Line 의처리는잘되었는가 2. Catalog 대로 Library 는만들어졌는가 14. 동박면과 Thermal 처리는잘되었는가 3. TR,Diode 등 3 단자부품의극성은바른가 15.SMD 부품 Pad 로부터배선은바르게인출했는가 4. 부품금지구역내에배치한부품은없는가 16. 모든배선은외곽과적정거리를유지하였는가 5. 지정부품의위치는지시대로인가 17. 내층이고립되거나분리통로가좁지않은가 6. 부품간이격거리는적정한가 18. 내층 Thermal 도통부는 2 곳이상열려있는가 7. 극성부품의방향은지켰는가 19. 인식마크는설치하였는가 8. 각 Layer 별층표시는바른가 20.Drill Data 가빠진곳은없는가 9. Silk Mark 는바르게기입되었는가 21. Solder Resist 가빠진곳은없는가 10. Pin 번호는바르게기입하였는가 22. Board 의특수사양은지켜졌는가 11. Silk 문자는바르게기입되어있는가 23. 수정요구사항은빠지지않고반영되었는가 도나비뚤어진배선은없는가 22

23 QFP Library miss #1 0.25mm 만큼핀열이우측으로가있다. 23

24 QFP Library miss #2 0.5mm 핀간격의부품을사용하여야하나 0.65mm 인부품을잘못선택하였다. 24

25 QFP Library miss #3 144 핀부품이나 160 핀부품을사용하였다. 25

26 QFP Library miss #4 핀열과열의거리가 1.0mm 더크다... 26

27 QFP Library miss #5 좌, 우핀열이위로 0.5mm 만큼올라가있다. 27

28 QFP Library miss #6 73 번에서 108 번까지의핀순서가반대방향으로설정되어있다. 28

29 배치배선 29

30 Bypass Capacitor 전원입력용 IC 용 * 전원입력용은전원단자부근에배치하며전원배선상에내층도통용 Via 를여러개만든다. IC 용은각 IC 의전원이들어가는곳가까이배치한다. 30

31 Bypass Capacitor 배치위치 좋은배치 나쁜배치 Bypass Capacitor 가 IC 의 VCC 핀에서 멀리떨어져있다 * IC 2 개당하나의 Bypass Capacitor 를사용할때는모든 IC 에가급적균등하게배치한다. 31

32 X-tal 배치 회로도 배선예 * X-Tal Line 과 OUT Line 은가급적짧고다른배선과근접하지않도록배치한다. 32

33 OSC 배치 나쁜배치 좋은배치 * 공급단이기판의가장자리에배치되면배선이길게되어위험성이높으므로가급적가운데배치하여 Clock Line 을짧게가져간다. 33

34 OSC 배선 회로예 배선예 * OSC 가배치되는 Top 면에 Ground 로동박면을깐다. 34

35 One Short 회로 회로예 배선예 * 파선부분이가장짧게배치가되어있는지확인한다. 35

36 Transistor 회로 B C a Collector 는부하의전류용량에맞는배선폭이 필요하며두껍게하는경우가대부분이다. (a) * Base 신호를안정적으로가져가기위한배치위치가고려되어야한다. 36

37 OP Amp Bypass Capacitor * +V 와 -V 각각 Bypass Capacitor 를전원가까운쪽에단다. 37

38 배선의형태 나쁜예 좋은예 * 배선은 90 보다 45 나둥글게인출하도록한다. 38

39 배선의분기 나쁜예 좋은예 * 배선의분기는가능한부품의핀이나 Via 가있는지점에서한다. 39

40 SMD Pad 로부터배선인출 나쁜예 좋은예 * Pad 사이의연결은부품의핀바깥에서한다 * 부품핀에서의인출은 Pad 폭보다크지않도록한다. 40

41 미사용 Gate 의처리 Ground 와연결할때가능한 Bottom 면이나 부품의바깥쪽으로접속하여나중에라도 자를수있도록한다. * 사용하지않는 Gate 는입력쪽단자를 Ground 와연결해둔다. 41

42 Relay 배선 좌우분리 1 2 차차 Diode 는 측측 Relay 가까이 분리분리전원부의대응 * 전원,Ground 계의분리와접점의접속선전류용량에맞는배선폭을갖춘다. 1 차측 2 차측 42

43 Photo Coupler 좌우분리 1 차측 2 차측 분리 분리. 소전류. 대전류. 저전압신호. 고전압제어.Dirty한신호.Clean한신호 * 1 차측과 2 차측의배선은분리한다. 43

44 Trans 1 차측 2 차측 분리분리 1 차측 2 차측 교류고압에서의배선간격과폭확인 전류용량에서의배선폭확인 * Trans 는통상전원이들어오는곳가까이배치한다. 입출력뿐만아니라다른회로 Block 과도가능한분리한다. 44

45 Clock Gate 와공용금지 빈 Gate 는입력을 GND 로묶는다 Clock 입력 Clock 출력 * Clock 에사용한 Gate 는다른회로와공동사용을피한다. 45

46 GND Guide 배선 도중에절선되었다 * Ground 로 Guide 할때가능한완전히감싸도록한다. 46

47 Clock Line 나쁜예 좋은예 * 모든배선은원칙적으로 T 분기보다부품의핀을바로거쳐가는형태로배선한다. 47

48 Chip Pad 의배선 나쁜예 좋은예 * 부품실장시표면장력의불균등원인이되므로 Pad 의옆면보다는중심으로부터바깥쪽으로배선을인출한다. 48

49 Thermal Land(Dip) (Thermal 처리전 ) (Thermal 처리후 ) 열이사방으로식는다 열이식는통로를좁힌다 * 넓은동박면을그냥두면납땜시열의방사범위가넓어져냉납의원인이된다. 49

50 Thermal Land(SMD) (Thermal 처리전 ) (Thermal 처리후 ) 열이사방으로식는다 열이식는통로를좁힌다 * SMD 형 Chip 부품의 Land 도열의발산을막기위해 Thermal 을형성한다. 50

51 OP Amp 부의배선. 입력배선은짧고두껍게한다. 입출력배선은분리. 입력배선은출력으로 Guide * OP AMP 의입력측 ( 점선부 ) 을가능한짧게 +,- 의길이를같게한다. 51

Vertical Probe Card Technology Pin Technology 1) Probe Pin Testable Pitch:03 (Matrix) Minimum Pin Length:2.67 High Speed Test Application:Test Socket

Vertical Probe Card for Wafer Test Vertical Probe Card Technology Pin Technology 1) Probe Pin Testable Pitch:03 (Matrix) Minimum Pin Length:2.67 High Speed Test Application:Test Socket Life Time: 500000