DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

지아 미
7 years ago
Views:

1 28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 23 논문 28-45SD-7-4 MOSFET 게이트산화막내결함생성억제를위한 효과적인중수소이온주입 ( Deuterium Ion Implantation for The Suppression of Defect Generation in Gate Oxide of MOSFET ) 이재성 *, 도승우 **, 이용현 *** 1 (Jae-Sung Lee, Seung-Woo Do, and Yong-Hyun Lee ) 요 약 중수소처리된 3 nm 두께의게이트산화막을갖는 MOSFET 를제조하여정전압스트레스동안의게이트산화막의열화를조사하였다. 중수소처리는열처리와이온주입법을사용하여각각이루어졌다. 열처리공정을통해서는게이트산화막내중수소의농도를조절하기가힘들었다. 게이트산화막내에존재하는과잉중수소결합은열화를가속시키기때문에, 열처리공정을행한소자에서신뢰성이표준공정에의한소자에비해저하되고있음을확인하였다. 그러나중수소이온주입방법을통해서는소자의신뢰성이개선됨을확인하였다. 스트레스에의한게이트누설전류변화및구동특성변화는게이트산화막내의중수소농도와관련이있으며, 이러한특성은적절한공정조건을갖는이온주입법을통해개선할수있었다. 특히, 큰스트레스전압의 에서중수소의효과가뚜렷하게나타났으며, 이는 hot 정공과중수소의반응과관련이있는것으로판단된다. Abstract Experiment results are presented for gate oxide degradation under the constant voltage stress conditions using MOSFETs with 3-nm-thick gate oxides that are treated by deuterium gas. Two kinds of methods, annealing and implantation, are suggested for the effective deuterium incorporation. Annealing process was rather difficult to control the concentration of deuterium. Because the excess deuterium in gate oxide could be a precursor for the wear-out of gate oxide film, we found annealing process did not show improved characteristics in device reliability, compared to conventional process. However, deuterium implantation at the back-end process was effective method for the deuterated gate oxide. Device parameter variations as well as the gate leakage current depend on the deuterium concentration and are improved by low-energy deuterium implantation, compared to those of conventional process. Especially, we found that experienced the high voltage stress shows a giant isotope effect. This is likely because the reaction between hot hole and deuterium is involved in the generation of oxide trap. Keywords : MOSFET, Gate oxide, Deuterium, Ion implantation, Reliability * 정회원, 위덕대학교정보통신공학부 (Division of Information and Communication Engineering, Uiduk University) ** 학생회원, *** 평생회원, 경북대학교전자전기컴퓨터학부 (School of Electrical Engineering and Computer Science, Kyungpook national University) 본연구는교육과학기술부의원자력연구개발사업및 21세기프론티어연구개발사업으로시행한양성자공학기술개발사업의지원을받았음접수일자 : 28년3월2일, 수정완료일 : 28년6월3일 Ⅰ. 서론현재의 CMOS 공정에서는나노급의두께를갖는실리콘산화막 (SiO 2 ) 을 MOSFET 의게이트산화막으로사용하고있다. 산화막의두께가얇아질수록소자의성능은향상되지만신뢰성은매우취약하게된다. 게이트산화막의열화는대부분실리콘과의결정부정합 (lattice mismatch) 으로부터발생하게된다. MOS 구조에서실리콘과게이트산화막사이의 dangling bond 밀 (721)

2 24 MOSFET 게이트산화막내결함생성억제를위한효과적인중수소이온주입이재성외 도를줄이기위해서수소이온으로 passivation하는방법이현재사용되고있다. 수소열처리방법에의해주입된수소이온은 Si/SiO 2 계면에존재하는 dangling bond를없애주는역할을하게된다. 그러나최근의연구에의하면 SiO 2 막내부에존재하는수소이온은 oxide trap을생성시키는원인을제공하기도한다고알려져있다 [1 2]. 특히, MOSFET 의집적도가증가함에따라새로운신뢰성문제가나타나고있는데그원인이게이트산화막내에존재하는수소이온의거동이라고알려지고있어이를억제하기위한연구가진행되고있는상황이다. 그러므로 dangling bond 밀도를감소시키면서수소에의한게이트산화막의열화를억제시키는방법이필요하게되었다. 게이트산화막내의결함생성모델로는 Hydrogen- Release (HR) 모델과 Anode-Hole Injection (AHI) 모델이현재유력하다 [3 4]. HR 모델에의하면 MOS 구조에서터널링되는전자는 Si-SiO 2 계면에존재하는수소결합을파괴시킨다. 이때생성된수소이온은양전하를띄며게이트산화막내부로흘러들어가게된다. 양전하수소이온은산화막내부에서주변의원자들과결합을형성하며, 이때새로운전자포획준위 (electron trap) 가형성된다. AHI 모델은게이트산화막이높은전계의스트레스를받을때나타나는열화를설명하고있다. 전자들이터널링되어실리콘전극으로들어갈때그들의에너지가가전자 (valence) 대역에있는전자에게전달된다. 이에너지전달에의해전자-정공쌍 (EHP) 가생성되고, 생성된정공은게이트산화막으로주입된다. 주입된일부의정공들은게이트산화막내에남게되어, 새로운전자포획 (electron trap) 준위를형성하게된다. 이러한게이트산화막의열화와막내에포함된수소와의관계를밝히기위한많은연구가진행되고있다. 그러나수소는가장작은원소이며대기중에도다량이존재하고있어제조되는반도체소자내에수소양을줄이는것은매우정교한작업일것으로판단된다. 수소의이러한단점을보완하기위해수소대신에중수소 (deuterium) 를 SiO 2 막내로주입시키는방법이제시되었다 [5 6]. 중수소는수소의동위원소이며, 그질량은수소의 2 배이다. Scanning Tunneling Microscope로실리콘표면을분석한결과, 실리콘과의결합을파괴하기위한해리에너지가중수소 (D 2 ) 의경우가수소 (H 2 ) 보다매우높다는것이밝혀졌다. 즉, Si-H 결합보다 Si-D 결합을파괴할때많은에너지가필요하기때문 에 Si-SiO 2 의계면트랩준위를낮추는데수소대신중수소를응용할수있다. 소자제조의최종단계인금속배선후대기압조건에서중수소 (Deuterium) 열처리공정 (post-metalization anneal : PMA) 을통해 MOSFET의신뢰성문제를극복하는방법이소개되었다 [7 8]. 중수소효과를뚜렷하게관찰하기위해서는게이트산화막내에중수소가충분히주입되어 Si-H 결합보다는 Si-D 결합이많이존재해야할것으로판단된다 [1]. 그러나절연막내에서중수소이온의확산정도를고려할경우, 수소이온과비교하여실리콘산화막에서는빠르게확산할수있으나실리콘질화막 (SiN) 에서는확산이어려운특징을갖고있다 [9]. 일반적인 MOSFET 구조에서상층에 SiN층이존재하고있으므로효과적인중수소효과를얻기위해서는이에대한고려가필요하다. 본논문에서는 CMOS 공정에효과적으로적용할수있는중수소주입법을찾고자하였다. 기존의표준공정을사용하면서간편하게중수소를게이트산화막에주입하여, MOSFET 의신뢰성을개선시키고자실험을행하였다. 게이트산화막에중수소를주입하기위해두가지방법이사용되었다. 첫번째는고압의중수소열처리공정이며, 두번째는저에너지중수소이온주입법이다. 중수소열처리공정에서는공정압력을조절하여게이트산화막내에주입되는중수소양을변화시켰으며, 중수소이온주입법에서는이온주입량및주입에너지를조절하여게이트산화막내중수소양을변화시켰다. 각각의공정에서제조된소자를정전압스트레스 (constant voltage stress) 를통해열화특성을조사하였으며, 이를수소주입공정및일반적인표준공정으로제조된소자와비교분석하였다. 실험에사용된모든소자는중수소및수소주입공정을제외하고는동일한표준 CMOS 공정에서제조되었다. Ⅱ. 실험 CMOS 공정을사용하여게이트산화막의물리적두께가약 3 nm 이고채널길이가최소.15 μm인 MOSFET 소자를제조하였다. 게이트산화막은 H 2 -O 2 분위기에서성장시킨후, NO 열처리를통해제조되었다. 게이트전극물질로는고농도도핑된 25 nm 두께의다결정실리콘을사용하였다. 각소자의소오스 / 드레인영역에는 halo 이온주입을행하여각접합을 (722)

3 28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 25 (a) Metal 6 nm Silicon 그림 1. (a) 중수소이온주입조건시뮬레이션결과와 (b) 제조된 MOSFET 의단면 Fig. 1. (a) Simulation results for the process condition of deuterium ion implantation (b) the cross-section of manufactured MOSFET. 안정화시켰다. 금속배선접촉부분은 Co 실리사이드를사용하여접촉저항을줄였다. 중수소및수소의후속열처리는소자제조의최종단계 (metallization) 에서 45 의온도로 3분동안이루어졌으며, 이때분위기압은 1-5 기압범위를선택하였다. 고압열처리공정과비교하기위해각이온들의저에너지주입 (implantation) 을행하였다. MOSFET 소자의금속배선이완료된후소자의윗면에서이온주입을행하였다. 주입된각이온의양은 ~ /cm 2 범위를갖으며, 이온농도를게이트위에위치한다결정실리콘에서최고값이나타나도록주입에너지를정하였다. 이온주입으로인해발생할수있는결함이게이트산화막내에존재하는것을피하고자하였다. 이온주입후질소분위기에서열처리를최종적으로행하였다. 그림 1은중수소이온주입조건을위해실시한컴퓨터시뮬레이션결과와실제소자의단면을나타낸다. MOSFET 가존재하는실리콘표면위에약 6 nm 두께의실리콘산화막이존재한다. 제조된소자들의신뢰성평가는정전압스트레스 (constant voltage stress : CVS) 를통해이루어졌다. 스트레스는상온및 1 의분위기온도에서게이트전극에일정전압을인가하여이루어졌으며, 소자의열화정도는구동전류 (I ds ) 의백분율변화및문턱전압 (V TH) 의변화로써관찰하였다. 또한게이트전극에일정한큰전압을인가한후게이트산화막에서나타나는누설전류의크기도조사하였다. Ⅲ. 결과 게이트전극에직접적으로정전압이나정전류를인가함으로써게이트산화막내에결함이생성된다. 이러 (b) I d /I d -1 Stress at V g =-4V, o C Annealing at 5 atm. -4 : P-MOS, H 2 anneal : P-MOS, D 2 anneal -2 : N-MOS, H 2 anneal : N-MOS, D 2 anneal Stress Time (sec.) 그림 2. 수소및중수소열처리된 MOSFET 의정전압 (Vg=-4V) 스트레스에대한포화전류의감소 Fig. 2. Decrease of saturation current depending on constant voltage (Vg=-4V) stress time for both hydrogen and deuterium annealed MOSFETs. I g /I g : H 2 5 atm. : D 2 5 g =-2V SBD g =2V Average values for 1 devices Stress Voltage at Gate (V) 그림 3. 두종류의열처리공정을통해제조된 P 및 NMOSFET의스트레스전압에대한게이트누설전류변화 Fig. 3. Stress voltage dependence of gate leakage current for P and NMOSFETs depending on annealing gas. 한결함이전하를띄게되면, 소자의구동에영향을주게된다. 소자구동의열화는포화전류나문턱전압의변화로알수있으며, 게이트산화막의열화는게이트누설전류의변화로알수있다. 그림 2는 5 기압의중수소및수소분위기에서각각열처리된 P 및 NMOSFET를 V g =-4V에서스트레스를인가할때측정된포화전류의변화를나타낸다. 동위원소효과가다소약하게나타나고있음을알수있다. 그림 3은 5 기압의중수소및수소분위기에서각각열처리된 P 및 (723)

4 26 MOSFET 게이트산화막내결함생성억제를위한효과적인중수소이온주입이재성외 NMOSFET에대한스트레스게이트전압크기에따른게이트누설전류의변화를나타내고있다. 누설전류는구동전압근처 (V g =±2.V) 에서측정되었다. 누설전류를쉽게관찰하기위해사용된소자는넓은면적 (W=L=36μm) 을갖는것을선택하였다. 스트레스게이트전압이증가함으로써동위원소효과는줄어들고있다. 또한 -4V가인가된 NMOSFET 의게이트산화막에서는 soft breakdown (SBD) 현상이나타났다. 스트레스에의해나타나는박막게이트산화막의일반적인열화현상으로는스트레스유도누설전류 (stress-induced leakage current : SILC), soft breakdown (SBD), 및 hard breakdown (HBD) 등이있다 [1-14]. SILC에서는결함의생성과소멸이동시에발생하며, trap assisted tunneling (TAT) 개념에의해낮은구동전압에서누설전류가증가하게된다. 많은결함밀도가게이트산화막에국부적으로분포하면, multi-step TAT 개념에의해누설전류는더욱증가하게된다. 이러한과정에서 soft breakdown 현상이나타나게된다. Soft breakdown이발생하면 MOSFET의게이트의잡음이증가하는것으로일반적으로알려져있다 [15 16]. 잡음현상은열화된게이트산화막내에서전자나전공의재결합-생성이반복되기때문에나타난다. Soft breakdown 과정에서보다많은에너지 (Joule energy) 소비가결함들사이에서이루어지면 hard breakdown으로발전하게된다. Hard breakdown 에서는 게이트산화막이완전하게절연성을잃어버리기때문에이는소자의파괴를의미한다. 그림 4는 5 기압중수소열처리된소자와표준공정에의해각각제조된소자에서측정된정전압스트레스에따른게이트누설전류증가를나타내고있다. 약 1초동안의스트레스동안중수소처리된소자의게이트누설전류가억제되고있음을나타내고있다. 게이트누설전류의증가는게이트산화막내의결함의생성과직접적인관계가있으므로중수소처리된게이트산화막에서결함생성이효과적으로억제되었음을의미한다. 그림 5는 5 기압중수소열처리된소자와표준공정에의해각각제조된 NMOSFET 소자에서측정된절연파괴특성을나타낸다. 정전압스트레스는 1 의온도에서축적 (accumulation) 조건에서이루어졌다. 중수소열처리된소자의절연파괴가표준공정에의해제조된소자에비해절연파괴가빨리일어나고있음을알수있다. 이러한결과는그림 4의누설전류개선의결과와는상반된현상을보여주고있다. 게이트산화막내에존재하는중수소결합은그양이많아질경우잠재되어있는결함 (latent defect) 으로존재할수있다 [17]. 이러한결함은전자나정공과결합하여전하를띌수있어게이트산화막내의유효전계의세기를줄이는효과를가져올수있다. 그러므로그림 4와같이게이트누설전류가감소할수있다. 그러나잠재되어있는결함은 (I g, after -I g, before )/I g, before NMOSFET, W/L=1/1, t ox =3 nm Stress condition: V g =-3.2V, R.T. D 2 annealing condition :45 o C, 5 atm. 5 hrs..5 : conventional device : D 2 annealed device. 5 1 Stress Time (sec.) Breakdown Time, (sec.) : conventional device : D 2 annealed device NMOSFET, W/L=32/32, t ox =3 nm D 2 annealing condition :45 o C, 5 atm. 5 hrs abs(1/v g ), 1/V 그림 4. 중수소열처리공정및표준공정으로각각제 조된 NMOSFET의스트레스시간에따른게이트누설전류 Fig. 4. Gate leakage current depending on stress time of both deuterium annealed and conventional processed NMOSFETs. 그림 5. 중수소열처리공정및표준공정으로각각제 조된 NMOSFET의스트레스전압크기에따른절연파괴시간 Fig. 5. Breakdown time depending on stress voltage of both deuterium annealed and conventional processed NMOSFETs. (724)

5 28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 27 (I g, after -I g, before )/I g, before 1..5 W=L=5 um Stress at V g =3.5V N ox : H + imp /cm 2 : D + imp /cm 2 : D + imp /cm 2 : D + imp. 1 1 /cm 2 : conven. device Stress Time, sec. I d /I d W/L=2/.15 : conven. device : H + imp 1 14 /cm 2 : D + imp 1 14 /cm 2 : D + imp 1 12 /cm 2 : D + imp 1 1 /cm 2-2 I d =reverse current Stress : V g =-3.8V for 4 s Stress Temperature ( o C) 그림 6. 이온주입공정및표준공정으로각각제조된 의스트레스시간에따른게이트누설전류 Fig. 6. Gate leakage current depending on stress time of both ion implanted and conventional processed s. 쉽게전도성결함으로전환될수있어게이트산화막의절연파괴를유도하게된다. 그림 6은이온주입을행한소자와표준공정을행한소자에대해정전압스트레스를인가할때측정된게이트누설전류의증가를보여주고있다. 소자는 을선택하였으며, 스트레스는상온의 V g= 3.5V에서이루어졌다. 중수소와수소를각각주입한소자사이에서뚜렷한누설전류차이가나타났다. 일반적으로게이트누설전류는게이트산화막내의결함 (N OX ) 과관계가있다. 중수소및수소의주입량이 1 14 /cm 2 인소자의경우에는표준공정을행한소자에비해누설전류가증가하고있으며, 중수소가 1 12 /cm 2 주입된소자경우에는표준공정을행한소자와비슷한특성을보였다. MOS 구조에서실리콘과게이트산화막 (SiO 2 ) 사이계면결함밀도는 /cm 2 의범위를갖는다고알려져있어이를고려한중수소이온주입양을선택할필요가있다 [18]. 그림 7은중수소및수소이온을각각주입한 를정전압스트레스를행한후측정된구동전류의변화를나타낸다. 이러한변화를표준공정에의해제조된소자와비교하였다. 정전압스트레스는상온및 1 에서 V g=-3.8v 조건에서 4초동안각각이루어졌다. 표준공정에의해제조된소자에비해중수소및수소주입된소자에서구동전류의변화는적게나타났으며, 특히중수소가 1 1 /cm 2 의양으로주입 그림 7. 이온주입공정및표준공정으로각각제조된 의스트레스온도에따른포화전류의변화 Fig. 7. Variation of saturation current depending on stress temperature of both ion implanted and conventional processed s. 된소자에서변화가가장적은안정된특성을보였다. 온도증가에따른소자의구동전류변화에서중수소이온주입된소자가표준공정에의해제조된소자에비해변화율이적게나타나고있다. 그림 8은그림 7의측정에사용된소자에대한문턱전압의증가변화를보여주고있다. 중수소이온주입된소자의문턱전압변화가표준공정에의해제조된소자에비해적음을알수있다. MOS 구조에서문턱전압의크기는게이트산화막내에존재하는전하량에따라변화하게된다. 의경우게이트산화막내에양전하가존재하게되면문턱전압의크기가증가하게된다. 그러므로중수소주입된소자의게이트산화막에서는정전압스트레스동안양전하의감소또는중성전하의생성등을예측할수있다. 의구조상게이트전극에음전압을인가하게되면채널 ( 단결정실리콘 ) 영역의많은정공이게이트산화막으로주입될확률이높아지고, 게이트전극에양전압을인가하게되면게이트전극 ( 다결정실리콘 ) 영역의많은정공이게이트산화막으로주입될확률이높아진다. 반면에 NMOSFET의정전압스트레스조건에서는많은전자가게이트산화막으로주입될확률이높아진다. 만약 NMOSFET의게이트산화막내에음전하가존재하게되면문턱전압은감소하게될것이다. 본연구에서는중수소이온주입된 NMOSFET에대해정전압스트레스후소자특성열화를조사하였지만, 사용된실험조건내에서는표준 (725)

6 28 MOSFET 게이트산화막내결함생성억제를위한효과적인중수소이온주입이재성외 V TH (mv) , Stress : V g =-3.8V for 4 s conventional device deuterated device (V ot, before - V ot, after ) (mv) : H + imp /cm 2 : conven. device : D + imp /cm 2 : D + imp /cm 2 : D + imp. 1 1 /cm 2 V TH shift due to oxide trap W/L=2/ Stress Temperature ( o C) Stress Time (sec.) 그림 8. 중수소이온주입공정및표준공정으로각각제조된 의스트레스온도에따른문턱전압의변화 Fig. 8. Variation of threshold voltage depending on stress temperature of both deuterium implanted and conventional processed s. 공정에의해제조된소자의열화특성과비교해서뚜렷한차이를발견하지못하였다. 문턱전압의변화를결정하는결함전하요소로는계면전하 (interface trap charge) 와 bulk 전하 (oxide charge) 로나눌수있다. MOS 에너지대역에서실리콘에너지금지대역의상위는음전하계면결함 (acceptor type) 이존재하고, 하위에는양전하계면결함 (donor type) 이존재하게된다. 평판대역 (flat band) 상태에서는 계면결함의전하량이존재하지않게된다. 그러므로이때존재하는결함전하는 bulk 전하가된다. 이러한원리로문턱전압 (V TH ) 은식 (1) 으로나타낼수있다. VTH = Vit + Vot (1) 여기서 V it 및 V ot 는각각계면전하및 bulk 전하에의해나타나는문턱전압성분이다. 그림 9는중수소및수소이온을각각주입한 에대해정전압스트레스 (V g =-3.8V) 를인가하는동안분석된각소자의 V ot 변화를보여주고있다. 수소이온을주입한소자에서가장열악한 bulk 상태를보여주고있는반면, 중수소이온주입된소자에서는표준공정에의해제조된소자보다도안정된 bulk 상태를보여주고있다. 주입되는중수소의양에따른 V ot 의변화는그다지크지않았다. 수소가주입되어게이트산화막내에수소결합을많이형성하게되면결함의전조 (precursor) 로존재할수있다. 결함의전조는 그림 9. 이온주입공정및표준공정으로각각제조된 의 스트레스에 따른 문턱전압 (V ot) 의 변화 Fig. 9. Variation of threshold voltage (V ot) depending on stress time of both ion implanted and conventional processed s. (V it, before - V it, after ) (mv) : H + imp /cm 2 : conven. device : D + imp /cm 2 : D + imp /cm 2 : D + imp. 1 1 /cm 2 W/L=2/.15 Stress at V g =-3.8V 1 V TH shift due to interface trap Stress Time (sec.) 그림 1. 이온주입공정및표준공정으로각각제조된 의 스트레스에 따른 문턱전압 (V it) 의 변화 Fig. 1. Variation of threshold voltage (V it)) depending on stress time of both ion implanted and conventional processed s. 정전압스트레스동안쉽게완전한결함으로바뀌게된다. 그림 1은그림 9와동일한조건에서조사된각소자의 V it 변화를보여주고있다. V ot 의변화에비해소자별 V it 변화폭은크지않지만, 다른소자에비해중수소주입된소자가적은 V it 변화를보여주고있다. 그리고중수소이온주입양이 1 1 /cm 2 및 1 12 /cm 2 인경우에비슷한계면특성을갖고있다. 그러므로그림 9 (726)

7 28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 29 와 1의결과로부터본연구의실험조건에서 의문턱전압을변화시키는요인은정전압스트레스동안변화된산화막 bulk 특성에크게의존함을알수있다. Ⅳ. 토의중수소의열처리공정에서는분위기압으로주입양을조절하고, 트랜지스터의상층에존재하는 SiN 등의절연막이중수소의확산을막기때문에게이트산화막내의적절한중수소농도를조절하기가힘들다. 또한게이트절연막에과잉으로존재하는중수소결합은잠재되어있는결함으로존재하고있어표준공정에의해제조된소자보다그신뢰성이더욱떨어졌다. 그러므로열처리방법으로중수소를주입하기위해서는더욱효과적인방법이필요할것으로판단된다. 반면에본연구에서제안한중수소이온주입방법으로는공정을간단하게수행할수있을뿐더러중수소의주입양도조절이쉽게가능하였다. 게이트산화막의위쪽부근까지가이온주입거리 (projected range) 가되므로게이트산화막에이온주입에따른손상은발생하지않은듯하다. 그러나이온주입량이 1 12 ~1 14 /cm 2 인경우에는게이트산화막의열화가상대적으로증가하였으므로주입되는중수소이온양은 1 12 /cm 2 이하로하는것이바람직하다고판단된다. 본연구에서는 NMOSFET 보다 에서이온주입에의한중수소효과가두드러지게나타났다. 특히, 정전압스트레스 (V g<) 동안중수소주입된 는열화가매우억제됨을보였다. 열화억제효과는높은부전압스트레스에서강하게나타났다. 그림 11은본연구에서사용된표준 의전류 -전압특성곡선이다. 게이트전압이약 -3.5V 이상에서부터 impact ionization 현상이실리콘계면근처에서발생하게되어정공과전자가발생하게된다. 그림 12(a) 는 의게이트전극에 V<V g <-3.5V 를인가하였을때전자및정공의움직임을에너지밴드상에서나타냈다. 게이트산화막을터널링하는정공은채널에존재하는 cold 정공으로분류될수있다. 이러한정공에의한산화막내결함생성에는동위원소효과가거의발견되지않는다고알려져있다 [19]. 그림 12(b) 는 의게이트전극에 V g >-3.5V를인가하였을때정공및전자의움직임을나타낸다. 터널링되는높은에너지를갖는전자가격자와충돌 Gate Current (A) W/L=2/.15 t ox =3 nm 1 o C : I gate : I sub : I ds Impact Ionization +I ds -I ds Gate Voltage (V) 그림 11. 반전영역에서측정된 의전류-전압특성곡성 Fig. 11. I-V curves for measured in inversion mode. Oxide e - recombination with h + or D Poly-Si to substrate to gate D (cold hole) h + Oxide e - recombination with h + Poly-Si D or to substrate D Si substrate to gate (hot hole) e - to substrate h + Si substrate to d/s D : Si-D bond : Impact ionization 그림 12. (a) 낮은게이트전압과 (b) 높은게이트전압의스트레스에서각각나타나는중수소주입된게이트산화막내의 carrier 이동 Fig. 12. Illustrations for the flow of carriers in deuterated gate oxide (SiO 2) under (a) the low and (b) the high gate voltage stresses. (impact ionization) 에의해정공및전자가실리콘계면에생성된다. 이러한정공및전자들도높은에너지를갖게되며, 특히정공은 hot 정공으로분류한다. 게이 (727)

8 3 MOSFET 게이트산화막내결함생성억제를위한효과적인중수소이온주입이재성외 트전극방향으로터널링되는 hot 정공들은게이트산화내에결함을생성하게되는데, 이때에는동위원소효과가나타나게된다. 즉, hot 정공은 Si-H 결합또는 Si-D 결합과의반응에따라생성하는 bulk 결함의밀도가다를수있다. Hot 정공에의해생성되는산화막결함은중수소처리를행함으로써줄일수있음을의미한다. Ⅴ. 결론 MOSFET 를구성하는게이트산화막의절연특성의열화를억제시키기위해게이트산화막내에중수소를포함시키는연구를행하였다. 기존의 CMOS 표준공정을사용하면서중수소공정을간단하게추가시키기위해소자제조의최종단계에서중수소처리공정을행하였다. 후속중수소공정으로고압열처리공정과저에너지이온주입공정을각각사용하여소자를제조한후소자의전기적특성변화를상호비교하고분석하였다. 열처리공정으로는중수소농도조절이매우힘들며, 게이트산화막내에과잉으로존재하는중수소결합은잠재되어있는결함 (latent defect) 으로존재할가능성이높았다. 중수소이온주입법은이온주입에의한주변물질의손상을최소화하기위해저에너지 (45keV) 에서행하였다. 주입양에따라소자의열화특성은변화하였으며, 이러한대부분의열화특성이표준공정에의해제조된소자에비해다소개선됨을알수있었다. 특히, 중수소이온주입을행한 에서정전압스트레스동안우수한열화억제특성이나타났다. 정전압스트레스를행한후에도중수소이온주입된 의전기적특성변화는다른공정에의해제조된소자에비해매우적게나타나안정된구동특성을유지하고있었다. 이러한결과는최근기술동향인소자고집적화단계에서나타나는 의신뢰성저하문제를해결할수있을것으로기대한다. 참고문헌 [1] Y. Mitani, H. Satake, H. Itoh, and A. Toriumi, Suppression of stress-induced leakage current after Fowler-Nordheim stressing by deuterium pyrogenic oxidation and deuterium poly-si deposition, IEEE Trans. Electron Devices, vol. 49, pp , Jul. 22. [2] Z. Chen, K. Hess, J. Lee, J. W. Lyding, E. Rosenbaum, I. Kizilyalli, S. Chetlur, and R.Huang, On the mechanism for interface trap creation in MOS transistors due to channel hot carrier stressing, IEEE Electron Device Lett. vol. 21, pp , Jan. 2. [3] K. F. Schuegraf and C. Hu, Hole injection SiO2 breakdown model for very low voltage lifetime extrapolation, IEEE Trans. Electron Devices, vol. 41, no. 5, pp , [4] D. J. DiMaria and E. Cartier, Mechanism for stress-induced leakage currents in thin silicon dioxide films, J. Appl. Phys., vol. 78, pp , [5] K. Hess, I. C. Kizilyalli, and J. W. Lyding, Giant isotope effect in hot electron degradation of metal oxide silicon devices, IEEE Trans. Electron Devices, vol. 45, pp , Feb [6] J. W. Lyding, K. Hess, and I. C. Kizilyalli, Appl. Phys. Lett., Reduction of hot electron degradation in MOS transistors by deuterium processing, vol. 68, pp. 2526, [7] M. H. Lee, C. H, Lin, and C. W. Liu, Novel methods to incorporate deuterium in the MOS structures, IEEE Electron Device Lett., vol. 22, pp , Nov. 21. [8] J. Wu, E. Rosenbaum, B. MacDonald, E. Li, B. Tracy, and P. Fang, Anode hole injection versus hydrogen release: The mechanism for gate oxide breakdown, IEEE Int. Reliability Physics Symp., pp , San Jose, CA, 2. [9] W. F. Clark, T. G. Ference, T. B. Hook, K. M. Watson, S. W. Mitti and J. S. Burnham, Process stability of deuterium-annealed MOSFET's, IEEE Electron Device Lett. vol. 2, pp. 48, [1] M. Houssa, T. Nigam, P. W. Mertens, and M. M. Heyns, Model for the current-voltage characteristics of ultrathin gate oxides after soft breakdown, J. Appl. Phys., vol. 84, No.8, pp , [11] E. M. Vogel, D. W. Heh, J. B. Bernstein, and J. S. Suehle, Impact of the trapping of anode hot holes on silicon dioxide breakdown, IEEE Electron Device Lett., vol. 23, pp , Nov. 22. [12] E. Rosenbaum and J. Wu, Trap generation and breakdown processes in very thin gate oxides, Microelectronics Reliability, vol. 41, pp , 21. [13] H. Guan, M. F. Li, Y. He, B. J. Cho, and Z. Dong, A thorough study of quasi-breakdown phenomenon of thin gate oxide in dual-gate (728)

28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 31 CMOSFET's, IEEE Trans. Electron Devices, vol. 47, pp. 168-1616, Aug. 2. [14] S. I. Takagi and M.

9 28 년 7 월전자공학회논문지제 45 권 SD 편제 7 호 31 CMOSFET's, IEEE Trans. Electron Devices, vol. 47, pp , Aug. 2. [14] S. I. Takagi and M. Takayanagi, Carrier transport properties of thin gate oxides after soft and hard breakdown, Microelectronic Engineering, vol. 59, pp. 5-15, 21. [15] E. Wu, E. Nowak, J. Aitken, W. Abadeer, L. K. Han, and S. Lo, Structural dependence of dielectric breakdown in ultra-thin gate oxides and its relationship to soft breakdown modes and device failure, in IEDM Tech. Dig., pp , CA, [16] T. Sakura, H. Utsunomiya, Y. Kamakua, and K. Taniguchi, A detailed study of soft- and pre-soft-breakdowns in small geometry MOS structures, in IEDM Tech. Dig., pp , CA [17] J.-S. Lee, Modeling of Time-Dependent Defect Generation During Constant Voltage Stress for Thin Gate Oxide of Sub-Micron MOSFET Japanese Journal of Applied Physics, vol. 47, No. 1, pp.19-22, 28. [18] A. Melik-Martirosian and T.-P. Ma, Lateral profiling of interface traps and oxide charge in MOSFET devices : charge pumping versus DCIV, IEEE Trans. Electron Devices vol. 48, No. 1, pp , 21. [19] J. S. Lee. Y. H. Lee, and K. Hess, A Thorough Study of Hydrogen-Related Gate Oxide Degradation in Deep Submicron MOSFET's with Deuterium Treatment Process, Solid State Electronics vol 5/2, pp , 26. 저자소개 이재성 ( 정회원 ) 1987 년경북대학교전자공학학사졸업 1989 년경북대학교전자공학석사졸업 1995 년경북대학교전자공학박사졸업 1996 년 ~1998 년 Hyundai Electronics Industries Co. Ltd. (HEI), Fellow Engineer 22 년 ~23 년 University of Illinois at Urbana-Champaign, Post-Doc 년 ~ 현재위덕대학교정보통신공학부부교수 < 주관심분야 : 반도체소자, Reliability Modeling, Device Characterization> 이용현 ( 평생회원 ) 1975 년경북대학교전자공학학사졸업 1977 년경북대학교전자공학석사졸업 1991 년충남대학교반도체재료박사졸업 1979 년 ~ 현재경북대학교전자전기컴퓨터학부, 교수 21~ 현재 IEEE 학회 Senior Member < 주관심분야 : 반도체소자, 반도체제조공정, plasma 응용기술 > 도승우 ( 학생회원 ) 1995 년경북대학교전자공학학사졸업 24 년경북대학교전자공학석사졸업 24 년 ~ 현재경북대학교전자공학박사과정 < 주관심분야 : 반도체소자, plasma immersion ion doping> (729)

Microsoft PowerPoint - dev6_TCAD.ppt [호환 모드]

Microsoft PowerPoint - dev6_TCAD.ppt [호환 모드] TCAD: SUPREM, PISCES 김영석 충북대학교전자정보대학 2012.9.1 Email: kimys@cbu.ac.kr k 전자정보대학김영석 1 TCAD TCAD(Technology Computer Aided Design, Technology CAD) Electronic design automation Process CAD Models process steps