Flip chip 패키지용 Sn-Bi-Cu-In 계무연솔더 페이스트제조기술지원 2007. 9. 지원기관 : ( 재 ) 포항산업과학연구원지원기업 : ( 주 ) 단양솔텍 산업자원부
제출문 산업자원부장관귀하 본보고서를 Flip chip 패키지용 Sn-Bi-Cu-In계무연솔더페이스트제조기술지원 ( 지원기간 : 2006. 10. 1 ~ 2007. 9. 30) 과제의기술지원성과보고서로제출합니다. 2007. 10. 30. 지원기관 : ( 재 ) 포항산업과학연구원 ( 대표자 ) 류경렬 지원기업 : ( 주 ) 단양솔텍 ( 대표자 ) 우상재 지원책임자 : 김성욱 참여연구원 : 김숙환 : 이상락
기술지원성과요약서 과제고유번호 연구기간 2006. 10. 1 ~ 2007. 9. 30 (12개월) 연구사업명 부품소재종합기술지원사업 지원과제 Flip chip 패키지용 Sn-Bi-Cu-In계무연솔더페이스트제조기술 명지원총 : 3 명 지원책임김성욱지원연구원자수지원기관 ( 재 ) 명포항산업과학연구원 내부 : 3 총명사업비외부 : 명 소속부서명용접센터 정부 : 70,000 천원기업 : 70,000 천원계 : 140,000 천원 지원기업기업명 : ( 주 ) 단양솔텍기술책임자 : 전주선보고서요약 ( 연구결과를중심으로개조식 500자이내 ) 면수솔더페이스드는솔더합금분말과플럭스를적절한혼합비로섞어제조한솔더링소재이다. 최근솔더조성의무연화에따라상용화된 Sn-Ag-Cu계의무연조성의솔더페이스트가개발되었으나, 기존의 Sn-Pb 유연솔더를대체하기에는아직까지특성이많이부족한상황이다. 이에본지원에서는 fine pitch에대응한 Sn-Bi-Cu-In계무연솔더페이스트특성향상과차세대패키징으로각광받는 flip chip 범핑기술을확보하기위한기술지원을실시하였다. 본기술지원을통하여 flip chp 범핑용 Sn-Bi-Cu-In계무연솔더페이스트의특성을개선하였으며, 이를이용한솔더범핑제작및시험체계를갖추었다. 또한지원기업은이를통하여선진제조기업들과어깨를나란히할수있으며, 대와수출을통한매출신장을기대할수있다 색인어 ( 각 5개이상 ) 한글 영어 무연솔더페이스트, 솔더분말, 플럭스, 플립칩, 솔더범프 lead free solder paste, solder powder, flux, flip chip, solder bump
1. 사업목표 기술지원성과요약문 (1) Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 (2) 무연솔더페이스트를이용한 flip chip solder bumping (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 2. 기술지원내용및범위 (1) Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 - Sn-Bi-Cu-In계무연솔더페이스트의플럭스함량최적화 - 솔더분말미세화를통한 fine pitch 인쇄성및부품장착성개선 - 산화방지를통한 soldering defect 발생억제 (2) 무연솔더페이스트를이용한 flip chip solder bumping - 스크린전사를이용한 bump 제조 - 리플로우공정에따른 bumping 특성평가 (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 - 개선솔더페이스트의기본물성평가 (JIS Z 3284) - Flip chip bump 접합특성평가 ( 전단시험, 고온방지시험 ) 3. 지원실적 지원항목 Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 - 플럭스함량조성 - 플럭스분말크기조성 - 산화방지무연솔더페이스트를이용한 flip chip solder bumping - 솔더범프형성 - 솔더범프높이균일성무연솔더페이스트를이용한 flip chip solder bumping의접합특성평가 - 솔더페이스트인쇄성시험 - 솔더범프절감강도 지원내용기술지원前기술지원後 80% 85% 80% 90% 5개이하 3개이하 - 120μm급 - ±10% 이내 - no slump - 5N 이상 비고
4. 기술지원성과및효과 1) 해당기술적용제품ㅇ적용제품명 : 범핑용무연솔더페이스트ㅇ모델명 : DS 9014-LF 2) 품질및가격 구분 경쟁제품 해당기술적용제품 지원전 지원후 비고 경쟁제품대비품질 Heraeus Type 4 Type 6 경쟁제품대비가격 Heraeus 12% 90% 객관화된 DATA 를근거로작성 3) 해당기술의기술력향상효과플립칩범핑을위한솔더페이스트는일정한크기의범프를형성하기위해인쇄성이중요하며, 특히미세피치를구현하기위해보다미세한크기의솔더분말을적용한다. 본지원에서개선된솔더분말은플립칩범핑을위한저산화특성및구형특성으로인쇄및리플로우시향상된범핑특성을나타내었다. 4) 기술적파급효과플립칩은경박단소해지는전자부품의경량에따라깊은크기에더욱많은접점을형성하기위해피치간격이미세해지고있다. 미세한범프를형성하기위해서는보다미세한분말을이용하는솔더페이스트가필요하게되는데솔더분말특성향상및플럭스함량조정은필수적인요소라할수있다. 본연구결과를활용하여차세대솔더범프형성에필요한솔더페이스트를제조하는데적용함으로써전자기기의경박단소화에크게기여할수있다.
5. 세부지원실적 항 목 지원건수 지원성과 기술정보제공 건 솔더페이스트시험규격, 충격시험규격제공 시제품제작 건 양산화개발 건 공정개선 건 품질향상 건 시험분석 건 수출및해외바이어발굴 6건 솔더성분분석, 도금층분석, 진단시험 교육훈련 건 기술마케팅 / 경영자문 건 정책자금알선 건 논문게재및학술발표 건 사업관리시스템지원실적업로드회수 건 참여기업방문회수 4건 기타 건 상기세부지원실적에대한세부내용첨부 7. 종합의견본기술지원에서는미세피치에대응한플립칩용솔더페이스트의제조기술을지원하였으며, 미세솔더분말의특성향상및솔더페이스트의특성개선을통하여향후극미세화에대응할수있는솔더페이스트제조를위한기초를다진것으로평가할수있다.
ㅇ세부지원실적증빙내용 1. 기술정보제공 : 4 건 NO. 일자 구체적내용 증빙유무 1 2007.4.13 시험결과협의 유 2 2007.8.3 연구진행협의 유 3 2007.8.17 연구결과협의 유 4 2007.9.5 연구결과협의 유 2. 기술정보제공 : 3 건 NO. 일자 구체적내용 증빙유무 1 2007.4.20 솔더페이스트시험규격 유 2 2007.6.7 솔더볼시험규격 유 3 2007.9.25 솔더충격시험규격 유 3. 시제품제작 : 6 건 NO. 일자 구체적내용 증빙유무 1 2006.10.24 진단시험 유 2 2006.10.30 도금두께측정 유 3 2006.11.29 플럭스잔사량측정 유 4 2007.1.12 도금층두께측정 유 5 2007.1.22 도금층성분검사 유 6 2007.3.29 바솔더성분분석 유
목 차 제 1 장사업의개요제 1 절기술지원필요성제 2 절기술지원목표제 3 절기술지원내용 제 2 장국내외기술현황 제 3 장기술지원수행내용및결과 제 1 절기술지원수행제 2 절기술지윈성과 제 4 장목표달성도및관련분야에의기여도 제 5 장기술지원결과의활용계획 제 6 장참고문헌 부록
제 1 장사업의개요 제 1 절기술지원필요성 지원기업의현황 ; 지원기업은솔더소재전문기업으로전자제품의부품표면성장에필수적인소재인솔더페이스트제품을국산화하여생산해오고있다. 현재까지연구개발해온실적으로는 - 고순도 rosin/resin, chemical 및 solder를사용한 cream solder - 초저잔사, 고활성친환경설계의 flux - 활로겐화합물이함유되지않고, crystallizaiton bubble 문제를제거한 BGA flux - 각종무연솔더바및와이어 - 무연전환시퍼짐성을개선한 CCFL, EEFL 등 LCD용제품 - x-ray drilling machine 등이있다. 애로기술 : 현재까지 Sn-Pb계공정솔더가솔더링특성이우수하여널리시용되어왔으나, 최근 Multi-chip module 등의패키징기술발달로인해고융점솔더를비롯한다양한종류의솔더합금개발또한요구되고있으며, 최근이러한솔더및기타전자부품등에함유되어있는납의유독성으로인해납을함유하지않은솔더의개발이요구되고있다. 실제로유럽연합 (EU) 의경우, 스위스와덴마크에서법안이검토되기시작되어 WEEE/ RoHS 지령에관해서 2003년 2월에공식적으로결정되었다. 따라서일렉트로닉스실장에서가장기본이라고할수있는유연솔더재료를대체하는것이전자업계가당면한현안과제이다이에현재각방면에걸쳐무연솔더의실용화연구가활발하게진행되고있으며, 대체솔더재료로서신뢰성이높은주석-은-구리 (Sn-Ag-Cu) 솔더합금이주목받고있다. 그러나이합금계조성은일본의 Senju 등에서특허권을가지고있으며, 용융온도가높아부품의고온대응을하고공정개선을한다고하여도고온대응이아주어려운부품이나다품종화된부품및박형화된기판등의대응에는여전히문제로남아있다.
따라서지원기업의경우 Bi나 In을첨가한 Sn-Bi-In-Cu 계무연솔더를자체개발하였으나경박단소해지는전자제품의 fine pitch에대응하기에는연구인력및분석장비가부족한실정이다. 특히최근전자분야에서 fine pitch화는꾸준히이루어져최근에는 0.2mm까지진행되고있으며, 마이크로칩의마운팅의경우에도기존의솔더볼을이용한 BGA 방식에서 flip chip 방식의실장으로옮겨가고있는중이다. 플립칩본딩 (Flip chip bonding) 은 MCM(multi chip module) 과같은고성능패키징에쓰이는칩인터커넥션방법중가장효과적인방법으로서솔더범프를이용하여칩을직접기판에연결하는기술로서 1960년대 IBM사에서처음으로개발하였다. 플립칩본딩기술은다른방법에비해단위면적당조인트수를최대로할수있고, 본딩용패드를칩가장자리에따로만들필요가없으므로 I/O 핀밀도와칩패키징밀도가가장높으며연결부의길이가짧아리드인덕턴스가작은점등의인터커넥션에서전기적특성이우수하고산업체현장에서의산뢰도가큰점등의장점이있다. 플립칩은보드와의접합을위해범프를단자로이용하고있으며, 이범프를쉽고용이하게제조할수있는방법중의하나가솔더페이스트를이용한방식이다. 이러한솔더범프제조및접합특성평가는전용장비와인력이있어야가능하기에지원기업으로서는애로를겪고있는상황이다. 따라서본지원사업을통하여미세 fine pitch에대응한 Sn-Bi-Cu-In계솔더페이스트의특성향상과 flip chip 솔더범프를제조및접합특성을평가하기위한지원을실시하였다. 그림 1 인쇄된솔더페이스트
그림 2 솔더페이스트를이용한 flip chip 솔더범프 제 2 절기술지원목표 본지원사업을통하여이루고지하는기술지원목표는다음과같다, (1) Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 (2) 무연솔더페이스트를이용한 flip chip solder bumping (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 제 3 절기술지원내용 본지원사업의기술지원내용은다음과같다. (1) Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 - Sn-Bi-Cu-In계무연솔더페이스트의플럭스함량최적화 - 솔더분말미세화를통한 fine pitch 인쇄성및부품장착성개선 - 산화방지를통한 soldering defect 발생억제 (2) 무연솔더페이스트를이용한 flip chip solder bumping - 스크린전사를이용한 bump 제조 - 리플로우공정에따른 bumping 특성평가 (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 - 개선솔더페이스트의기본물성평가 - Flip chip bump 접합특성평가
제 2 장국내외기술현황 (1) 세계적수준 집적회로에서동작속도가빨라지고집적도가증가되어감에따라칩과칩사이또는칩과외부를연결하는패키지의중요성이크게부각되고있다. 칩집적도의향상은 I/O 핀수의증가를가져오고칩에서의속도증가는패키징에서의신호지연시간이칩자체보다더크게될수있으며또한고주파영역으로갈때노이즈의발생도크게문제시되기시작하였다. 이런문제점들로인해패키징기술의획기적개선과칩과패키지사이의연결방법의성능향상이필요하게되었다. [1-3] 플립칩기술이란칩을뒤집어서칩의패드가기판과마주보게한후칩과기판을전기적, 기계적으로연결하는방법을말한다. 플립칩기술은 1964년 IBM에서처음으로개발되어 IBM system 360의 SLT hybrid module에처음으로적용되었다. 이기술은솔더범프를사용하는것으로보통 C4(controlled-collapse chip connection) 기술로잘알려져있다. 플립칩기술은처음에는자동차와컴퓨터산업분야에적용되었으며, 20년전에는일본의 Citizen Watch 사에서시계모듈에적용되기시작하였다. 범프는반도체칩을기판에 TAB 또는 FC 방식으로연결하거나 BGA와 CSP 등을회로기판에직접접속하기위한전도성돌기를말한다. 범프의역할은두가지로첫째는플립칩이용이하도록전극의높이를높이는역할을하고, 둘째는전극재료를외부전극과접속이용이한재료로교제하는역할을한다. 범프의모양은제조공정에따라솔더범프의경우리플로우공정후표면장력효과에의해 ball 모양이형성되지만, Au 범프의경우에는도금형태인사각기둥모양을유지한다. 스크린프린팅방식솔더범프는솔더페이스트를사용하여패드상에인쇄한후리플로우하여솔더범프를형성시키는것으로미국의 K&S flip chip Div. 에서적용중에있다. 전해도금방식에비하여 througthput이좋고무연솔더범프의형성이용이하지만아직까지기술적으로미세피치, 미세패턴형상에어려움이있고, 12인치이상의큰웨이퍼에는두께균일성측면에서문제점이있다. 스크린프린팅방법에사용되는범핑용솔더페이스트는리플로우후균일한두께가요구되기때문에입자크기가중요하다. 솔더페이스트에사용되는 powder particle 크기는 J-STD-005 규정에의하면다음표 1과같다.
표 1 powder particle size (J-STD-005 규정 ) 특히 fine pitch 인쇄의경우솔더분말의입자경선택이매우중요하다. 그림 3 Fine pitch 인쇄를위한솔더분말의평균입자경과추천 pitch 범핑용솔더페이스트는납사용에대한국제적인규제가본격화될것으로예상됨에따라점차 Pb-free 대응가능한솔더페이스트재료의요구가증가하고있다. 독일의헤라우스사에서공급중인범핑용솔더페이스트재료는다음표 2와같다. 표 2 범핑용솔더페이스트 (Heraeus 사 ) Techsearch International 자료에의하면솔더범프의세계시장은다음표 3과같으며, 향후솔더범프시장이 Au 범프시장보다성장률이높을것으로예상된다.
표 3 Demand for solder bumped lcs (2) 국내수준 플립칩기술의경우국내기업의수요가급증하고있는상황에서기업의연구개발이활발히진행되고있으나, 국내반도체회사들은이제그시작단계로, 현재는필요한플립칩범핑을일본이나미국에공정을의뢰하고있는실정이다. 플립칩의수요가매년 40% 씩증가함에도불구하고, 국내범핑서비스는이용이불가능하였다. ( 주 ) 마이크로스케일은 TiW/Cu UBM구조를이용한범핑서비스를제공한다. 이러한 UBM구조를사용하는이유는증착에비해저렴한비용과패드금속과패시베이션물질에대한좋은접착성, 좋은확산배리어및좋은습윤성때문이다. 마이크로스케일은다양한기관물질을커버하고있으며, LCD 구동 IC를위한 Au 범프칩을생산하고있다. CST Co. 는골드범프플립칩을제안하였고, 삼성테크윈은무전해도금범프서비스를시작하였다. (3) 국내 외의연구현황 반도체산업의극적인쇠퇴를수반한세계적인전자산업침체에도불구하고플립칩범핑수요는계속증가추세이다. 어떤회사들은확장계획을지연시키고있는반면, 다른회사들은새로운범핑라인을갖추고시장에뛰어들고있다. MCM 기술의기반기술인플립칩기술은미국의 Georgia Institute of Technology, Cornell University, NY state Univ., Univ. of Maryland 등 20개대학을중심으로기계, 전자, 재료공학이함께연대하여플립칩연구가산학협동연구및제품화노력중심으로활발히이루어지고있다. 또한미국의 IBM, 모토롤라, 델코, Flip Chip Technology나일본의히타지, 도시바등의회사들이앞장서플립칩제품을개발하고있다. Prismark에서예측한 2005년도기술분야별세계전망은그림 4와같다.
그림 4 2005 년도기술별플립칩세계시장전망 (Prismark 자료 )
제 3 장기술지원수행내용및결과 제 1 절기술지원수행 본지원사업을통하여수행된기술지원내용은다음과같다. (1) Sn-Bi-Cu-In계무연솔더페이스트의 fine pitch 특성향상 - Sn-Bi-Cu-In계무연솔더페이스트의플럭스함량최적화 - 솔더분말미세화를통한 fine pitch 인쇄성및부품장착성개선 - 산화방지를통한 soldering defect 발생억제 (2) 무연솔더페이스트를이용한 flip chip solder bumping - 스크린전사를이용한 bump 제조 - 리플로우공정에따른 bumping 특성평가 (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 - 개선솔더페이스트의기판물성평가 (JIS Z 3284) - Flip chip bump 접합특성평가 ( 전단시험, 고온방치시험 ) 제 2 절기술지원성과 1. 플립칩범핑용솔더페이스트 솔더페이스트는금속분말과플럭스로구성되어있으며, 플럭스는솔더페이스트의유동성에영향을마치는주요인자이다. 플럭스는접촉면의산화막을제거하고표면의오염을방지하여기판표면과의젖음특성을향상시킨다. 그러나접촉부위에플럭스가남아신뢰성에영향을줄수있다. 솔더페이스트의특성에는점도, slump, tackness, working life 등이있다. 점도는액체내에전단속도가있을때, 그전단속도의방향에수직인면에서속도의방향에단위면적에생기는응력의크기에따라나타내는액체의내부저항을나타낸다. 점도의단위로는 kg/m s 또는 Pa s 외 g/cm s를사용하는데 1g/cm s를 1 poise라고부르며, 1p로표시한다. 또한 poise의 1/100을 centi-poise(cp) 라고하며, 점도의단위로많이사용되고있다.
가. 솔더분말 본기술지원에서는미세피치에대응하기위한 type 6 (5~15μm) 급의솔더분말을이용하였다. 지원기업에서는 Sn-1.7Bi-0.7Cu-0.6In 조성의무연솔더분말을제조하고있으며, 표 4는이솔더분말에대한화학조성분석결과를나타낸것이다. 비교를위해 Heraeus의 Sn-Ag-Cu 조성의무연솔더분말의화학조성분석결과를같이나타내었다. 종래의 Sn-37Pb 공정합금 ( 융점 183 ) 부근의융점을갖는무연솔더로는 Sn-8.8Zn( 공정온도 199 ), Sn-3.5Ag(221 공정 ), Sn-0.75Cu(227 공정 ) 등이있다. Sn-Bi-Cu-In계무연솔더는융점이 205~226 로 Sn계솔더에 Bi를첨가하면공정점이 139 부터 232 까지매우광범위한융점을갖는합금을만들수있다. 조직은공정조성이라면단순한 Bi/Sn 공정조직으로되지만, Sn 메트릭스중에다량의 Bi가고용되는것도다른합금계에서는찾아볼수없는특정이다. 표 4 솔더분말의화학적조성 (wt%) 그림 5는지원기업및 Heraeus의솔더분말의형상을 SEM으로관찰한결과를나타낸것이다. 둘다구형의둥근형상을가지고있으며, 찌그러짐은거의없는것으로관찰되었다. 그림 6은기술지원을통한개선을통해지원기업에서제조된솔더분말을레이저입도분석장치를이용하여측정한결과를나타낸것이다. 입도분석결과에따르면 5~15μm의범위를만족하는유효범위는 90.2% 로써 type 6 범위내에있는것으로평가할수있다.
그림 5 솔더분말형상 (a) 단양솔텍 (type 6) (b) Heraeus (type 6) 그림 6 솔더분말의크기분포
나. 솔더페이스트특성시험 솔더링제품의품질관리와신뢰성확보를위해서는제품제조시의공정관리외에도, 제품과부품의수준을평가할수있는시험검사방법이중요하다. 이러한시험검사는부품이나제품의설계, 부품및제품의구입과관련한성능평가, 제품의제조완료후에까지적용이필요하다. 특히, 최근전자제품의경박단소화에따른입출력단자수의증가로솔더링부가미세화추세에있다. 그러나전자제품은경박단소화하더라도그신뢰성은이전의제품과동등한수준이상이요구된다. 또한, 무연솔더를적용할경우기존의유연솔더에비해솔더링불량이일어나기쉽다. 솔더페이스트특성시험은 RS D 0026의 무연솔더페이스트신뢰성평가 규격집에근거하여평가하였다. (1) 융점측정 Sn-1.7Bi-0.7Cu-0.6In 솔더분말의융점측정은 Labsys ATD-DSC 장비를이용하여 20~280 C까지분당 5 C의가열속도로가열하였으며, Ar 분위기에서실시하였다. 그림 7에서와같이솔더분말의용융반응은 211 에서부터시작되어계속되는가열에의한용융과정으로 221 부근에서용융과정이끝나는것으로파악되었다. 그림 7 Sn-l.7Bi-0.7Cu-0.6In 솔더분말의 DSC 분석결과
(2) 퍼짐성평가 무연솔더페이스트의특성을파악하기위한항목으로퍼짐성에대하여실험을실시하였다. 무연솔더페이스트는솔더분말이플럭스와혼합된것으로플럭스는솔더링부의청정화및재산화방지등의효과도있어야하지만가장중요한것이퍼짐성이다. 즉, 솔더 ( 땜납 ) 가동판위에서잘퍼져야접합이원활하게이루어지기때문이다. 퍼짐성은그림 8에서와같은방법을이용하여측정하였으며, 실험은그림 9에서와같이동판위에스테인레스강재질의마스크를이용하여페이스트를일정한높이로도포한후가열후측정을실시하였다. 가열방식은그림 10과같다. 솔더페이스트의플럭스비율을개선하기위해플럭스혼합비율을두가지로설정하고시험을실시한결과는그림 11과같다. 그림에서와같이 Sn-Bi-Cu-In계무연솔더페이스트의퍼짐성지수는평균약 113.19에서 123.11로증가하였으며, Sn-Pb 솔더대비 80% 에서 85% 로개선되었다. 그림 8 Spreadability test 여가서, H: 퍼진 solder 의높이, D: solder 를원형으로보았을때의직경 그림 9 퍼짐성시험준비를위한마스크형상및실험전모식도
그림 10 퍼짐성시험가열곡선 그림 11 퍼짐성시험결과 (a) 플럭스함량 A, (b) 플럭스함량 B (3) 솔더볼시험 솔더분말표면에산화막이두껍게형성될경우솔더볼발생이증가하게된다. 솔더볼시험은 JIS 3284-11을기준으로실시하였다, 기판은 50x50x0.5(mm) 의세라믹판을사용하였고, 스텐실은 0.65φx0.2mm로 4점을인쇄한후핫플레이트를이용하여 270 까지가열하였다. 솔더볼판단은솔더볼시험결과 0.13mm이상의크기를가지는것을기준으로하였다. 그림 12는솔더볼시험전후의형상을나타내었다.
그림 12 솔더볼시험전후현상 본연구에서사용된 Sn-Bi-Cu-In계무연솔더페이스트에대한솔더볼시험을실시한결과초기에는그림 13과같이 15개의솔더볼이형성된것이관찰되었다. 이를개선하기위한시도로솔더분말의표면산화를방지하기위한공정제어를통하여생산된솔더분말을적용하였다. 그림 14는개선된솔더페이스트에대한솔더볼시험결과를나타낸것으로개선품의경우솔더볼은 2개로상당히감소한것으로나타났다. 그림 14 개선된무연솔더페이스트의솔더볼시험곁과
2. 솔더범핑공정 솔더페이스트를이용하여스크린프린팅방식을이용하여실시하는솔더범핑공정은솔더페이스트를사용하여패드상에인쇄한후리플로우하여솔더범프를형성시키는것으로전해도금방식에비하여 Throught-put이좋고무연솔더범프의형성이용이하지만아직까지기술적으로미세피치, 미세패턴형성에어려움이있고 12인치이상의큰웨이퍼에는두께균일성측면에서문제점이있다. 플립칩솔더본딩공정은그림 15에서와같이순서에따라크게다음과같은 4가지공정으로분류할수있다. 패드위에 adhesion/diffusion barrier layer, solderable layer, oxidation layer의순서로이루어진 UBM(under bump metallurgy) 층의형성공정, UBM 패드위에솔더범프의형성공정, 칩의패드와기판의패드를솔더링하여연결하는공정, 플립칩접속부의신뢰성을향상시키고솔더접합부에작용하는열응력을감소시키기위해칩과기판사이에폴리머를채워넣는언더필 (underfill) 공정등이다. 솔더는칩을기판위에고정시키고전기적으로연결시키는기능을담당한다. 따라서솔더합금으로사용되기위해서는열및전기전도도가우수해야할뿐만아니라일정수준의기계적성질을만족시켜야한다. 그림 15 솔더페이스트프린팅범핑공정 가. UBM 형성공정 UBM(Under Bump Metallurgy) 이란반도체칩의 Al 또는 Cu 전극상에직접 Solder 또는 Au 범프를형성하기어렵기 Eoas에접착이용이하고칩으로의확산을방지하도록전극과범프간에형성하는다층금속층으로써접합층, 확산방지층, Wettable 층의세가지층으로구성되며범프의단면도는아래와같다.
그림 16 솔더범프의구조도 UBM 층으로서요구되는특성은다음과같다. 1) 웨이퍼상의칩패드최종금속층이나 Passivation 층과접착력이좋아야한다. 2) 칩패드의최종금속층과범프간에전기저항이낮아야한다. 3) 솔더의확산을효과적으로방지하여야한다. 4) UBM의최종층은솔더와 Wetting성이좋아야한다. 5) 외부로부터 IC 금속배선을보호하여야한다. 6) Si 웨이퍼에작용하는응력을최소화하여야한다. 7) 프로브테스트가끝난웨이퍼에적용가능하여야한다. 실리콘웨이퍼는일반적인세척과정인 Triehloroethylene(TCE), 아세톤, 메탄올에서각각 5분씩초음파세척을한후 D.L water로최종세척하고질소가스를이용하여수분을제거하였다. 금속박막을증착하기전실리콘기판표면을플라즈마, 이온빔, 화학적처리등의방법을통하여개질시킬경우접착력이향상되므로 in-situ로 Ar+ 이온을이용한고주파플라즈마로실리콘기판을처리하였다. 고주파파워는 200W로하여 10분간실시하였고, 압력은 5mtorr로하였다. 플라즈마처리시기체도입량은 30 Sccm(Standard cubic centimeter per minute) 로고정하였다. 접착층으로 Ti, 젖음층으로는 Ni, 산화방지층으로는 Au를선택하였다. 3개의타켓이있는직류마그네트론스퍼터장치를사용하여 Au/Ni/Ti을실리콘기판위에각각 200nm/200nm/I00nm의두께로연속적으로증착하였다. 금속박막을증착하기전예비스퍼터링을실시하였고금속박막증착시초기진공은 2x10-6 torr 였다. 증착하는동안아르곤가스는 30 sccm으로주입하였다.
금속박막의패터닝은그림 17에서와같이 AZ-6612 포토리지스터를이용하여실시하였다. 포토리지스터는포지티브 PR을사용하였으며, PR을피복하기전접착촉진제인 HMDS를스핀닝에의해기판위해입혔으며, 스핀속도는 3000 rpm, 30 초동안유지하였다. 그후 PR을다층금속박막위에떨어뜨린후스판코터를이용하여금속박막에균일하게피복하였다. 스핀코팅후 90 C의온도의컨벡션오븐에서 30분간유지시키면서소프트베이킹을실시하였다. UBM 패턴을형성하기위해얼라이너를이용하여 250W에서 6초간 UV선에노출시킨후현상기에서약 40초간잠입하여현상시켰다. 현상후 PR의이미지안정성, 접착그리고플라즈마나화학물질에대한저항성을향상시키기위해 120 C 온도의컨벡션오븐에서후가열을 30분간실시한후상온까지냉각하였다. 그림 17 UBM 형성을위한포토리지스터 노광작업이끝난시편은습식에칭을이용하여 UBM 패드를형성하였다. 각각의금속을에칭한후시편을 PR 스트리퍼에 1분간잠입하여금속박막위에피복된 PR 을모두제거하였다. 그림 18에 UBM 작업이끝난 4인지웨이퍼의형상을나타내었다.
그림 18 UBM 작업이완료된 4 인치실리콘웨이퍼 나. 스텐실프린팅 스텐실프린팅을이용한솔더범프형성에영향을미치는인자는스텐실마스크제작형태, 스퀴즈블레이드의종류, 스텐실마스크와블레이드의위치, 솔더페이스트의특성이있으며, 공정상의변수로프린팅속도, 리프트오프속도, 프린팅압력등이있다. (1) 스텐실마스크 스텐실마스크의깊이와폭그리고두께는솔더페이스트의부피를결정한다. 일반적으로받아들여지는디자인율은 aspect ratio 에대하여 1.5이상, area ratio에대하여 0.66 이상이요구된다. Aspect ratio/area ratio는최대스텐실의두께를결정하는중요한디자인요소이다. [4-6] 마스크는제조공정에따라 chemical etching, laser cut, electroformed stencil로나눌수있다. [7] Chemical etching 방법은 hole을형성하기위한일반적인방법으로황동이나스테인레스판의양면을포토레지스트로얇게입혀에칭하는것이다. Laser cut 스텐실에사용되는스텐실박판은 2에서 3 mil의빔초점크기인레이지로 aperture를자르는동안팽팽하고평평하게유지되어야한다. 스텐실의마스크벽면은녹은금속이응고되는과정을거치면시거칠어지므로솔더페이스트가잘도포되지않아정밀한구조에는사용이제한된다.
Electroformed 스텐실은금속기판위에 photosensitive dielectric film을입히고, dielectric film은포토마스크를통하여폴리머화되고기판위에음영상을남기면서현상된다. 최종스텐실은패턴된기판위에원하는두께까지니켈을증착으로형성된다. 이방법은페이스트의도포가쉽고, 벽의각을제어할수있으며, 정렬오차가없다는것이특징이다. 그림 19 스텐실마스크의패턴형태
스텐실프린팅공정에사용된스텐실마스크는레이저커팅공정을통하여제작된것으로서마스크의벽면은녹은금속이응고되는과정을거치면서거칠어진다. 따라서솔더페이스트가잘도포되지않기때문에전해연마방법을이용하여개구부벽면의거칠기를감소시켰다. 스텐실마스크의재질로는 STS 304를이용하였고, 마스크의패턴은그림 19와같다. (2) 스텐실프린팅 스텐실프린팅방법은크게 3가지공정단계로나누어진다. 첫째는스텐실마스크와기판을정렬하는단계이며, 둘째는스퀴즈를이용하여스텐실개구부안에솔더페이스트를밀어넣는공정이며셋째는프린트릴리즈공정으로서기판과스텐실을분리하는공정이다. 이중에서프린트릴리즈공정이잘못되면개구부내에있던모든솔더페이스트가기판에도포되지못하고스텐실개구부벽면에일부가잔류하게된다. 이와같은현상은개구부부피보다적은양의솔더페이스트가기판에프린팅되는원인이되기때문에열처리후형성되는솔더범프는원하는크기보다작아진다. 그러므로프린트릴리즈공정에서개구부벽면에생기는솔더페이스트의잔류물을줄이는것이신뢰성있는프린트공정을위한가장중요한요소로지적되고있다. 프린트릴리즈공정에서스텐실이제거될때개구부벽면은전단면으로작용하게되며, 개구부내솔더페이스트에는전단응력이작용하게된다. 만약솔더페이스트가프린팅되려면전단응력이솔더분말사이의접합력보다커야한다. 점도가낮을때는유동성이크기때문에솔더페이스트가쉽게빠져나오지만점도가증가되었을경우에는이러한유동성이감소하고솔더분말사이의접합력이증가되었기때문에프린팅이일어나기위해서는더큰전단응력이필요하게되며, 결국인쇄성이나빠질수있다. 점도가아주높은경우에는솔더분말사이의접합력이크게증가하게되며, 결국점도가큰경우솔더페이스트의내부보다솔더페이스트와개구부벽면사이에서분리가쉽게일어날수있다. 프린팅후약 50 에서드라이후상온으로내려스텐실을제거하는경우페이스트는마스크홀에거의남지않고대부분도포되는데이는솔벤트가휘발되면서부피가줄어마스크홀벽면과솔더페이스트사이의간격이생겨솔더페이스트내의솔더분말사이의접착력이더커져인쇄성이향상될수있다. 본실험에사용된스텐실프린터는그림 20의 MINAMI MK 878S로, PC에연결된 3개의모터에의해변수를제어한다.
모터는기판의위치를제어하여릴리즈속도들변화하며, 스퀴즈의앞뒤위치를변화시켜프린팅속도를조절하며, 스퀴즈의상하위치를변화시켜마스크와기판에걸리는압력을변화시킨다. 프린터는자동압력조절장치를기본장착하여 ±20μ m로, 미소 Chip/Fine Pitch에사용되며, 인쇄 Tack Time은 8 sec, 표준모델교환시간 : 5분이내이며안정된기계구조와높은정밀도, 고정도의 AC Servo Motor 를 X,Y,Z,Z1,Camera X/Y축에적용하였으며, 특히 1축은고신뢰성의 Mega Torque Motor & Encoder를채용하였다. 스텐실프린팅공정조건으로는인쇄속도 5mm/s, 릴리즈속도 5mm/s, 마스크와기판사이거리는접촉으로프린팅을실시하였다. 그림 20 스텐실프린터 (MINAMI MK-878S) (3) 리플로우공정 리플로우공정은그림 21에서와같은리플로우머신 (MODEL- XPM2-1030) 을이용하여실시하였으며, Heating Zone :10 Zone, Cooling Zone : 3 Zone, MAX TEMP : 350 (Lead Free적용 ), FAN SPEED CONTROL(l000-3500RPM), COOLING SYSTEM, N2 SYSTEM의사양을갖추고있다. 그림 22와같은온도프로파일을가지도록가열존이설치된솔더링머신에넣고질소분위기에서리플로우를실시하였다. Initial Pre-Heating zone은여분의용제를제거하고, Soaking zone은플럭스의활성화, Reflow zone은활성화된플럭스에의한솔더의젖음성을증가시킨다.
그림 21 리플로우머신 (MODEL-XPM2-1030) 그림 22 리플로우머신의온도프로파일 그림 23은리플로우전후실리콘웨이퍼의형상을나타낸것이다. 좌측은리플로우전 UBM층만형성된것이고, 우측은솔더페이스트의인쇄를거쳐리플로우를완료한웨이퍼의형상이다. 그림 24는솔더페이스트의도포및리플로우후범프의형상을나타낸것이다. 솔더페이스트는무너짐없이일정하게형상을유지하고있는것을확인할수있다. (4) Dicing 공정 Dicing 공정은다이이몬드커터를이용하여실리콘웨이퍼상의패턴을각각의칩으로나누는공정이다. 그림 25에 Dicing 전후실리콘웨이퍼의형상을나타내었다.
그림 23 솔더페이스트도포전및리플로우후실리콘웨이퍼형상 (a) 전체형상 ( 좌 : 솔더페이스트도포전, 우 : 리플로우후 ) (b) 솔더페이스트도포전 (c) 리플로우후 그림 24 리플로우전후솔더범프형상
그림 25 실리콘웨이퍼형상 (b) Dicing 전, (a), (c) Dicing 후 (5) 솔더범프형상 그림 26은최종제작된플립칩범프에대한 SEM 이미지를나타낸것이다. 범프의크기는 120μm급으로 ±10% 이내의균일한크기를가지고있는것으로파악되었다. 범프의표면은찌그러짐이나결함이없는구형이며, 매끄러운표면을가지고있는것으로보이며, 품질은매우양호하다할수있다.
그림 26 플립칩범프의형상 3. 플립칩본딩시험 가. 플립칩본딩시스템 플립칩은매우미세한범프구조를가지고있기때문에일반적인리플로우장비를이용하여접합하기는힘들다, 따라서본기술지원에서는그림 27에서와같은전용접합시스템을이용하여접합을실시하였다. 접합시스템은독일 Finetech사의플립칩본딩시스템인 FINPLACER R Lambda 모델을사용하였다. 이장비의정확도는 1μm로정확한위치조정이이가능하다.
그림 27 플립칩본딩시스템 (a) 전체시스템 (b) 본딩및모니터링부 (c) 가열플레이트 플립칩본딩시스템은그림 28과같은구조로되어있다. - Base module with base plate, support arm, stationary beam splitter optics, Illumication microscope and positioning table, further placer control box, table foot switch and vacuum foot switch - Vision modules; side camera with common video monitor - Process modules; placer arm with positioning head, ultrasonic module - Auxiliaries; laser target finder 그림 28 플립칩본딩의작동원리
A: observation point(microscope or camera) B: working level C: bottom glass scale or substrate D: Surface of the heating E: UAP Upper Arm Position F: Top glass scale or component H: Working level and UAP must form angle of 90 플립칩본더의작동원리는여러가지방식이있으나본장비에서는그림 28에서와같이고정된 beam splitter(30) 를이용하여동시에두이미지 (C, F) 를겹쳐관측함으로써위치를정확히맞추는원리가적용되었다. 비디오시스템을이용하여두이미지를겹쳐서관찰하고포지션테이블을수동으로조작한다. 에어쿠션을사용하여조동조절을한다음, 마이크로미터의스크류를이용하여미동조절로정렬을맞춘다. 정렬시마크를확인하여칩의범프와기판의패드를일치시킨다음스타트하면칩은그림 G의포물선을따라이동하면서기판과접촉하게되고프로그램된열사이클을따라리플로우를실시하게된다. 나. 플립칩본딩과정 본기술지원에서는플립칩본딩시최적공정조건을파악하기위한실험을실시하였다. 그림 29는플립칩본더의자동사이클화면을나타낸것이다. 플립칩본더작동은전체사이클동안칩을위치시키는동작및칩과칩플레이서의분리, 그리고원하는온도까지가열, 유지, 냉각순으로이루어진다. 그럼 30은본연구에사용된플립칩의형태및접합부를나타낸것이다. 그림 30(a) 는접합전 PCB기판및플립칩의형태이고, 그림 30(b) 는플립칩본더를이용한접합시측면에서본개요도이다. 접합시플립칩과기판은그림 30(c) 에사와같이패턴을일치시켜야하며, 솔더범프의경우에는약간오차가있다하더라도용융응고시자기정렬에의해제위치를찾아들어가게된다. 이러한점에서솔더범프는 C4(Controlled Collapse Chip Connection) 공정으로불리기도한다. 그림 30(d) 는접합이완료된플립칩의형태를보여주고있다.
그림 29 플립칩본더의리플로우가열및칩모듈컨트롤사이클 그림 30 실험에사용된플립칩본딩시험칩및기판 (a) 접합전기판및칩 (b) 플립칩본더개요도 (c) PCB 기판및 FC의패턴 (d) 접합완료된플립칩
본지원에서는플립칩본딩공정시접합온도및유지시간의영향을파악하기위해표 5와같은조건으로접합을실시하였다. 그결과가열판의온도가 260 C미만에서는칩과기판이접합되지않는접합불량이었고, 260 이상인경우에는모두양호한접합부를얻었다. 여기서양호한접합부는플립칩본딩의경우접합이마지막공정이아니라최종적으로언더필 (Underfill) 과정을통하여접합부를보강하는공정이있으므로적절한힘으로플립칩과기판이분리가되지않는상태를의미한다. 표 5 플립칩본딩공정조건 ( 가열속도 : 10 C/sec) 다 X-ray 에의한플립칩접합부관찰 앞절에서접합된플립칩본딩시편에대하여내부결함을관찰하기위하여 X-ray 분석을실시하였다. 사용된장비는그림 31의 X-teck사제조장비이며, 90kV에서관찰을실시하였다. X선투과검사는외관검사만으로는내부에발생된균열을검사할수없기때문에도입된결함검사법이다. 특히최근의 BGA(Ball Grid Array) 나 CSP(Chip Scale Package) 등과같이 PCB에면실장된부품들은각단자들을결합상태의외부결함도외관관찰로는어렵기때문에 X선투과검사가효과적이다. 또한, 부품내부단자의와이어본딩상태나기포등의결함등도조사할수있는방법이다. X선투과검사기는 X선투과원리와영상처리기술을응용하여자동으로고속검사를함으로서내부결함을검사하는데, 최급에는 3차원으로검사하는장비도출현하여결함검출방법이더욱발전하고있다. X선투과검사결과는그림 32와같다. 그림에서와같이대부분의범프는양호한형태이나일부에서는내부에보이드 (void) 가관찰되었다.
이러한보이드의발생양상은크게차이는없으나온도가높은 280 의경우내부에상당한크기의보이드가관찰되었다. 이와같은조대한보이드의형성은리플로우사이클에기인한다. 현재까지의보고에의하면, 솔더범프의보이드는신뢰성면에서우려할만한것이아닌것으로판명되었지만보이드의존재는공정매개변수의조정이필요함을시사해주는데, 보이드의발생원인은크게두가지이다. 첫째는솔더에서방출되기에시간이부족해서솔더안에그대로갇히게된플럭스와둘째로잘못세정된보드의오염때문이다. 보이드는솔더내부에서다른영역보다무게가더가벼우며, 일반적으로패키지전체에걸쳐불규칙하게발견된다. 한편, 보이드는 BGA 솔더볼에서, 또는솔더조인트와 BGA와의언더페이스에서또는솔더조인트와 PCB의인터페이스에서발견되며또, 솔더볼의보이드가다른보이드를낳을수있다. 보이드는리플로우된솔더조인트내부로파급될수있는데이것은부품원래의솔더볼안에있는보이드에의해서그렇게될수도있고, 또는라플로우접합공정도중에그렇게될수도있다. 보이드는또한 BGA를 PCB에접합하는도중에 PCB 와볼의인터페이스근처에서형성될수도있다. 이보이드는용해된솔더가고형화되는과정에그안에갇히게된플렉스증기 ( 또는휘발성물질 ) 에의해서리플로우솔더링공정도중에형성된다. 또한보이드는 PCB의비아로부터팽창하는공기에의해서형성될수도있다. 대부분의보이드는리플로우된솥더조인트의중간내지위에서발견되는데갇혀있는공기방울및 PCB의 BGA랜드에도포된플럭스에서증기화된플럭스가리플로우프로파일도중에위로올라간다. 이같은현상은도포된플럭스와 BGA의부서질수있는공융솔더볼이리플로우프로파일도중에함께녹을때발생한다. 갇혀있는공기든또는기화된플럭스든간에리플로우프로파일사이클이이들이빠져나가기에충분한시간을허용하지않아융해된솔더가리플로우프로파일도중에차가운영역에서고형화될때보이드가형성된다. 따라서리플로우프로파일이보이드형성에한몫을하게된다. 보이드는솔더를약화시키며, 또한보이드로인해서솔더의단면적이작아지면서열이송능력을현재보다더떨어뜨린다. 때문에기능성이낮아진다는점에서신뢰성에부정적인영향을미친다. 보이드의크기가크면피해도더크지만기존의작은보이드일지라도리플로우과정에한데l 합쳐져서큰보이드를형성하는경우가있다.
그림 31 X-ray 장비
그림 32 X-ray에의한플립칩범핑접합부 (a) #3 (b) #3 기공부 (c) #4 (d) #4 기공부 (e) #5 (f) #5 기공부 (g) #6 (h) #6 기공부 (i) #7 (j) #7 기공부
라. 플립칩접합부단면관찰 그림 33은각공정변수에따른플립칩접합부의단면을나타낸것이다. SEM 사진에서아래쪽은 PCB기판의패드층이고위쪽은플립칩의 Si기판층이다. 대체로양호한접합부를형성하고있는것을관찰할수있다. 그림 33(a) 부터 (c) 를비교시피크온도가증가함에따라램프의전체형상에는크게변화가없는것으로파악된다. 솔더범프가융점이상으로가열될경우, 그이상의가열이접합패드와솔더의계면에서의반응에는영향을줄수있으나매크로한형태에는영향을주지않는것으로보인다. 한편, 그림 33(d) 에서와같이유지시간이짧은경우에는낮은피크온도와짧은유지시간의영향으로일부솔더범프가모두용융되지못한형태가관찰되기도하였다.
그림 33 공정변수에따른플립칩본딩접합부단면 (a) #3 (b) #4 (c) #5 (d) #6 (e) #7 따라서, 리플로우사이클은솔더의융점이상으로가열하되패드와솔더의계면에악영향을미치지않는범위내에서충분한시간을유지하여용융부를형성할수있도록공정조건을최적화할필요가있다. 이때접합부내부의결함발생유무와접합강도와의상관관계도고려되어야한다. 특히플립칩의경우피치간격이매우협소하므로마이그레이션발생유무도중요한고려변수이다. 솔더범프의성분분포를파악하기위해 EDS 분석을실시하였다. 그림 34는그결과를나타낸것이다사용된플립칩범프의조성이 Sn-Bi-Cu-In이므로내부의조성분포는 Sn 기지에 IMC가석출되는형태로나타나는것을관찰할수있다. EDS spot 분석에의해기지는대부분 Sn으로구성되어있으며, 내부의 IMC는 Cu, Bi 조성임을확인할수있다. 한편솔더범프와 PCB의 Cu pad와의계면에서의계면반응층을관찰한결과이들의계면에서는연속된 IMC가형성되어있는것을관찰할수있는데 EDS spot 분석결과는 Sn과 Cu의화합물임을알수있다. 일반적으로 Sn-base 솔더와 Cu 기판계면에서형성되는 IMC(Inter-Metallic Compound) 는 Sn-rich Cu 6 Sn 5 (η-phase) 와 Cu-rich Cu 3 Sn(ε-phase) 가형성될수있다.
따라서본결과에서는화학조성비를고려시연속된형태의 IMC가 Sn-rich Cu 6 Sn 5 (η-phase) 인것으로사료된다. 이러한화합물은시효처리또는제품의작동시발생되는열등에의해성장을하게되고계면의형상도변화하여전기적, 기계적특성에미치는영향은매우크다고보고되어있다. 특히패키지의미세화경향으로인해솔더접합부의크기또한작아지게됨에따라접합부에서차지하는 IMC의부피분율은더욱증가하게되며이는접합부의신뢰성에더욱큰영향을미칠수있다.
그림 34 플립칩접합부의 EDS 분석결과 마. 플립칩접합부전단시험 솔더범프의신뢰성평가방법으로전단시험을실시하였다. 솔더범프의전단강도를측정하기위해 BT 2400 본더테스터를이용하여솔더범프의전단시험을실시하였다. 각시편은임으로 25개의솔더범프를추출하여시험하였으며, 이때팁과시편사이거리는 10μm, 전단속도 0.11mm/s로실시하였다. 실리콘기판위에형성된솔더범프의전단강도를측정한결과 5N이상의양호한강도를가지고있는것으로파악되었다. 그림 35는플립칩본딩시스템을이용하여접합된플립핍의형상을나타낸것이다, 접합전 PCB기판의패턴은그림 35(a) 와같다. 리플로우과정을거친칩은그림 35(b) 와같이접합이되고, 칩을제거시그림 35(c) 에서와같은기판의형상을관찰할수있다.
그림 35 플립칩본딩결과 (a) 접합전 PCB (b) 접합후 (c) 칩제거시 그림 36은칩제거기판의확대된이미지이다. 접합전 PCB 기판의패드는원형의형태임을관찰할수있다. 칩이제거된기판의패드에서는그림 36(b) 에서와같이사각형의형태와원형의형태가공존된형상을관찰할수있는데이는접합부의파단이어디에서발생하였는지에기인한다. 즉, 그림 36(c) 에서와같이원형의형태를가지는파단부는그림 37(a) 에서와같은파단모드를통한탈락의형태로써기판패드에접합된솔더의일부가남아있는것이관찰된다. 한편, 그림 36(d) 의파단형태는그림 37(b) 의모드와일치하는형태로나타났다. 이는솔더범퍼의 top 면에접합된칩의 UBM층이칩과의계면에서파단되어나타나는형태이다. 본접합부에서는대부분의패드에서그림 36(d) 의형태가관찰되었다. 이경우솔더범퍼는기판패드와양호한접합부를형성한것으로판단할수있다.
그림 36 칩제거기판의패드형태 (a) 접합전기판의패드 (b) 칩제거기판 (c) A의확대이미지 (d) B의확대이미지
그림 37 플립칩본딩접합부의파단유형
제 4 장목표달성도및관련분야에의기여도 본기술지원을통하여지원목표는다음과같이달성되었다. (1) Sn-Bi-Cu-In계무연솔더패이스트의 fine pitch 특성향상 - Sn-Bi-Cu-In계무연솔더페이스트의플럭스함량최적화 : 플럭스함량을개선함으로써미세피치구현달성 - 솔더분말미세화를통한 fine pitch 인쇄성및부품장착성개선 : Type 6급의솔더분말은 5~15μm급의범위를가짐으로써미세피치인쇄가능 - 산화방지를통한 soldering defect 발생억제 : 분말의미세화에따라산화발생이증가하나공정컨트롤을통한산화억제 (2) 무연솔더페이스트를이용한 flip chip solder bumping - 스크린전사를이용한 bump 제조 : 200μm이하급의솔더범프형성 - 리플로우공정에따른 bumping 특성평가 : 솔더범프의균일성 ±10% 이내달성 (3) 무연솔더페이스트특성및 flip chip bump의접합특성평가 - 개선솔더페이스트의기본물성평가 (JIS Z 3284) : 젖음성및인쇄성문제없음 - Flip chip bump 접합특성평가 ( 전단시험, 고온방치시험 ) : 솔더범프의전단시험결과강도 5N이상을가지는것으로확인됨 이상의결과와같이본기술지원을통하여고가의 Sn-Ag-Cu계를대체하여 Sn-Bi-Cu-In계조성의플립칩범프를제조할수있는토대를마련하였고, 미세피치에대한솔더페이스트특성을향상시키는데기여하였다.
제 5 장기술지원결과의활용계획 본기술지원의결과는다음과같이활용될수있다. 1. 미세피치형솔더분말및솔더페이스트제조 ; 보다경박단소해지는휴대용전자기기의발전추세에대응하는미세솔더분말의특성개선및솔더페이스트의솔더링특성을개선하는데활용. 2. 극미세피지의솔더패턴형성 ; 플립칩범핑용솔더페이스트는극미세피치의솔더패턴을형성할수있으며, 이를이용한전자부품의소형화, 모듈화를추구할수있음. 3. 무연솔더플립칩범프제조 ; 플립칩범핑방식에는여러가지가있으나대량제조방식으로는솔더프린팅방식이경제적이며, 솔더페이스트는직접범핑을하는데활용할수있음. 4. 플립칩본딩공정적용 ; 플립칩본딩시가열온도및유지시간에따라접합특성이달라질수있으므로, 본지원에서실시한공정조건은제조시가이드로활용가능함.
제 6 장참고문헌 1. R.R.Tummala, E.J.Rymaszewsi, Microelectronics packaging handbook, Van nostrand reinhold, 1989 2. D.A.Doane, P.D.Franzon, Multichip module technologies and alternatives, Van nostrand reinhold, 1993 3. S.M.Sze, VLSI Technology, McGraw-Hill, 1983 4. Hwang.J.S : electrochemical publication LTD, 1995 5. Kopp.D and Zarrow P. : Surface mount technology, 1995 6. Curtin.M : Surface mount '90 exposition and coference, 1990 7. Gray T.Marks, Jerry E. Sergent : the electroformed stencil : A solution to printing solder paste for fine pitch devices