DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

서하 주
5 years ago
Views:

10 특집 : 고밀도전자패키징 High Density Stacking Process and Reliability of Electronic Packaging Young-Eui Shin, Jong-Min Kim, Young-Tark Kim and Joo-Seok Kim 1.

1 10 특집 : 고밀도전자패키징 High Density Stacking Process and Reliability of Electronic Packaging Young-Eui Shin, Jong-Min Kim, Young-Tark Kim and Joo-Seok Kim 1. 서론 전자 전보통신산업의급속한발달에따라전자패키징기술분야에서는시스템의보다빠른신호처리와고성능, 다기능화가요구되고있으며, 이를뒷받침하기위한패키징기술도더욱고집적화, 미세피치화가요구되고있다. 따라서전자패키징의고밀도실장프로세스를확보하기위한많은연구가진행되고있으며, 그과정에서무엇보다도그에대한신뢰성확보가중요한과제라고할수있다본논문에서는국제적규약에의한무연솔더링대책에관하여소개하고, 최신전자패키징기술로서주목받고있는무연솔더적용시의문제점과도전성접착제 (Conductive Adhesives) 접속기술및 3차원실장 (3D Packaging) 기술에대하여논하고, 전자부품의열피로파괴특성에대한신뢰성평가와플립칩의무플럭스접합에대해서간략히기술하고자한다. 2. Lead-Free Soldering 2.1 납의환경규제이슈 전자산업의발전과함께급증하고있는전자제품의폐기물이주는심각성에대하여세계각국이공통적으로인식하고있으며유해원소에대한법적규제화가이루어지고있다. 폐기물로부터유해원소를제거하여리사이클이나폐기처리를쉽게하는것은안전한사회시스템을위한필수조건이다. EU는 2006 년부터폐기되는전자제품의양을제한하기위하여 WEEE 법안과특정위험물질사용제한 (RoHS) 지침을확정하였으며 2006 년 7월부터납을비롯한환경유해원료를사용한전자부품수입품에대한실질적인규제에나설전망이다. 납등의중금속의오염이주는심각성은무엇보다급성독성도문제지만, 축적성이높고만성독성이염려된다는점이다. 전자기기에함유된납은, 솔더에포함된납뿐만아니라브라운관이나세라믹칩부품 ( 콘덴서 ) 에도다량으로함유되어있다. 그중유독솔더중의납이문제로대두되는이유는전자기기의폐기시납이산성비레벨의 ph에서쉽게용출된다는점이다. 아래 Fig. 1에나타낸바와같이용출된납은지하수를오염시키게되고, 오염된지하수는인체에흡수시지능저하, 생식기능저하등의심각한해를끼치게된다. 2.2 무연실용화의과제 각종환경규제관련무연솔더링개발을위해세계각국은프로젝트를통해무연솔더에대해연구해오고있다. 이러한무연솔더가주로사용해오던 Sn-37Pb 솔더의대체재료로써갖추어야할요구특성을살펴보면 (1) 낮은융점전자부품을손상입히지않고솔더링할수있다는관점으로부터, 현재의전자부품의내열성범위내에서 Acid rain Exposure to lead by acid rain Lead percolates land Disorders of brain and nervous Ingest water Pollured undergroung water by lead Fig. 1 납이환경및인체에미치는영향 118 Journal of KWS, Vol. 24, No. 2, April, 2006

11 솔더링을해야만하고, Sn-Pb 공정의 183 융점에가까운융점을갖는솔더여야할필요가있다. 융점이높은솔더를사용하면솔더링공정시전자부품의내열온도를초과할수가있기때문이다. (Wetting 개선 ) ( 융점저하, Wetting 개선 ) (2) 젖음성기본적으로솔더링이가능하기위해서는도금을포함해서전자부품의전극모재 (Cu, Ni, Ag 등 ) 에잘젖어야하는것이중요하다.

브릿지, 솔더볼, 미납등의불량은솔더합금의젖음특성과밀접한관계가있어솔더합금의선정이무엇보다중요해진다. 이외에도재료의안정성, 독성문제, 경제적인입장에서의공급의안정성이나가격또한무연솔더가갖추어야할주요한인자들이다. 2.3 각종 Sn 공정솔더들의특성현재까지실용화된무연솔더는아래 Fig.

2 11 솔더링을해야만하고, Sn-Pb 공정의 183 융점에가까운융점을갖는솔더여야할필요가있다. 융점이높은솔더를사용하면솔더링공정시전자부품의내열온도를초과할수가있기때문이다. (Wetting 개선 ) ( 융점저하, Wetting 개선 ) (2) 젖음성기본적으로솔더링이가능하기위해서는도금을포함해서전자부품의전극모재 (Cu, Ni, Ag 등 ) 에잘젖어야하는것이중요하다. (3) 신뢰성완성된솔더접합부가사용환경에따라장시간동안안정된접합상태를유지해나가기위해서는, 솔더합금과소재가금속적으로강한결합을형성해야하며, 합금자체의접합강도가충분해야할것이다. 특히장기신뢰성이라는측면에서는전자기기특유의열피로에강한특성이요구된다. (4) 작업성솔더의작업성관점에서보면솔더링불량발생이적지않다는것이문제로된다. 브릿지, 솔더볼, 미납등의불량은솔더합금의젖음특성과밀접한관계가있어솔더합금의선정이무엇보다중요해진다. 이외에도재료의안정성, 독성문제, 경제적인입장에서의공급의안정성이나가격또한무연솔더가갖추어야할주요한인자들이다. 2.3 각종 Sn 공정솔더들의특성현재까지실용화된무연솔더는아래 Fig. 3에나타낸것처럼주로 4종류의공정합금에필요에따라제1, 제 2원소를첨가하여특성을개선해서실용화되어왔다. 현재개발된각종무연솔더는 Sn-Pb 공정솔더에비해장단점이있다는것을이해해서종합적인특징을고려해서선정되고개선되어야할것이다 1). ( 융점저하, Wetting 개선 ) (Wetting 개선 ) Fig. 3 각종 Sn 공정솔더의융점과특성개선을위한첨가물 2.4 Lift-Off 대책 무연솔더의양산적용은일본전장업체가주도적인역할을해오고있으며, 양산적용시현실적으로문제가되었던불량으로리프트오프문제가부각되었다. 무연솔더중에서대표적으로사용하고있는합금계열은 Sn-Ag-Cu 솔더와 Sn-Cu 솔더로압축되어왔다. 이런 Sn-Ag-Cu 계의공통적인문제는, 융점이높고젖음성이나쁘다고하는공통적인특징이지니고있다. 또한플로우솔더링의경우에는브릿지, 고드름현상의발생등과같은제조상의불량이발생하기쉽고, 리플로우솔더링시문제점들중최대문제는리프트오프의발생으로, 솔더접합부가솔더링직후에솔더필렛이프린트기판의랜드에서박리하는경우와랜드나모재로부터박리되는랜드박리현상등이문제시되고있다. 이러한리프트오프현상을막기위한대책으로는다음과같은사항들을고려하여현상을최대한저지할수있다 2). 평면기판을사용한다. 고액공존영역폭이넓은합급의선택을피한다, 피플로우공정시냉각속도를빨리한다. 솔더합금원소의미세화 기판의재질및열설계를고안한다 3. Conductive Adhesives Fig. 2 무연솔더가갖추어야할요구특성 본장에서소개할도전성접착제는이미오래전부터사용되어오고있던재료였으나, 전통적인솔더링영역에서그다지큰관심을끌지못하고있다가앞서기술한바와같이환경적인문제등으로인하여무연솔더와더불어기존솔더의주요한대체재료로서현재폭넓게사용되기시작하였으며관련재료의연구및개발이진행되고있다. 大韓熔接學會誌第 24 卷第 2 號, 2006 年 4 月 119

3 12 이렇듯대체재료의하나로주목받고있는도전성접착제는일반솔더에비해다음과같은장점을가지고있다 3). Conductive particle Component metallization ICA 저온프로세스가가능 ( 낮은열응력 ) 열피로특성향상 환경친화적 ( 무연, 독성금속미함유 ) 프로세스간이화 ( 무플럭스, 세척공정불필요 ) 솔더링이불가능한재료및폭넓은재료에사용가능위와같은잠재적인우수한특성으로인하여, 재료뿐만아니라 PEP (Polymetric Electronic Packaging) 기술개발이활발히진행되고있다. 도전성접착제는크게두종류로구분할수있는데, 하나는전류가모든방향으로흐를수있는등방성도전성접착제 (Isotropic Conductive Adhesives : ICAs) 와오직 z축방향으로만흐를수있는이방성도전성접착제 (Anisotropic Conductive Adhesives : ACAs) 로나눌수있다. 3.1 ICAs 접속프로세스최근에는도전필러입자의형상은구형과많은점 면접촉을위하여플레이크 (flake) 형상의입자를사용하고있다. 그러나이러한도전성복합재료는위에서언급한바와같이솔더접합에비해낮은도전성, 불안정한접촉저항, 낮은접합강도, Ag 이온마이그레이션 (ion migration) 등의커다란단점을가지고있다. 이런단점을극복하고자도전입자재료로 Ag 입자와솔더입자를혼합한재료, Cu 입자와솔더, Sn이도금된 Cu 입자, Ag가도금된 Cu를사용한재료가개발되기도하였다. 한편, Ag 마이그레이션문제점을보완하기위해 20 % 의 Pd을포함한 Ag-Pd 합금을이용한접착제를이용한스터드와이어 (stud-wire) 접속프로세스가개발되기도하였다 4). 또한, ICA에 Ag 필러입자와저융점합금필러입자를혼합하여기재가완전경화되기전에저융점재료를충분히용융시켜단자와 Ag 필러간에젖음 (wetting) 으로써금속학적결합을통해전기적특성을향상시키고있다 5). 이외에도금속필러위에저융점재료를도금하여저융점재료의용융에의한금속학적결합을이용한사례도보고되었다 6). 일반적으로 ICAs 의접속프로세스는 Fig. 4에나타낸것과같이 ICAs 를전기적인연결이요구되는금속패드위에만국부적으로도포한후, 부품및칩을장착하고열을가하여수지를경화시키는방법을사용한다. Substrate matallization Polymer Fig. 4 ICAs 접속프로세스 3.2 ACAs 접속프로세스 ACAs 에는상당히다양한종류의도전입자를사용하고있는데 Au 입자, Au가도금된금속 (Ni, titanium oxide 등 ) 입자, Au가도금된플라스틱 (acrylic rubber, polystyrene 등 ) 입자와앞선입자들위에프로세스중에쉽게파괴되고용융될수있는절연막을입힌입자, 솔더 (Bi, Sn-58Bi 등 ) 입자등을함유한 ACAs 가개발되고있다. 아래의 Fig. 5에 ACAs 접속프로세스를도식화하였다. 그림에서알수있듯이전극사이의도전은전극패드위에갇혀진도전입자에의해이루어지는것을알수있다. 따라서최종적인접합부의도전성은패드위의평균필러입자수, 필러입자의압축정도등에의해결정된다. 이러한접합부의성능은접합온도및시간, 접합압력과분포, 기판및범프의평탄도, 필러입자분산도및크기분포등의변수들에의해영향을받게된다 7). 4. 3D & Opto-Electronics PKG 전자제품의고성능화에함께패키지기술도보다고집적화와미세피치화되어가고있다. 이에따라기존플립칩접합방법에서의고집적화와미세피치의한계를극복하기위한패키징방법으로기판위에칩을여러개를적층시켜접합시키는 3D 패키징기술이대두되고있다. 여러개의칩간의전기신호교환과, 접합을위해 Si 칩에미세관통홀을형성한후그안에 Cu를채운후, 이를통해전기적신호의교환이가능하게한후각칩 Conductive particle Chip Bump ACA Substrate Electrode pad Polymer Fig. 5 ACAs 접속프로세스 120 Journal of KWS, Vol. 24, No. 2, April, 2006

그러나이경우문제점으로지적되는레이저를사용함에따른 Si 칩의열손상을최소화하기위하여레이저의종류, 에너지출력, 반복주파수, 가공방법, 조사시간등의변수를조절하여최소한의열손상을갖는최적의가공조건을산출할필요가있다. 아래의 Fig.

4 13 을범프를이용하여접합하는방식을취하게된다. 여기에서 Si 칩에미세관통홀을형성하는방법으로레이저어블레이션과반응성이온에칭을사용하는 2개의방법에대해소개하고자한다. 4.1 Laser Ablation 레이저를이용한미세관통홀형성방법은에칭방법에서일반적으로사용되는마스크를사용하지않고비접촉으로임의로가공위치를결정하고, 조건에따라미세관통홀의직경또한임의로결정할수있는장점을가지고있다. 그러나이경우문제점으로지적되는레이저를사용함에따른 Si 칩의열손상을최소화하기위하여레이저의종류, 에너지출력, 반복주파수, 가공방법, 조사시간등의변수를조절하여최소한의열손상을갖는최적의가공조건을산출할필요가있다. 아래의 Fig. 6은 IFRIT-Femtp Laser 를사용하여 100Hz의주파수, 출력 29mW, 20times trepanning 조건을주어, 두께 170 μm의 Si 웨이퍼에미세관통홀을가공한표면및단면사진을나타낸것이다. 그림 (a) 에서보듯이관통홀주변으로레이저조사시발생한열영향부가홀중심으로약 400 μm정도퍼져있는것을볼수있다. 또한관통홀주변에가공시발생한미립자의부착이발생한것을알수있다. 따라서레이저가공시가공부주변에미립자의부착을방지할수있는방지책이필요할것으로관찰되었다. (a) μm 결론적으로레이저의반복주파수, 출력, 조사시간등의변수가커질수록열영향부가증가하게됨을확인할수있었다. 또한, Si 웨이퍼의두께와홀의측벽가공도를고려할때, 이런가공인자들을각공정에맞게제어할필요성이있다 8). 4.2 RIE (Reactive Ion Etching) 에칭을사용한미세관통홀형성방법은대표적으로 RIE(Reactive Ion Etching) 를이용하여구현하는방법이있다. 이방법은식각장치를이용하여 Si 웨이퍼두께를모두식각하여미세관통홀을얻는방법이다. 세부적으로는 ICP(Inductively Coupled Plasma) 타입의플라즈마소스 (source) 를사용한균일한이방성식각을통해미세관통홀을가공하여레이저방법과비교평가하였다. 이방법의경우, 앞서기술한레이저를이용한미세관통홀형성시문제점으로지적되는열손상이거의없고수십μm의홀가공이가능하다는것을실험을통하여확인할수있었다. 그러나임의의직경을갖는미세관통홀을얻기위해서는원하는직경에맞는마스크 (mask) 를별도로제작해야하는번거로움과함께가공시간이상대적으로길고, 반응부산물 (polymer) 이재분해, 재축적되는현상이생길수있어공정재현성이저하되는문제점을지니고있다. 앞서기술한두가지방법모두 100 μm전후의직경을갖는양호한미세관통홀을가공할수있는것을실험을통해확인하였으며, 이후관통된홀측면에 Cu 전극막을접착력및균일성을유지하면서접착시키는공정을연구검토중에있다. 궁극적으로수십μm직경의초미세홀을얻기위해서는칩에손상을주지않으면서도균일하고공정재현성을유지하는가공프로세스확립이중요하며, 현재도체계적인연구활동이지속적으로진행되고있다. (b) μm Fig. 6 Si 웨이퍼관통홀의 (a) 표면사진및 (b) 단면사진 5. Evaluation & Reliability Method 전자부품및시스템에있어신뢰성 (Reliability) 이란, 사용자가제품의사용기간에있어얼마나사용자가편리하게사용할수있는정도를나타내는척도라고볼수있다. 생산자의입장에서본다면신뢰성이란제품의수명과연관된다. 즉보다높은신뢰성, 보다긴수명을가진제품을설계하기위해서는제품의생산또는설계과정에있어신뢰성의확보가절실하게요구된다. 특히전자산업에있어서제품의불량은대부분사소 大韓熔接學會誌第 24 卷第 2 號, 2006 年 4 月 121

14 한마이크로패키지상의결함에서발생된다. 결국칩내부의미세균열이제품전반의불량을가져오는경우가대부분이다. 전자패키지접합부의파괴의 70% 정도가열팽창계수 (CTE) 의차이에의해발생하는열피로 (Thermal Fatigue) 및열, 환경하중에의해이루어진다.

결국두물체를접합시킨솔더볼부분에응력이작용하게되며직접적인파괴를가져올만큼의응력이아닐지라도장시간에걸친반복된응력으로인해파괴가일어나게된다.

솔더볼부분의빈공간을폴리머로채워주어양쪽에서작용하는응력을완화시켜주는역할을하게된다. 특히언더필로사용되는폴리머의조성에따라강도값의변화를가져오기도한다.

Fig 8, 9에서 a) 는실제열피로실험을통한 μ- BGA와 QFP에서의파괴단면이며, b) 는유한요소해 석을통해얻어진응력집중부분을나타낸것이다. Fig 8과 9에서알수있듯이대부분수치해석을통해얻어진응력집중부에서파괴가일어남을알수있다 9-10). 아래의 Fig.

5 14 한마이크로패키지상의결함에서발생된다. 결국칩내부의미세균열이제품전반의불량을가져오는경우가대부분이다. 전자패키지접합부의파괴의 70% 정도가열팽창계수 (CTE) 의차이에의해발생하는열피로 (Thermal Fatigue) 및열, 환경하중에의해이루어진다. 특히금속은온도에따라길이방향의변화가일어나게된다. 이로인해아래의 Fig. 7과같이서로다른물체의경우열팽창계수의차이가나타나게되므로서로다른두물체의길이방향증감의차이가발생하게된다. 결국두물체를접합시킨솔더볼부분에응력이작용하게되며직접적인파괴를가져올만큼의응력이아닐지라도장시간에걸친반복된응력으로인해파괴가일어나게된다. BGA 의경우가운데위치한솔더볼이이러한응력을완화시켜주며, QFP 의경우 Lead 의 damping 효과를통해어느정도응력값의완화를얻을수있다. Fig. 7의아래쪽그림은이러한솔더볼부분에집중되는응력을완화시키는방법중의하나로언더필을공급하는방법이다. 솔더볼부분의빈공간을폴리머로채워주어양쪽에서작용하는응력을완화시켜주는역할을하게된다. 특히언더필로사용되는폴리머의조성에따라강도값의변화를가져오기도한다. 열팽창계수의차이에의한이러한열피로파괴를막는방법으로는언더필을적용하는방법이외에도패키지의설계자체에서온도차를최소화할수있도록설계하는방법등이있다. 열피로로인한파괴는실제실험을통해관찰할수있으며또한유한요소해석 (FEA) 을통한수치해석을통해그수명을예측할수있다. Fig 8, 9에서 a) 는실제열피로실험을통한 μ- BGA와 QFP에서의파괴단면이며, b) 는유한요소해 석을통해얻어진응력집중부분을나타낸것이다. Fig 8과 9에서알수있듯이대부분수치해석을통해얻어진응력집중부에서파괴가일어남을알수있다 9-10). 아래의 Fig. 10은유한요소해석을통해파괴수명 a) Thermal Fatigue Failure b) stress distribution Fig. 8 μ-bga Packaging Thermomechanical deformation without underfill BGA heating cooling a) Thermal Fatigue Failure Solder ball PCB Thermomechanical deformation with underfill underfill Fig. 7 온도변화에의한거동변화 b) stress distribution Fig. 9 QFP Packaging 122 Journal of KWS, Vol. 24, No. 2, April, 2006

15 Fig. 10 유한요소해석을통한파괴수명예측을예측하는과정을나타낸것이다. 이러한수치해석의결과는 Von-mises 항복조건식과 Coffin-Manson 식등을통해열피로파괴에이르는수명을예측할수있으며, 해석방법은크게변형률과에너지법을근거로계산을하고있다. 다만수치해석을통해얻어진수명의경우실제실험을통해얻어진결과와다소차이가존재할수있다.

Fluxless Flip Chip Bonding 솔더링공정 (Soldering process) 을사용한플립칩본딩기술은, 일반적으로플럭스를도포하여리플로우 (reflow) 공정을통해기판과칩의패드를솔더로접합하는기술이다. 플럭스를세척한후, 언더필을충진및경화시켜서기판과칩의신뢰성을높여준다.

6 15 Fig. 10 유한요소해석을통한파괴수명예측을예측하는과정을나타낸것이다. 이러한수치해석의결과는 Von-mises 항복조건식과 Coffin-Manson 식등을통해열피로파괴에이르는수명을예측할수있으며, 해석방법은크게변형률과에너지법을근거로계산을하고있다. 다만수치해석을통해얻어진수명의경우실제실험을통해얻어진결과와다소차이가존재할수있다. 이는실제실험의경우파괴에이르게하는변수가다양하며, 또한다양한파괴기구 (failure mechanism) 를통해파괴가일어나기때문이다. 따라서항상수치해석을통한수명예측과이를보완하기위해실제실험을병행하여해석과고찰이수반되는연구를수행되어야할것이다. 6. Fluxless Flip Chip Bonding 솔더링공정 (Soldering process) 을사용한플립칩본딩기술은, 일반적으로플럭스를도포하여리플로우 (reflow) 공정을통해기판과칩의패드를솔더로접합하는기술이다. 플럭스를세척한후, 언더필을충진및경화시켜서기판과칩의신뢰성을높여준다. 여기서플럭스는솔더링공정에서솔더의젖음성향상과산화막제거등중요한역할을하지만, 솔더링후에는일반적으로유해한잔류물이솔더링접합부에남아서접합부주위의부식과절연저항감소등을유발한다. 또한플럭스잔사를제거하기위한 CFC(chloro flouro carbon) 솔벤트 (solvent) 로인한오존층파괴 Si Substrate (1) Sputter cleaning (2) Location & Heat Oxidation 등의심각한환경문제를야기하기도한다. 이러한이유로인하여플립칩같은미세한피치의전자부품과광통신부품등에는플럭스를배제하려는경향이많다. 이에대응하기위한플럭스리스솔더링의여러가지공정중, 한가지방법이플라즈마크리닝후플럭스리스솔더링을하는것이다. 플라즈마처리는금속표면의산화막을제거하는데효과적이며, 이로인해솔더링성을향상시킬수있다 11). 플라즈마크리닝처리가접합성을향상시킨다는보고들이많이있는데, 예를들어, Ni층이도금된금속기판위의 Sn-Pb 솔더접합부에 Ar+ 을스퍼터링하면접합부에기공을감소시킬수있다 12). 또, PBGA (Plastic Ball Grid Array) 에서 O 2, Ar, Ar-H 2 플라즈마처리를행하면, 솔더마스크와성형재료 (molding compound) 의접합성과와이어의접합강도를향상시킨다는보고도있다 13). 이와같이플라즈마클리닝을통해플럭스잔사에의한문제점을해결하고, 기판과성형재료의접합강도를향상시킨다는장점을얻을수가있다. 7. 결론및요약 본논문에서는전자패키징의고밀도실장프로세스와관련하여많은연구와개발이이루어지고있는무연솔더의양산적용시의문제점및도전성접착제및 3차원패키징기술과신뢰성평가방법등을개략적으로소개하였다. 현재국제적규약에의한무연솔더의사용이의무화되어가고, 이에따라기존솔더의전기적접속성, 열도전성, 접합성등의특성을확보하기위한새로운재료및공정에대한연구및개발이필요한시점이다. 또한기존의접합방법에서의고집적화및미세피치의한계를넘기위한 3차원패키징기술등이시도되고있다. 따라서신소재개발및공정변화에맞는새로운신뢰성평가방법의도출도필요하다. 아울러국내대학및관련연구소에서도국제경쟁력을향상시키고차세대첨단산업분야의신기술을확보하고이를선도하기위한체계적인연구활동이요구된다. 후기 Ni/Au Ar (Hight Purity N2 Atmosphere) Ceramic substrate Fig. 11 플럭스리스플립칩본딩공정 본연구의일부는과학재단특정기초연구과제 (R ) 의지원으로수행되었으며, 관계자여러분께감사를드립니다. 大韓熔接學會誌第 24 卷第 2 號, 2006 年 4 月 123

16 참고문헌 1. 정재필, 신영의, 임승수 : 무연마이크로솔더링 2. JEITA 무연솔더실장편집위원회 : 무연솔더실장기술 3. D. Wojciechowski, J. Vanfleteren, E. Reese and H. - W. Hagedorn, Microelec. Relia., 40 (2000), 1215 4. Y. Bessho et al., Proc.

Elec. Mater., 28-11 (1999) 1314-1318 7. J. Liu : Conductive Adhesives for Electonics PKG, Electrochemicl Publications Ltd., 1999, 212 8. 신영의, 정승부, 정재필 : 차세대고밀도 3 차원적층실장에관한연구, 과학재단연구보고서, 2005 9.

, International Journal of Korean Welding Society 4-1 (2004) 10. Young-Eui Shin, Yeon-Sung Kim, Hyoung-il Kim, Jong-Min Kim, Koung Ho Chang and Dave F.

7 16 참고문헌 1. 정재필, 신영의, 임승수 : 무연마이크로솔더링 2. JEITA 무연솔더실장편집위원회 : 무연솔더실장기술 3. D. Wojciechowski, J. Vanfleteren, E. Reese and H. - W. Hagedorn, Microelec. Relia., 40 (2000), Y. Bessho et al., Proc. Int. Microelec. Conf., , K. S. Moon et al., IEEE Trans. Components and Packag. Technol., 26-2 (2003), S. K. Kang et al., J. Elec. Mater., (1999) J. Liu : Conductive Adhesives for Electonics PKG, Electrochemicl Publications Ltd., 1999, 신영의, 정승부, 정재필 : 차세대고밀도 3 차원적층실장에관한연구, 과학재단연구보고서, Young-Eui Shin, Jong-Min Kim, Young-Wook Ko : Thermal Fatigue Life of Underfilled μ BGA Solder Joint., International Journal of Korean Welding Joint., International Journal of Korean Welding Society 4-1 (2004) 10. Young-Eui Shin, Yeon-Sung Kim, Hyoung-il Kim, Jong-Min Kim, Koung Ho Chang and Dave F. Farson : Selection of Proper Fatigue Model for Filp Chip Package Reliability., Materials Science Forum 502, S.M.Hong, C.S.Kang, J.P.Jung : Flux-free Direct Chip Attachment of Solder-Bump Flip Chip by Ar+H 2 Plasma Trestment., Journal of Elect. Materials, (2002) 12. J.Onuki, Y.Chonan, T.Komiyama and M.Nihel : Influence of soldering condition on void formation in large ara solderjoints, Materials Trans., 43-7 (2002) 13. C.Lee, R.G., K.Nyunt, A.wong, R.C.E.Tan, J.W.L.Ong : Plasma cleaning of PGA package, Physical & Failure Analysis of IC., Proceedings of the th International Symposium, 신영의 ( 辛永議 ) 1956 년생 중앙대학교기계공학부교수 마이크로시스템패키징, 마이크로접합, 인터페이스미케닉 shinyoun@cau.ac.kr 김영탁 ( 金寧鐸 ) 1956 년생 중앙대학교기계공학부 메카트로닉스, 로보틱스 robokim@cau.ac.kr 김종민 ( 金種珉 ) 1972년생 중앙대학교기계공학부조교수 마이크로시스템패키징 kjm@cau.ac.kr 김주석 ( 金周奭 ) 1978년생 중앙대학교기계공학부 패키징 youinaru78@empal.com 124 Journal of KWS, Vol. 24, No. 2, April, 2006

DBPIA-NURIMEDIA

DBPIA-NURIMEDIA C = / * 1 2 3-4 5 6 + 7 8 9 0. = 31 특집 : 차세대디스플레이모듈및 3 차원실장을위한마이크로전자패키징기술 전자패키징에서의도전성접착제기술동향 Recent Advances on Conductive Adhesives in Electronic Packaging Jong-Min Kim Personal computer PGA DIP Note