논문 09-34-06-11 한국통신학회논문지 '09-06 Vol. 34 No. 6 임베디드시스템을위한개선된예측동적전력관리방법 준회원김상우 *, 정회원황선영 * An Improved Predictive Dynamic Power Management Scheme for Embedded Systems Sang-Woo Kim* Associate Member, Sun-Young Hwang* Regular Member 요 약 본논문은임베디드시스템에서불필요한전력소모를감소하기위해개선된예측동적전력관리구조와태스크스케줄링알고리듬을제안한다. 제안된알고리듬은불필요한전력소모를최소화하기위해미리스케줄링을한다. 제안된예측동적전력관리는수행오버헤드를경감하기위해서스케줄링라이브러리를제공한다. 실험결과제안된알고리듬은동적전력관리를적용한 LLF 알고리듬과비교하여평균 22.3% 전력소모감소를보인다. Key Words : DPM; Task Scheduling; Embedded System; Low-power System. ABSTRACT This paper proposes an improved predictive dynamic power management (DPM) scheme and a task scheduling algorithm to reduce unnecessary power consumption in embedded systems. The proposed algorithm performs pre-scheduling to minimize unnecessary power consumption. The proposed predictive DPM utilizes a scheduling library provided by the system to reduce computation overhead. Experimental results show that the proposed algorithm can reduce power consumption by 22.3% on the average comparing with the LLF algorithm for DPM-enable system scheduling. Ⅰ. 서론모바일기기와같이배터리기반으로동작하는임베디드시스템은한정된배터리를가지고장시간동안사용하는것이중요하다. 지난몇년간두드러지게발전한고집적반도체기술은시스템내부에서저전력수행을가능하게함으로써위와같은문제점을해결한다. 그럼에도불구하고현재시스템에대한다양한요구를충족하기위해시스템내부전력소모를최소화할수있는저전력관리가중요하다 [1]. 대부분모바일기기는 LCD 빛의광도와스피커의볼륨과같은시스템의전력소모를결정하는많은매개변수들이있다 [2]. 어플리케이션별하드웨 어의전력관리방법은다양한전력소모의매개변수를고려해야하므로구현이어렵다는단점이있다. 이를극복하기위해하드웨어자원관리기능과수행할소프트웨어의총체적인정보를갖고있는운영체제관점에서전력관리를하는연구가주목받고있다 [3][4]. 시스템수준의저전력설계를위한연구는정적인기법과동적인기법으로나뉜다 [1]. 정적인기법중최근연구가활발히진행되고있는 ASIP(Application Specific Instruction-set Processor) 에최적화된재겨냥성컴파일러 (Retargetable Compiler) 는특정어플리케이션에대한실행성능향상과저전력수행이가능한최적화된코드를생성한다 [5][6]. 동적인기법 본논문은 2009 년도 서울시산학연협력사업 의 나노 IP/SoC 설계기술혁신사업단 의지원으로이루어졌습니다. * 서강대학교전자공학과 CAD & ES 연구실 (hwang@sogang.ac.kr) 논문번호 :KICS2009-03-085, 접수일자 :2009 년 3 월 3 일, 최종논문접수일자 :2009 년 6 월 8 일 641
한국통신학회논문지 '09-06 Vol. 34 No. 6 은시스템의수행환경에능동적으로대처하는방법으로써동적전력관리와동적전압조절방법이제안되었다 [7][8]. 동적전력관리는시스템컴포넌트가 idle 상태를유지할경우에시스템의전력상태를바꿔서전력소모를감소시키는방법이고동적전압조절은사용하는프로세서의동작전압과주파수를변경하는방법이다. 실제로컴파일러를이용한저전력을위한코드재구성방법은불필요한전력소모를감소시킬수있으나, 모바일기기와같이사용자의관심에의해수행환경이변하는경우에는정적인기법으로해결할수없으므로동적인기법의적용이필요하다. 프로세서의동작속도를줄이면프로세서의동적전력은감소되지만입출력장치들의사용시간이증가되어이들전력의소모는증가한다. 동적전압조절기법은프로세서의동적전력소모관점에서효율적인방법이지만시스템의주변장치에대한동적전력소모를고려하지않는문제점이있다. 이를해결하기위해동적전력관리기법은주변장치를고려한동적전력관리함으로써불필요한전력소모를감소시킨다. 예를들어, 무선센서네트워크환경하의시스템에서이를구성하는각노드의저전력동작이중요하므로노드간의전력소모를감소하기위해동적전력관리기법을사용하나기존의동적전력관리기법은전력소모를최소화하지못한다는단점이있다 [9][10]. 이와같은환경에서제안된예측동적전력관리기법은어플리케이션관점에서전력소모를최소화가가능한효율적인방법을찾아낼수있다는점에서의의가있다 [10]. 본연구에서는 Power-Aware Task Library (PATL) 를이용하여기존예측동적전력관리의시스템을개선한시스템구조와제안된시스템에서효율적으로수행하는 Predictive Low-power Device Scheduler (PLDS) 를구축하였다. 어플리케이션에사용되는태스크들과입출력장치들의전력소모정보들로부터저전력을위한태스크스케줄링알고리듬을구축하기위해서는다양한상황에최소의전력소모가가능한선택할수있도록태스크와입출력장치들의전력소모정보를통합해야한다. 통합된최종정보는 PATL로구성되고최대장치중첩을동시에고려하여저전력소모를가진태스크스케줄링이가능하도록 PLDS 알고리듬에지원한다. 본논문의구성은다음과같다. 2절에서는기존의동적전력관리에대한연구에대해설명하고, 3 절에서는제안된예측동적전력관리시스템, PATL, 그리고태스크스케줄링알고리듬 (PLDS) 에대하여설명한다. 4절에서는제안된알고리듬의효율성을검증을위해 Instrument Navigation System (INS) 의태스크와입출력장치인후지쯔사의하드디스크, TI사의 DSP, SST사의 Flash들의스펙을가지고시뮬레이션을수행한다. 끝으로 5절에서는결론을제시한다. Ⅱ. 관련연구동적전력관리방식의목적은프로세서에어떤동작전압을제공하는가에상관없이기본적으로입출력장치에동작상태와 sleep 상태의전력상태를가지고입출력장치의불필요한전력소모를줄이는것이다. Time-out 기반의동적전력관리는시스템이특정시간 T이상 idle 상태일때해당시스템의전력을 shut-down 하는단순한방식이지만불필요한전력소모가많다는단점이있다 [11]. 특정시간 T 동안에낭비되는전력소모를줄이기위해다음 idle 상태의주기를예측하는전력관리정책이필요하며 predictive, stochastic, adaptive 방식들이제안되었다 [12][13][14][15]. Predictive 동적전력관리방식은디바이스의 idle 시간을예측하고예측한구간이전력상태를전환할것인지에대한기준으로입출력장치의 sleep 상태경우와전력상태를전환한경우에전력소모가같게되는시간인 break-even time 보다길면디바이스의전원을차단하는방법이다 [12][13]. 이기준으로동작하는동적전력관리는장치의전원차단여부를미리결정하여태스크들을수행하므로전력낭비를감소시킨다. Stochastic 동적전력관리방식은입출력장치, 장치사용요청, 전력관리자등을 Markov process를기반으로하여확률적으로모델링한방법으로시스템의전력소모가최소화되도록입출력장치의전력상태를결정한다 [14]. Adaptive 동적전력관리방식은현재작업하는상태에서다음의 idle 상태를예측하여가장적합한 sleep 상태를선택하는방법으로작업량과상관없이동적으로전력소모가적은것을선택한다 [15]. 이방식들은일반적인시스템에서전체동적전력소모를상당히줄일수있으나실시간시스템의제약조건을고려하지않았으므로태스크의마감시간의준수를보장하지못한다. 새로운동적전력관리방식은전력소모를최소화하되실시간시스템의제약조건을고려한태스크스케줄링알고리듬이필요하다. 수행할태스크에대해 look-ahead를이용한 2단계 642
논문 / 임베디드시스템을위한개선된예측동적전력관리방법 동적전력관리알고리듬은정적으로미리결정된태스크의스케줄과입출력장치사용정보를이용하여마감시간을엄수한태스크를가지고각입출력장치의전력상태를결정하고이결과를입출력장치관리의전력알고리듬에적용한다 [16]. 위와같이수행한결과는기존알고리듬에비해전력소모를더욱감소시킬수있으나사용된두알고리듬은독립적으로수행되지않으므로전력소모의최소화에있어서한계를보인다. 이한계를극복하기위해개선된알고리듬은최대장치중첩도 (Maximum degree of device overlap) 를이용하여정적으로결정된태스크스케줄링알고리듬을제시하였으나시스템에새로운태스크가추가되는경우는시스템이동작할수없는문제점이있다 [17]. 이와같은문제점을해결하기위해제안된방법은기존 Earliest Deadline First (EDF) 혹은 Least Laxity First (LLF) 스케줄링알고리듬에적용한태스크스케줄링알고리듬이다 [18]. 여기서 EDF는마감시간이가장빠른태스크가높은우선순위를갖고수행되고 LLF는여유시간이가장적은태스크를먼저수행할수있게스케줄링을한다. 위알고리듬은시스템에존재하는여유시간과최대장치중첩도를고려하여스케줄링을수행하기때문에시스템이용도 (system utilization) 의값이클수록시스템의여유시간이감소되므로전력소모를최소화할수있는기회가줄어드는한계를가진다. Ⅲ. 제안된동적전력관리기법본절에서는제안된예측동적전력관리시스템과 PLDS 알고리듬을제시한다. 3.1 제안된예측동적전력관리시스템정교한예측이가능한동적전력관리시스템은앞으로수행할태스크의정보와사용될입출력장치의스펙을동시에고려하는태스크스케줄링알고리듬을수행할수있다. 그림 1은제안된예측기반동적전력관리시스템을보인다. 그림 2는제안된예측동적전력관리시스템의 Power-Aware Task Library (PATL) 기록내용을보인다. 사용될입출력장치정보는정적으로결정된 PATL 을이용하기때문에동적전력관리시스템부하를가중시키지않는다. 차기스케줄링할범위내에최소의전력소모가가능한태스크스케줄링을하려면그범위내에스케줄링이가능한태스크들의종합적인정보가필요하다. 차기스케줄링할범위의태 그림 1. 제안된예측동적전력관리시스템 스크개수가 n이라면스케줄링이가능한 n개태스크의집합을모든경우의수만큼생성하고, 태스크의여유시간과스케줄링할태스크들이사용할입출력장치의전력상태를 PATL에작성한다. n의최대값이클수록예측가능한스케줄링의범위가넓어지므로정교한스케줄링을수행할수있다는장점이있지만, 저장할내용이방대하여라이브러리크기가커진다는단점이있다. 스케줄링의정밀성과저장장치요구량과의 trade-off 를위해 n의최대값결정이중요하다. 스케줄링할태스크집합의모든태스크들이마감시간을반드시엄수하며일부의태스크들을일정한시간만큼연기하거나앞당겨서수행하려면미리스케줄링할범위내에서태스크들의여유시간과최대장치중첩도를분석하고스케줄링을수행해야한다. 위와같은조건을만족시키려면모든태스크중에서마감시간이가장짧은것을먼저수행한후에다른것을고려해야한다. PATL 에기록되는 n의최대값은스케줄링할모든태스크의개수이고기록되는테이 스케줄링할태스크집합 T = {,,, } // 태스크,,, 들의스케줄링정보태스크의테이블 = { Task 의여유시간 } // 태스크,,, 들이사용하는입출력장치 // 최종정보 입출력장치의테이블 = { Task 의입출력장치전력상태 } 그림 2. 제안된예측동적전력관리시스템의 PATL 기록내용 643
한국통신학회논문지 '09-06 Vol. 34 No. 6 블내용들은스케줄링할태스크집합에서마감시간이최소인태스크의마감시간까지스케줄링된정보를가진다. 입출력장치들과태스크들간의상호연관관계정보를정적으로작성한 PATL은 predictive scheduler 에정보를제공하여저전력을위한태스크스케줄링을수행하도록한다. 제안된스케줄러는 Predictive Low-power Device Scheduler (PLDS) 알고리듬을이용하여최소전력소모를위한태스크스케줄링을제공한다. 3.2 PLDS 알고리듬차기스케줄링할범위내에있는태스크들과현재입출력장치들의전력상태정보들은 PATL과최대장치중첩도를이용하여마감시간을엄수하며전력소모가가장적은태스크들의집합을얻는다. 동적계획법 (dynamic programming) 과같이제한된수행기간동안최소전력을위한태스크스케줄링을시스템의전체수행시간으로확장한경우는전력소모를크게감소시킬수있다 [19]. 동일한입출력장치를수행하는모든태스크들의장치중첩에대한정보를알아내기위해서는마감시간이엄수된태스크 sequence에서장치중첩구간 을구하여이용한다. 제안된장치중첩구간 는불필요한전력소모가없는일련의태스크들이수행되는구간이다. 그림 3은동일한입출력장치에서태스크,,,, 를수행시측정된장치중첩구간,,, 를보인다. 장치중첩구간기준으로 break-even time은입출력장치에서불필요한전력소모가없는최대구간 이다 [12]. 모든태스크들의동작하지않은구간이 보다크면불필요한전력소모를하므로장치중첩구간 로구분된다. 동일한입출력장치를사용하는태스크들에대해, 차기스케줄링할범위내에존재하는최대중첩구간 는 max (,,, ) 가된다. 의태스크집합 는단일입출력장치집합 를고려한최대장치중첩으로써전력소모의최소화가가능하지만, 이보다더최소화시킬수있으므로모든입출력장치,,, 을고려해야한다. 모든입출력장치를고려하며각입출력장치에대한 의태스크집합 은 {,,, } 가된다. 그림 4는제안된 PLDS 알고리듬의 pseduo 코드를보인다. 모듈에적용되는차기스케줄링할범위는현 그림 3. 동일한입출력장치를사용하는태스크 sequence 에서장치중첩구간 재주어진태스크들의마감시간이최소인태스크의마감시간까지를말한다. Device_Overlap 모듈은차기스케줄링할범위내에 을생성하고 LLF_scheduling 모듈은차기스케줄링할범위내에 LLF 스케줄링을수행한결과를얻어내고 Consumed_Power 모듈은스케줄링할태스크집합 T의모든태스크들이소모되는전력값을얻을수있다. PATL_Taskset 모듈은매개변수인태스크집합 가 PATL의스케줄링할집합 T로써입출력장치의테이블에서입출력장치 의최대장치중첩구간을가진태스크의테이블에서태스크집합을얻을수있다. 만약태스크집합을얻지못한경우는마감시간을엄수하지못한것이다. 제안된 PLDS 알고리듬은스케줄링시점전에차기스케줄링할범위내에저전력스케줄링이가능한태스크집합을찾아내며이들이마감시간을엄수하 Procedure PLDS ( ) begin = Device_Overlap ( ); T = LLF_scheduling ( ); // T는차기스케줄링할범위내에 LLF 스케줄링 // 하고결과를얻는다. bound = Consumed_Power ( T ); // bound는 T의모든태스크들이소모되는전력값을 // 얻는다. for ( n = 1; n 입출력장치의총개수 ; n++ ) begin = PATL_Taskset ( ); // 은입출력장치 의최대장치중첩을 // 고려한태스크집합 이다. if ( Consumed_Power ( ) < bound ) then end if end for; return T; end; T = ; bound = Consumed_Power ( ); 그림 4. 제안된 PLDS 알고리듬의 pseudo 코드 644
논문 / 임베디드시스템을위한개선된예측동적전력관리방법 면스케줄링을수행하고그렇지않으면 LLF 스케줄링을수행한다. 표 1. INS 의태스크집합 Task Execution Time (ms) Ⅳ. 실험결과 제안된 PLDS 알고리듬의전력소모에대한효율성을평가하기위해실생활에사용되는 Instrument Navigation System (INS) 의태스크를사용하였다 [20]. 표 1은실험에사용되는 INS의태스크집합으로사용한 6개의태스크들을보인다. 표 2는후지쯔사의하드디스크, TI사의 DSP, SST 사의 Flash 를모델링한것으로써각입출력장치의동작상태의전력 ( ), sleep 상태의전력 ( ), shut-down 상태의전력 ( ), wake-up 상태전력 ( ), 전력상태전환에소모되는시간 ( 와 ) 를보인다 [21][22][23]. 표 3은 INS 태스크집합의모든태스크들이사용할입출력장치들을고려하여태스크스케줄링알고리듬에수행되는실험목록을보인다. 주어진알고리듬의우수성을보이기위해네가지실험을수행하였다. [ 실험 1] 은모든태스크들이용량이가장큰하드디스크만사용하고, [ 실험 2] 는태스크의이용도가클수록용량이큰입출력장치를사용하고, [ 실험 3] 은태스크의이용도가작을수록용량이큰입출력장치를사용하며, [ 실험 4] 는무작위로생성된입출력장치를사용한다. 표 4는표 3의모든실험을수행한결과를보인 Period (ms) Deadline (ms) Utilization 1.2 2.5 2.5 48.0 % 4.3 40.0 40.0 10.8 % 10.3 62.5 62.5 16.5 % 표 3. INS 의태스크들이사용된입출력장치 Utilization (%) 48.0 10.8 16.5 2.0 10.0 2.0 [ 실험 1] HDD [ 실험 2] HDD DSP HDD Flash DSP Flash [ 실험 3] DSP HDD DSP Flash HDD Flash [ 실험 4] Random (50 번수행 ) 표 4. 제안한알고리듬과 LLF 알고리듬의전력소모비교 LLF 적용시전력소모 (mw) 제안된 PLDS 적용시전력소모 (mw) 전력비교 (%) [ 실험 1] 29.4 23.8-19.0 [ 실험 2] 19.9 14.7-26.1 [ 실험 3] 17.7 13.9-21.5 [ 실험 4] 18.5 14.3-22.7 다. [ 실험 1] 에서 PLDS 알고리듬이 LLF의알고리듬에비해모든실험중에서가장낮은 19.0% 의전력소모감소를보이고, [ 실험 2] 와 [ 실험 3] 에서 PLDS 알고리듬이 LLF 알고리듬에비해각각 26.1%, 21.5% 전력소모가감소를보였으며, 실험결과태스크의이용도가높을수록용량이큰입출력장치를사용하면효율적임을알수있다. [ 실험 4] 는무작위로생성된입출력장치를 50번수행한것으로 PLDS 의알고리듬이 LLF의알고리듬에비해평균 22.7% 전력소모가감소하였음을보인다. 제안된 PLDS 알고리듬은 DPM이적용된 LLF 스케줄링결과에비해평균 22.3% 의전력소모가감소한다. 그림 5는표 4의결과를그래프로보인다. 그림 5 를통해제안된 PLDS 알고리듬은시스템에사용되는입출력장치와태스크의관계에상관없이 LLF의알고리듬을적용한경우보다최소의전력소모가가능하다. 이는태스크들과입출력장치들의스펙을종 20.3 1000.0 1000.0 2.0 % 100.3 1000.0 1000.0 10.0 % 25.0 1250.0 1250.0 2.0 % System Utilization 89.3 % 표 2. 실험에사용되는입출력장치목록 Device (sec) (sec) HDD 0.95 0.13 0.54 1.61 0.67 2.72 DSP 0.63 0.2 0.4 0.4 0.5 0.5 Flash 0.125 0.001 0.05 0.05 0.01 0.01 그림 5. LLF 와 PLDS 의전력소모결과비교 645
한국통신학회논문지 '09-06 Vol. 34 No. 6 합적으로분석하여스케줄링을하면동적전력관리를통해불필요한전력소모를감소시킬수있는기회가증가한다. Ⅴ. 결론본논문에서는실시간시스템에서다양한입출력장치의전력상태전환을최소화하기위해예측가능한범위내에있는태스크들의마감시간을엄수하고장치중첩도를최대화할수있는예측기반태스크스케줄링알고리듬을제안하였다. 수행되는태스크들과입출력장치에대한종합적인정보를 PATL(Power-Aware Task Library) 에미리구축한다. 제안된 PLDS 알고리듬은차기스케줄링할범위에서각입출력장치의최대중첩구간과 PATL 의태스크집합을적용한결과를이용하여전력소모가적은태스크집합을선정한다. 이와같이반복적으로스케줄링을하여장치의전력상태전환횟수를최소화함으로써불필요한전력소모가감소된다. 실생활에사용되는 INS의태스크집합과모델링된입출력장치에대해실험한결과동적전력관리방식을적용한 LLF 스케줄링알고리듬의경우보다평균 22.3% 의전력소모가감소되었으며시스템이용도가크더라도전력소모의최소화가가능할것으로기대된다. 참고문헌 [1] J. Rabaey and M. Pedram, Eds., Low Power Design Methodologies, Kluwer Academic Pub., 1996. [2] E. Macii, Dynamic Power Management of Electronic Systems, IEEE Design & Test of Computers, vol. 18, no. 2, pp. 6-9, Mar. / Apr. 2001. [3] Y. Lu, L. Benini, and G. De Micheli, Power Aware Operating Systems for Interactive Systems, IEEE Trans. VLSI Systems, vol. 10, no. 2, pp. 119-134, April 2002. [4] Y. Lu, L. Benini, and G. De Micheli, Operating-system Directed Power Reduction, in Proc. Int. Symp. Low Power Electronics and Design, pp. 37-42, July 2000. [5] 이성래, 황선영, 머쉰행위기술로부터 Retargetable 컴파일러생성시스템구축, 한국 통신학회논문지, 32권 5호, pp. 286-294, 2007년 5월. [6] 이성래, 황선영, Application에최적의 ASIP 설계를위한효율적인 Architecture Exploration 방법, 한국통신학회논문지, 32권 9호, pp. 913-921, 2007년 9월. [7] Y. Shin and K. Choi. Power-Conscious Fixed Priority Scheduling for Hard Real-Time System, in Proc. Design Automation Conference, pp. 134-139, June 1999. [8] S. Lee and T. Sakurai, Run-time Voltage Hopping for Low-power Real-Time Systems, in Proc. Design Automation Conference, pp. 806-809, June 2000. [9] L. Benini, A. Bogliolo, and G. De Micheli, A Survey of Design Techniques for System-Level Dynamic Power Management, IEEE Trans. VLSI Systems, vol. 8, no. 3, pp. 299-316, June 2000. [10] A. Sinha and A. Chandrakasan, Dynamic Power Management in Wireless Sensor Networks, IEEE Design & Test of Computers, vol. 18, no. 2, pp. 62-74, Mar. / Apr. 2001. [11] R. Golding, P. Bosh, and J. Wilkes, Idleness is not Sloth, in Proc. Winter USENIX Technical Conf., pp. 201-212, Oct. 1995. [12] C. Hwang and A. Wu, A Predictive System Shutdown Method for Energy Saving of Event-Driven Computation, in Proc. Int. Conf. Computer-Aided Design, pp. 28-32, Nov. 1997. [13] M. Srivastava, A. Chandrakasan, and R. Brodersen, Predictive System Shutdown and other Architectural Techniques for Energy Efficient Programmable Computation, IEEE Trans. VLSI Systems, vol. 4, no. 1, pp. 42-55, Mar. 1996. [14] L. Benini, A. Bogliolo, G. Paleologo, and G. De Micheli, Policy Optimization for Dynamic Power Management, IEEE Trans. Computer-Aided Design, vol. 18, no. 6, pp. 813-833, June 1999. [15] E. Chung, L. Benini, and G. De Micheli, Dynamic Power Management Using Adaptvie Learning Tree, in Proc. Int. Conf. Computer- Aided Design, pp. 274-279, Nov. 1999. 646
논문 / 임베디드시스템을위한개선된예측동적전력관리방법 [16] V. Swaminathan and K. Chakrabarty, Energy-conscious, Deterministic I/O Device Scheduling in Hard Real-time Systems, IEEE Trans. Computer-Aided Design, vol. 22, no. 7, pp. 847-858, July 2003. [17] V. Swaminathan and K. Chakrabarty, Pruning-based, Energy-optimal, Deterministic I/O Device Scheduling for Hard Real-time System, ACM Trans. Embedded Computing Systems, vol. 4, no. 1, pp. 141-167, Feb. 2005. [18] 이원규, 황선영, 실시간시스템에서효율적인동적전력관리를위한태스크스케줄링알고리듬에관한연구, 한국통신학회논문지, 31권 4A호, pp. 393-401, 2006년 4월. [19] D. Travers and R. Kaye, Dynamic Dispatch by Constructive Dynamic Programming, IEEE Trans. Power Systems, vol. 13, no. 1, pp. 72-78, Feb. 1998. [20] D. Katcher, H. Arakawa, and J. Strosnider, Engineering and Analysis of Fixed Priority Schedulers, IEEE Trans. Software Eng., vol. 19, no. 9, pp. 920-934, Sept. 1993. [21] MHL2300AT Hard Disk Drive Product Manual, Fujitsu Co., 2000. [22] TMS320C6411 Power Consumption Summary, Texas Instruments Co., 2003. [23] SST Multi-Purpose Flash SST39LF020, SST Co., 2005. 김상우 (Sang-Woo Kim) 준회원 2009년 2월서강대학교전자공학과졸업 2009년 3월 ~ 현재서강대학교전자공학과석사과정 < 관심분야 > ASIP Design, Retargetable Compiler for Embedded System 황선영 (Sun-Young Hwang) 정회원 1976년 2월서울대학교전자공학과졸업 1976년 2월한국과학원전기및전자공학과공학석사취득 1986년 10월미국 Stanford 대학교전자공학박사학위취득 1976년 ~1981년삼성반도체 ( 주 ) 연구원, 팀장 1986년 ~1989년 Stanford 대학 Center for Integrated Systems 연구소책임연구원및 Fairchild Semiconductor, Palo Alto Research Center 기술자문 1989년 ~1992년삼성전자 ( 주 ) 반도체기술자문 2002년4월 ~2004년3월서강대학교정보통신대학원장 1989년 3월 ~ 현재서강대학교전자공학과교수 < 관심분야 > SoC 설계및 framework 구성, CAD 시스템, Embedded 시스템, DSP 시스템설계등 647