01.fm

Size: px

Start display at page:

Download "01.fm"

국진 정
5 years ago
Views:

1 [ 논문 ] 한국재료학회지 Korean J. Mater. Res. Vol. 25, No. 9 (2015) Pt 나노입자가분산된 SiO 2 박막의저항 - 정전용량관계 최병준 서울과학기술대학교신소재공학과 Relation between Resistance and Capacitance in Atomically Dispersed Pt-SiO 2 Thin Films for Multilevel Resistance Switching Memory Byung Joon Choi Department of Materials Science and Engineering, Seoul National University of Science and Technology (Received July 27, 2015 : Revised August 1, 2015 : Accepted August 2, 2015) Abstract Resistance switching memory cells were fabricated using atomically dispersed Pt-SiO 2 thin film prepared via RF co-sputtering. The memory cell can switch between a low-resistance- state and a high-resistance-state reversibly and reproducibly through applying alternate voltage polarities. Percolated conducting paths are the origin of the low-resistance-state, while trapping electrons in the negative U-center in the Pt-SiO 2 interface cause the high-resistance-state. Intermediate resistancestates are obtained through controlling the compliance current, which can be applied to multi-level operation for high memory density. It is found that the resistance value is related to the capacitance of the memory cell: a 265-fold increase in resistance induces a 2.68-fold increase in capacitance. The exponential growth model of the conducting paths can explain the quantitative relationship of resistance-capacitance. The model states that the conducting path generated in the early stage requires a larger area than that generated in the last stage, which results in a larger decrease in the capacitance. Key words resistive switching, impedance analysis, nanocomposite thin films, electrical transport. 1. 서론 저항변화메모리 (RRAM; resistance random access memory) 는구조가비교적간단하면서도, 빠른읽기 / 쓰기속도를가지고있고, 쓰기 / 지우기동작의기대수명이긴비휘발성메모리이기때문에고밀도또는고성능의차세대메모리로각광받고있다. 1-4) RRAM 의핵심소재인저항변화층소재로는 NiO, TiO 2, Ta 2 O 5, HfO 2 와같은전이금속산화물박막이많이쓰이고있는데, 20 nm 급크기의소자에서도재현성과균일성이우수한 RRAM 을만들기위해저항변화소재및전극, 소자구조및공정, 소자설계와같은다양한영역에서의연구가이루어지고있다. 5-10) 한편, 절연성박막에수 - 수십나노미터크기의금속성입자를균일하게분산시킨복합박막소재는광학적, 전자기적, 열적, 열전적, 기계적특성등재료의다양한특성을제어하는것이가능하다. 11,12) 이와같은원리로반도체또는절연층에금속나노입자가분산된박막을전하트랩형플래쉬메모리또는저항변화메모리의저항변화층소재로사용하고자하는연구가최근들어활발히보고되고있다 ) 특히 Pt 또는 Cr 과같은금속입자가 SiO 2 또는 SiN x 와같은절연층에분산된복합박막소재에서는 ON/OFF 상태에서의저항비가 100 배이상으로크고, 동작속도가 100 ns 이하로빠르며, 특히소자간동작특성의균일성이매우우수한결과가보고되었다. 17,19,20) 이러한복합박막에서의낮은저항상태와높은저항상태의근원으로는, 금속나노입자의분산에따른전도성경로의생성으로인한낮은저항상태, 그리고금속나노입자 - 절연체사이의결합에서기인하는네거티브 U- 센터 (negative U-center) 에전자가 Corresponding author bjchoi@seoultech.ac.kr (B. J. Choi, Seoultech.) Materials Research Society of Korea, All rights reserved. This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License ( which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited. 429

430 최병준 포획 (trapping) 되는데따른전도성경로의비활성화로인한높은저항상태로설명이되었다. 19,21) 금속나노입자를이용한저항변화현상의제어는, 포밍현상제어나소자의균일성과재현성제고등 RRAM 소자의특성을향상시키는데중요한재료공학적접근방법으로기대되고있다.

2 430 최병준 포획 (trapping) 되는데따른전도성경로의비활성화로인한높은저항상태로설명이되었다. 19,21) 금속나노입자를이용한저항변화현상의제어는, 포밍현상제어나소자의균일성과재현성제고등 RRAM 소자의특성을향상시키는데중요한재료공학적접근방법으로기대되고있다. 9,18,22,23) 본연구에서는코스퍼터링방법으로제어한 Pt 나노입자가고르게분산된 SiO 2 복합박막을이용한금속 - 복합박막 - 금속구조의메모리소자에서나타나는저항 - 정전용량 (capacitance) 의관계에대해밝히고자한다. 이는금속나노입자가분산된복합박막 RRAM 단위소자에서 4 가지이상의저항상태를나타내어메모리소자의집적도를높일수있는멀티레벨동작이가능한이유를설명할수있고, 또한복합박막 RRAM 소자의저항변화현상의기구를이해하는데중요하기때문이다. 2. 실험방법 메모리소자는 p- 타입실리콘기판에열처리에의해형성된 200 nm 두께의 SiO 2 박막위에만들어졌다. 30 nm 두께의하부전극용 Mo 박막을 DC 마그네트론스퍼터링방법으로형성한후, Pt(99.99 %) 와 SiO 2 (99.5 %) 타겟을 RF 코스퍼터링 (cosputtering) 하여 Pt 나노입자가분산된 SiO 2 복합박막 (SiO 2 :Pt) 을 20 nm 두께로형성시켰다. 약 25 nm 두께의 Pt 박막을 RF 스퍼터링한후포토리쏘그래피 - 건식식각방법을사용해 μm 2 크기의프로브컨택용상부전극을형성했다. 박막증착은 Ar( 순도 %) 16 SCCM 을흘려주어챔버내압력을 3 mtorr 로일정하게유지한상태에서진행되었고, 하부전극부터상부전극까지진공상태에서연속적으로진행되었다. SiO 2 :Pt 박막의증착속도와 Pt 분율은각각 SiO 2 타겟과 Pt 타겟의 RF 출력을이용해조절했다. 복합박막의조성은러더퍼드후방산란분광기 (RBS; rutherford backscattering spectroscopy) 와에너지분산분광기 (EDS; energy disperse spectroscopy) 를사용해분석했다. 메모리소자의전기적특성은반도체파라미터분석장비 (SPA; semiconductor parameter analyzer, Keithley 237) 를이용해 I( 전류 )- V( 전압 ) 특성을분석했다. 메모리소자의임피던스 (impedance) 분석은임피던스분석기 (HP4192A) 를이용해주파수를변화시키면서분석했다. 본연구에서는 10 Hz - 1 MHz 주파수영역에서 DC 전압을가하지않고 40 mv AC 진동조건으로임피던스분석을진행했다. 고온안정성측정을제외한모든전기적특성측정은상온에서이루어졌다. 3. 결과및고찰 Fig. 1(a) 에는 Pt( 상부전극 )-SiO 2 :Pt( 저항변화층 )-Mo( 하부전극 ) 으로이루어진저항변화메모리소자의단면모식도를나타냈다. 이때저항변화현상이잘일어나는양이온비, Pt/(Pt+Si) 가약 20 % 인경우, Pt 나노입자의크기는 2~3 nm 로써균일하게분산되어있는것을 Fig. 1(a) 내부에삽입된전자투과현미경사진으로부터확인할수있다. Fig. 1(b) 는전형적인 I-V 곡선을보여주고있다. 고저항상태 (HRS; high-resistance-state) 의메모리소자에 (-) 전압을인가해주면, 1V 근처에서저저항상태 (LRS; low-resistance-state) 로의급격한전이가일어난다. 이러한저항변화양상 (HRS 에서 LRS 로변화 ) 을 set 동작이라고한다. 전압을걸어주지않아도 LRS 는유지된다. 이번에는 LRS 에서 (+) 전압을서서히증가시키면서인가하게되면, +1.2 V 근처에서급격히저항이증가하면서다시 HRS 상태로돌아가는 reset 동작을볼수있다. 이와같이, 외부에서인가하는전압의방향에따라저항변화메모리가 set/reset 동작을반복하면서 HRS/LRS 를갖게된다. 메모리소자는정보저장을위해 0, 1 의두가지상태가필요하지만, 00, 01, 10, 11 과같이 4 가지상태가있는멀티레벨에서는같은면적에서 2 배의정보를저장하는것이가능해진다. 이와같은멀티레벨동작이복합박막을이용한본저항변화메모리에서도가능한것으로보고되었다. 21,24,25) 상부전극에 (-) 전압을인가하는 set 동작시에측정기기에서최대허용전류 (CC; current compliance) 를설정해주면, LRS 또는 HRS 가 Fig. 1. (a) Schematics of the memory cell structure made of Pt (top electrode) / SiO 2 :Pt (switching layer) / Mo (bottom electrode). (inset) plan-view transmission electron microscope image of SiO 2 :20%Pt, (b) Typical I-V curves showing set-reset switching for LRS and HRS, and partial set-reset switching for I-LRS and I-HRS under current compliance.

Pt 나노입자가분산된 SiO 2 박막의저항 - 정전용량관계 431 아닌중간상태의저항값을갖게된다. Fig. 1(b) 에서는 HRS 에서 set 동작시 100 μa 크기의 CC 를가할경우 Fig. 1(b) 에나타낸바와같이중간상태의 LRS(Intermediate (I-) LRS) 로전이되는것을볼수있다.

3 Pt 나노입자가분산된 SiO 2 박막의저항 - 정전용량관계 431 아닌중간상태의저항값을갖게된다. Fig. 1(b) 에서는 HRS 에서 set 동작시 100 μa 크기의 CC 를가할경우 Fig. 1(b) 에나타낸바와같이중간상태의 LRS(Intermediate (I-) LRS) 로전이되는것을볼수있다. 이 I- LRS 상태에서 (+) 전압을가해 reset 동작을일으키면전압크기에따라중간상태의 HRS(Intermediate (I-) HRS) 로전이된다. 이러한두중간상태를이용하면메모리가 4 종류의저항상태를갖게되어 2 비트의멀티레벨메모리를구현할수있다. 이와같이 SiO 2 :Pt 복합박막을이용한저항변화메모리가멀티레벨특성을갖는현상을이해하기위해, 임피던스분석을수행했다. 먼저 set 동작에서최대허용전류를여러값으로설정해 HRS, LRS 외 6 개의중간저항상태를얻은후, 각각의저항상태에서임피던스를측정한결과를 Cole - Cole plot 형태로 Fig. 2(a,b) 에나타냈다. 와이어의저항및인덕턴스성분은소자를배제한단락회로를같은주파수및진동전압조건에서임피던스측정후보정했다. Cole - Cole plot 으로부터, 메모리소자의 DC 저항 (R mem ) 은 X 축과의교점, 즉임피던스의실수부 (Re[Z]) 에서얻었다. 다음으로임피던스의허수부 (Im[Z]) 의최대값이나타나는점에서의주파수값으로메모리소자의공진주파수 (v) 를얻었다. Fig. 2(c) 하단과같이메모리소자가저항과축전기성분으로이루어진 RC 회로라고단순가정하게되면, C mem = 1/ (2πvR mem ) 관계에서메모리소자의정전용량 (C mem ) 을구할수있다. Fig. 2(c) 에는 Cole - Cole plot 을이용해위의방법으로구한메모리소자의저항 - 정전용량관계를나타냈다. LRS 1.72 kω 에서 HRS 456 kω 으로저항이 265 배증가함에따라정전용량은 41.2 pf 에서 pf 으로 2.68 배완만하게증가하는것을볼수있다. SiO 2 :Pt 복합박막을이용한저항변화메모리의멀티레벨동작특성과저항 - 정전용량관계는병렬 RC 모델로쉽게설명할수있다. 기존에 Chen 등이제시한병렬저항모델은 Fig. 3(a) 와같이국부적으로존재하는여러다발의도전성경로 (conducting path) 가단일저항성분으로병렬연결된도식으로표현된다. 21,25) 각각의도전성경로는 R L 로표현되는저항성분으로생각할수있다. 이러한도전성경로에전자가포획되면더이상의전자가전도되기어려워고저항상태인 R H 상태가된다. 총 N 개의도전성경로가있다고가정하면메모리소자의전체저항은다음식으로표현된다. 1 R = R elec f N ( 1 f) N = R elec + R mem R H R L (Eq. 1) 여기서, R elec 은전극의저항성분을나타내고, f 는전자가포획되어고저항상태로전이된도전성경로의개수비를의미한다. 전체저항에서전극의저항인 R elec 을제외하면메모리부분의저항인 R mem 가얻어진다. 이모델을이용해고저항상태와저저항상태의도전성경로의개수비가메모리소자의전체저항을결정하는상태변수가되는것을알수있다. 이제멀티레벨동작뿐만아니라, 저항 - 정전용량의상관관계를설명하기위해서 Fig. 3(b) 와같이병렬 RC 모델을제시하고자한다. 만약고저항성분이포획된전자를방출하면서저저항성분으로전이되면축전성분역시고정전용량 (C H ) 상태에서저정전용량 (C L ) 상태로변화된다고가정한다. 그런데, 이때전체정전용량이포획된도전성경로의개수비 f 에선형적으로비례하는선형성장모형 (linear growth model) 을가정하면, Fig. 2(c) 에나타낸바와같이저항 - 정전용량의상관관계를설명하기어렵다. 즉, 전체저항은저저항성분이 1 개이상생기게되면병렬합성저항의원리에따라그크기가크게감소하지만, 선형적인정전용량의감소는많은축전성분의변화를요구한다. 따라서, 전체정전용량이 f 에지수함수적으로비례하는성장모형 (exponential growth model) 을제시하고자한다. 이가정에따르면, 전체정전용량은다음과같은지수함수적성장모델식으 Fig. 2. Cole-Cole plot representing imaginary part of impedance (Im[z]) as a function of real part of impedance (Re[Z]) (a) HRS, I-HRS (3 states), and I-LRS (2 states), (b) I-LRS and LRS. (c) Variation in the capacitance as a function of the resistance of the memory cell. Fitted curves from the linear growth model (blue) and exponential growth model (red) of conducting paths, respectively. (inset) Simplified circuit model of the memory cell taken for impedance analysis. Fig. 3. (a) Parallel resistance (R) circuit model [21], and (b) parallel RC circuit model.

432 최병준 Table 1. Parameters, C 0, α, R L /N in Eq. 4 acquired from the fitted values in Eq. 5. Parameters C 0 (pf) α R L /N (kω) Fitted values 41.2 0.472 86 로나타낼수있다.

4 432 최병준 Table 1. Parameters, C 0, α, R L /N in Eq. 4 acquired from the fitted values in Eq. 5. Parameters C 0 (pf) α R L /N (kω) Fitted values 로나타낼수있다. C mem C 0 1 C mem = C 0 ( 1 + exp( αf) ) 또는 f = (Eq. 2) α ln Fig. 4. Schematic diagrams of (a) I-HRS under (+) voltage, (b) I- LRS under (-) voltage representing exponential growth model. 여기서 C 0 는전도성경로의생성여부와상관없이 SiO 2 유전박막이갖고있는정전용량을의미하고, α 는 f 와 C mem 의지수함수적인관계를나타내는계수이다. 이제저항 - 정전용량의상관관계를 Eq. 1 과 2 를사용해서구하고자한다. 먼저 Eq. 1 에서 R H >> R L 이라고하면 R mem 을다음과같이나타낼수있다. R mem R H R L R H R = ( R L R H )Nf + R H N L = R H Nf + R H N N( 1 f) (Eq. 3) Eq. 2 에얻은 f 에관한식을 Eq. 3 에대입한후 C mem 에관해정리하면 ; R L αr C mem C 0 C 0 exp( α) L N = + exp R mem (Eq. 4) Eq. 4 를이용해 Fig. 2(c) 에나타난저항 - 정전용량의관계를근사시켰을때가장근접한결과로얻은식은아래와같다. C mem ( pf) = exp( R mem ) (Eq. 5) 이지수함수적성장모형을사용해근사한결과는 Fig. 2(c) 에나타낸것과같이실제측정한값과잘맞아떨어졌다. Eq. 4, 5 를통해얻은상수및계수 C 0, α, R L / N 을 Table 1 에나타냈다. 이와같은지수함수적성장모형을설명하기위해 Fig. 4(a,b) 와같은모식도를제시했다. Set 동작이일어나 HRS 에서전도성경로가생성되는경우, 초기에생성되는전도성경로일수록 ( 즉, f 가클수록 ) 전체면적에서전도성경로에의해 C H 가 C L 로변환되는면적 ( 또는부피 ) 이넓다. 이에따라 I-HRS 에서는수는적지만넓은면적의전도성경로가남아있게된다 (Fig. 4(a)). 반면에추가적으로생성되는전도성경로는 ( 즉, f 가낮은경우에해당 ) 그차지하는면적이낮은것으로생각된다 (Fig. 4(b)). 이와같이생각하는이유는초기에형성되는전도성경로는비록 Pt 나노입자가고르게분산되어 Fig. 5. Retention test under (a) constant voltage stress (+0.2 V) at room temperature, and (b) isothermal condition (85 o C) for HRS, I- HRS, I-LRS, and LRS of memory cell, respectively. 있기는하지만, 위 아래전극을관통하는밀집된영역에먼저형성될것이므로주전도성경로가차지하는유효면적이넓은반면, 후기에형성되는전도성경로는초기에형성된주전도성경로주변에서발로하거나 Pt 나노입자가비교적드물게모여있는영역을관통하게될것이기때문에유효면적이좁을것으로판단된다. 실제로메모리소자에전압을가해서중간저항상태를유도하는경우에는 Fig. 4(b) 와같이최대허용전류를제한한상태에서상부전극에 (-) 전압을가해 I-LRS 를유도하면, 주전도성경로와함께부전도성경로가형성된다. 이번에는 Fig. 4(a) 와같이 (+) 전압을가하면약

5 Pt 나노입자가분산된 SiO 2 박막의저항 - 정전용량관계 433 하게형성된부전도성경로에먼저전자가포획됨으로써전도성을잃게되어 I-HRS 로전이된다. 각저항상태가전압이나온도에따른외부자극에변화없이저항상태를유지하는것은메모리소자의기억안정성에있어서매우중요하다. 이를검증하기위해, 상온에서 HRS, I-HRS, I-LRS, LRS, 네저항상태로프로그래밍된각각의메모리소자에연속적으로읽기전압을가하며저항상태를측정한결과, 그리고일정한온도에서연속적인전압을가하지않고 10 5 초까지저항상태를측정한결과를확보했다. Fig. 5(a) 와같이 +0.2 V 읽기전압을 2000 초동안지속적으로가한경우모든상태에서저항의변화없이안정성을유지했다. 이는메모리소자의읽기동작이 100 ns 미만의짧은시간에이루어진다는것을감안할때, 읽기동작이저항상태를거의변화시키지않는다는것을의미한다. Fig. 5(b) 에는 85 o C 의일정한온도에서 10 5 초까지멀티레벨저항상태의윈도우가유지되는것을확인했다. HRS 또는 I-HRS 에서시간이지남에따라저항이완만하게증가하는경향을보였다. 이러한현상이일어난원인에대해서는아직정확하게밝혀진바가없다. 다만, 전도성경로에포획된전자에의해 Pt-SiO 2 간의결합이완화되면서포획된전자가에너지적으로더욱안정화되고재분포가일어나는것과연관이있을것으로생각된다. 이와같은고저항상태의표류현상은상변화메모리 (phase change memory) 에서도일어나는것으로알려져있다 ) 비정질의상변화물질이나복합박막과같이많은결함을포함하는구조에서나타나는전자의이완현상과연관성이있을것으로생각된다. 4. 결론 Pt 나노입자가 20 % 분산된 SiO 2 복합박막을상 하부전극사이에형성시켜저항변화메모리소자를제작했다. 메모리소자는전압인가방향에따라높은저항상태와낮은저항상태를반복적으로재현성있게나타냈다. 저항변화현상의원인으로는 Pt 나노입자에의한전도성경로가형성되면낮은저항상태를보이고, 전도성경로에전자가포획되면전도성을잃어높은저항상태를보이는것으로생각되었다. 이러한메모리소자의전기전도성, 즉저항은정전용량과일정한관계를맺고있는것이발견되었다. 메모리소자가저저항상태로전이되었을때정전용량이감소했는데, 이는전도성경로가형성됨에따라전도성경로가차지하는유효면적만큼정전용량을잃기때문인것으로생각되었다. 저항 - 정전용량의양적관계를설명하기위해전도성경로의지수함수적성장모형이제시되었다. 즉, 초기에형 성되는전도성경로일수록큰유효면적을차지하면서정전용량감소량이큰것으로생각되었다. Acknowledgements This study was financially supported by Seoul National University of Science & Technology. References 1. S. Seo, M. J. Lee, D. H. Seo, E. J. Jeoung, D.-S. Suh, Y. S. Joung, I. K. Yoo, I. R. Hwang, S. H. Kim, I. S. Byun, J.-S. Kim, J. S. Choi and B. H. Park, Appl. Phys. Lett., 85, 5655 (2004). 2. B. J. Choi, D. S. Jeong, S. K. Kim, C. Rohde, S. Choi, J. H. Oh, H. J. Kim, C. S. Hwang, K. Szot, R. Waser, B. Reichenberg and S. Tiedke, J. Appl. Phys., 98, (2005). 3. R. Waser, R. Dittmann, G. Staikov and K. Szot, Adv. Mater., 21, 2632 (2009). 4. J. J. Yang, M. D. Pickett, X. Li, D. A. A. Ohlberg, D. R. Stewart and R. S. Williams, Nat. Nanotechnol., 3, 429 (2008). 5. I. G. Baek et al., in IEDM Tech. Dig. (2005), pp B. Govoreanu, G. S. Kar, Y. Chen, V. Paraschiv, S. Kubicek, A. Fantini, I. P. Radu, L. Goux, S. Clima, R. Degraeve, N. Jossart, O. Richard, T. Vandeweyer, K. Seo, P. Hendrickx, G. Pourtois, H. Bender, L. Altimime, D. J. Wouters, J. A. Kittl, M. Jurczak, B.- Leuven and K. U. Leuven, in IEDM Tech. Dig. (2011), pp H. D. Lee, S. G. Kim, K. Cho, H. Hwang, H. Choi, J. Lee, S. H. Lee, H. J. Lee, J. Suh, S. Chung, Y. S. Kim, K. S. Kim, W. S. Nam, J. T. Cheong, J. T. Kim, S. Chae, E. Hwang, S. N. Park, Y. S. Sohn, C. G. Lee, H. S. Shin, K. J. Lee, K. Hong, H. G. Jeong, K. M. Rho, Y. K. Kim, J. Nickel, J. J. Yang, H. S. Cho, F. Perner, R. S. Williams, J. H. Lee and S. K. Park, in VLSI (2012), pp A. Kawahara, R. Azuma, Y. Ikeda, K. Kawai, Y. Katoh, Y. Hayakawa, K. Tsuji, S. Yoneda, A. Himeno, K. Shimakawa, T. Takagi and T. Mikawa, in IEEE J. Solid State Circ. (2013), pp J. J. Yang, D. B. Strukov and D. R. Stewart, Nat. Nanotechnol., 8, 13 (2013). 10. S. Pi, M. Ghadiri-Sadrabadi, J. C. Bardin and Q. Xia, Nat. Comm., 6, 7519 (2015). 11. J. G. Perkins, J. Non-Cryst. Sol., 7, 349 (1972). 12. B. Abeles, P. Sheng, M. D. Coutts and Y. Arie, Adv. Phys., 24, 407 (1975). 13. Z. Liu, C. Lee, V. Narayanan, G. Pei and E. C. Kan, IEEE Trans. Elec. Dev., 49, 1606 (2002). 14. Z. Liu, C. Lee, V. Narayanan, G. Pei and E. C. Kan,

6 434 최병준 IEEE Trans. Elec. Dev., 49, 1614 (2002). 15. J.-S. Lee, J. Cho, C. Lee, I. Kim, J. Park, Y.-M. Kim, H. Shin, J. Lee and F. Caruso, Nat. Nanotechnol., 2, 790 (2007). 16. T. H. Kim, E. Y. Jang, N. J. Lee, D. J. Choi, K.-J. Lee, J. Jang, J. Choi, S. H. Moon and J. Cheon, Nano Lett., 9, 2229 (2009). 17. A. B. K. Chen, S. G. Kim, Y. Wang, W.-S. Tung and I.- W. Chen, Nat. Nanotechnol., 6, 237 (2011). 18. J. H. Yoon, J. H. Han, J. S. Jung, W. Jeon, G. H. Kim, S. J. Song, J. Y. Seok, K. J. Yoon, M. H. Lee and C. S. Hwang, Adv. Mater., 25, 1987 (2013). 19. B. J. Choi, A. B. K. Chen, X. Yang and I.-W. Chen, Adv. Mater., 23, 3847 (2011). 20. X. Yang, I. Tudosa, B. J. Choi, A. B. K. Chen and I. Chen, Nano Lett., 14, 5058 (2014). 21. A. B. K. Chen, B. J. Choi, X. Yang and I.-W. Chen, Adv. Func. Mater., 22, 546 (2012). 22. D. Lee and T. Tseng, J. Appl. Phys., , (2012). 23. B. J. Choi, A. C. Torrezan, K. J. Norris, F. Miao, J. P. Strachan, M.-X. Zhang, D. A. A. Ohlberg, N. P. Kobayashi, J. J. Yang and R. S. Williams, Nano Lett., 13, 3213 (2013). 24. X. Yang and I.-W. Chen, Sci. Rep., 2, 744 (2012). 25. X. Yang, A. B. K. Chen, B. Joon Choi and I.-W. Chen, Appl. Phys. Lett., 102, (2013). 26. D. Ielmini, S. Lavizzari, D. Sharma and A. L. Lacaita, in IEDM Tech. Dig. (IEEE, 2007), pp G. W. Burr, B. N. Kurdi, J. C. Scott, C. H. Lam, K. Gopalakrishnan and R. S. Shenoy, IBM J. Res. Dev., 52, 449 (2008). 28. S. Raoux, W. We³nic and D. Ielmini, Chem. Rev., 110, 240 (2010).

jaeryomading review.pdf

jaeryomading review.pdf 4 5 6 7 8 9 10 11 12 13 1. S. Kim, H. Y. Jeong, S. K. Kim, S. Y. Choi and K. J. Lee, Nano Lett. 11, 5438 (2011). 2. E. Menard, K. J. Lee, D. Y. Khang, R. G. Nuzzo and J. A. Rogers, Appl. Phys. Lett. 84,