PICe-FRM24 매뉴얼

Transcription

1 PCIe-FRM24 User s Manual Windows, Windows2000, Windows NT and Windows XP are trademarks of Microsoft. We acknowledge that the trademarks or service names of all other organizations mentioned in this document as their own property. Information furnished by DAQ system is believed to be accurate and reliable. However, no responsibility is assumed by DAQ system for its use, nor for any infringements of patents or other rights of third parties which may result from its use. No license is granted by implication or otherwise under any patent or copyrights of DAQ system. The information in this document is subject to change without notice and no part of this document may be copied or reproduced without the prior written consent. Copyrights 2019 DAQ system, All rights reserved

2 -- 목차 Introduction 2. PCIe-FRM24 기능 2.1 FPGA Block Diagram 2.2 Camera Link 2.3 Camera Link and PCIe-FRM Camera Link Cable 2.5 Encoder Trigger Controller 3. PCIe-FRM24 보드설명 4. 설치 3.1 PCIe-FRM24 외형도 3.2 주요디바이스기능 3.3 커넥터 Pin-out J4(MDR26) 커넥터 J2(MDR26) 커넥터 J1 커넥터 J5 커넥터 J7 커넥터 SW1 4.1 하드웨어설치 제품내용물 설치과정 4.2 드라이버설치 5. 샘플프로그램설명 5.1 FrmTest 프로그램 Appendix A.1 General Specification A.2 외형치수 Reference -2-

3 1. Introduction PCIe-FRM24 는이미지획득장치로 Full configuration camera Link 와호환되는카메라들을지원 한다. PCIe-FRM24 는실시간으로이미지를획득하고직접시스템메모리에전송한다. 쉬운인스톨 방법과빠른이미지전송은저비용고효율의산업계의요구를충족시킬수있는적합한장치이다. 디에이큐시스템에서제공하는샘플프로그램은보드를사용하기위하여제공되는 API 를간략하 게시험할수있도록소스형태로제공하므로사용자가수정하여사용할수가있다. 이에대한자 세한설명은 5 장샘플프로그램을참조바랍니다. MDR 26-pin 커넥터는 Camera Link 호환카메라와연결할수있으며, 아래쪽커넥터 (J2) 는 Bas e Camera Link Configuration를지원하며위쪽 (J4) 커넥터는아래쪽커넥터와함께 Full/Medium Camera Link Configuration을지원한다. 또한, 4쌍의 RS-422 신호선과 6개의 TTL Level의 Line/Are a Trigger 신호를제공하여외부제어를할수있는기능을갖고있다. 이에대한자세한설명은 3. 3 커넥터 Pin-Out을참조바랍니다. Camera-link 표준카메라와연동하여촬영된이미지프레임을 PCI Express 4x 인터페이스방식 으로 PC 에전송하는보드이다. 보드의동작은프로그램 API 에의하여제어되며, 아래의그림은보 드의연동동작을그림으로나타내고있다. [ 그림 1-1 PCIe-FRM24 보드사용예 ] [ 그림 1-1] 에서 PCIe-FRM24 는 PC 내의 PCI Express 슬롯에장착되어 Camera 로부터 Camera- Link 표준인터페이스를통하여이미지프레임을통하여받는다. 전송받은데이터는 PCI Express 4x 인터페이스를통하여응용프로그램에전송하는역할을담당한다

4 [ 그림 1-2. PCIe-FRM24 의동작모습 ] [ 그림 1-2] 는 PCIe-FRM24 가실제장비와연동될때의연결을보여주고있다. 왼쪽두개의커넥터 가 Camera Link 커넥터이며최대 680Mbyte 를전송받을수있다

5 [PCIe-FRM24 의주요특징 ] Base Configuration Camera Link 지원 Full/Medium Configuration Camera Link 지원 Line Scan & Area Scan Camera 지원 PCI Express 4x Interface Acquisition pixel clock rates up to 85MHz Video data rate of up to maximum 680Mbytes/sec UART( 데이터비트 8, 1 start, 1 stop, No parity, 9600/19200/38400/57600/115200bps) 송 / 수신외부장치인터페이스 4 TTL Digital Input/Output, and 2 TTL trigger Input Signals and 4-pair RS-422 사용환경 Windows 2000 SP4 이상, Windows XP SP1 이상간편한 Windows Application Programming Interface(DLL) [Application] 영상인식 (Pattern, 입자등 ) 검사장비 (Sensor, Semiconductor, Device 등 ) 감시보안 Solution Black and White, Color Image Display Medical Image Capture (X-ray, Supersonic 등 ) -5-

6 2. PCIe-FRM24 기능 2.1 FPGA Block Diagram 아래그림에서보듯이 PCIe-FRM24의경우전체적인제어를 FPGA Core Logic에서담당을하고있다. 주요기능으로는 Frame Data 수신, Camera Control 신호그리고외부 Line Trigger In/Out이있다. 이러한기능들은 PCI Express 4x 인터페이스를통하여 PC에서 API를이용하여수행한다. PCI Express 4x BUS PCIe-FRM24 INTERNAL BLOCK - FPGA Local Bus Address Data(Mem,I/O) Local BUS PCI Target / Master Reserved (0x00? 0x5F) BUS Mux UART (0x60) MEM Decoder IO Decoder To each IO Module Reserved (0x70? 0xAF) DPRAM CLOCK syn. Interrupt Controller (0xb0) Interrupt controller Camera Link(LVDS) (0xC0) DIO (0xD0) Reserved (0xE0? 0xFF) Ext. Address, Data, Control From Ext. INT sources in Chip MEM Decoder [ 그림 2-1. PCIe-FRM24 기능블록도 ] FPGA 코어로직의프로그램은 JTAG 을이용하여하고있으며, FPGA Program Logic 에서 logic 프로그램을저장하고, 전원인가시로드하는기능을한다

7 2.2 Camera Link 카메라링크 (Camera Link) 는 vision application에사용하기위해개발된통신인터페이스이다. 과거에는카메라제작업체들과프레임그레버 (Frame Grabber) 제작업체들은자체규격의커넥터와케이블을사용했다. 이는사용자들에게많은혼란과비용증가를불러일으켰다. 이러한혼란과증대되는 data rate, 데이터전송상의혼란등을해소하기위해 Camera Link 인터페이스의사양은카메라업체들과영상처리장치인프레임그레버제작업체들의모임에서케이블또는커넥터조립의규격과, 전송속도및전송방법등의규정으로이루어졌다. 현재많은디지털비디오해법은 RS-644로정의된 LVDS (Low Voltage Differential Signal) 통신을사용한다. RS-644 LVDS는다루기불편한케이블과전송속도의제한을가지고있던기존의 RS-422의방법을개선한것으로 Camera Link 표준이되었다. LVDS는낮은전압스윙의차동신호 (Differential Signal) 를사용하여고속으로데이터를전송할수있다. 이는하나의선을이용하는기존의싱글엔드신호 (Single-ended Signal) 와비교해차동신호는두개의보완적인선을이용하여신호를전송한다. 이러한전송구조는데이터전송에접지만을참조하는싱글엔드시스템으로는불가능한대규모동위상전압제거및낮은전력소비, 뛰어난노이즈내성의특징을갖는다. 카메라링크는전송하는데이터의양에따라여러개의사양 (Configuration) 을갖는다. Base Configuration인경우 24비트의픽셀데이터와 Data Valid, Frame Valid Line Valid, Line Valid의 3 비트 video sync 신호선, 1개의 reserved 신호선을포함해 28비트로구성되어 2.04Gbit/s (256MB/s) 전송할수있다. Medium Configuration은 48비트의영상신호를 4.08Gbit/s (510Mb/s) 로전송할수있으며, Full Configuration은 64비트의영상신호를 5.44Gbit/s (680MB/s) 로전송할수있다. 카메라링크는 Medium 사양이상을전송하기위해두개의케이블을요구한다. Transceiver 단은이 28/48/64 비트의 CMOS/TTL 데이터를 4/8/12개의 LVDS 데이터줄기로변환한다. 변환된신호는 Transmit Clock에맞추어 MDR Cable에전송되며, 반대쪽 Receiver는이 4/8/12개의 LVDS 데이터를 Receive Clock에맞추어 28/48/64 비트의 CMOS/TTL 병렬신호로변환한다. 이러한채널링크기술은배우기쉽고이식도쉬워즉시활용할수있는저가의칩셋으로사용되고있다. Camera Link 인터페이스는 Base Configuration, Medium Configuration, Full Configuration을포함하고있다. Base Configuration은 [ 그림 2-2] 와같이 Transmitter/Receiver와카메라제어를위하여네개의 RS-644 LVDS 쌍을사용하며, 카메라와프레임그레버사이의통신을위하여두개의 RS-644 LVDS쌍을사용한다. 26-Pin MDR Cable로직렬로전송된데이터는프레임그레버의 Receive 단에서 28-bit의병렬영상데이터로변경돼사용된다

8 [ 그림 2-2. Base Camera Link 블록도 ] -8-

9 [ 그림 2-3. Full Camera Link 블록도 ] -9-

10 2.3 Camera Link Cable & Connecter 카메라링크카메라와 PCIe-FRM24 보드사이의연결은 26 Pin MDR(Mini D Ribbon) 케이블을이용한다. 카메라링크케이블은 twin-axial shielded cable와두개의 MDR 26-male plug으로구성되어있다. 밑의 [ 그림 2-4] 는일반적으로많이쓰이는카메라링크케이블이다. [ 그림 2-5] 는 26-Pin Male MDR Connecter로케이블양종단에위치하며, [ 그림 2-6] 은 26-Pin Female MDR Connecter로카메라나프레임그레버에위치하게된다. 그림에서보듯이 Pin 번호가서로교차하게연결되어카메라와프레임그레버신호선의 Tranceive 단과 Receive 단이서로교차연결되어있다. [ 그림 2-4. MDR-26 Camera Link Straight Cable] [ 그림 2-5. MDR-26 Cable (Male) Pin Map] [ 그림 2-6. MDR-26 Connecter (Female) Pin Map]

11 Cable Specification (Standard) Characteristic Impedance : 100 ±10 ohms Propagation Delay : 1.5 NS/ft Mutal Capacitance : 17 pf/ft nominal Conductor Resistance : 72 Ohms / 1k Velocity of Propagation : 78% maximum Voltage Rating : 30V Temperature : -20 ~ +80 Length (m) : 1 / 2 / 3 / 4.5 / 5 / 7 / Camera Link and PCIe-FRM24 PCIe-FRM24는 Camera Link Base/Medium/Full Configuration을지원한다. Base Configuration 은 24 data bits와 4개의 enable 신호들 Frame Valid, Line Valid, Data Valid, and a spare을포함한 28비트의병렬신호를직렬화한 4개의 LVDS 신호선과카메라와동기를맞추기위한 1개의 LVDS 신호선또한, 4개의 CC (Camera Control) 신호를포함하여카메라와통신하기위한비동기시리얼통신 2개 LVDS 라인을포함전체 11개의 LVDS 신호선을하나의 MDR 케이블을통해전송한다. Medium/Full Configuration을사용하기위해서는다른 MDR 케이블이사용되며총 64bit wide video path를갖는다. 전송된신호는 PCIe-FRM24 내의 Channel Link 칩을통해 12개의영상 LVDS 시리얼신호를 64비트의병렬영상신호와각사양에대한제어신호 (Frame Valid, Line Valid, Data Valid, and a spare) 로병렬화 (Deserilize) 한다. 또한, 카메라와 PCIe-FRM24와의신호동기를맞추기위한 1개의 LVDS로클럭신호를만들고나머지 cameras control 신호와통신신호는일반 TTL 신호레벨로변환하여사용한다. Camera Control CCx+ CCx- 상기그림은 Camera-link 케이블을통하여제어신호를 PCIe-FRM24 보드에서 Camera 쪽으로보낼수있는 Camera Control 출력회로를보여주고있다. 총 4개의 Digital 출력을 Differential 방식을통하여출력한다. 각출력은 Digital output에맵핑되어출력이된다. 각각의비트위치는아래 [ 그림 2-7] 과같다

12 CC_D0 CC1+ CC_D1 CC2+ CC_D2 CC3+ CC_D3 CC4+ CC1- CC2- CC3- CC4- [ 그림 2-7. Camera Control LVDS Digital 출력회로 ] 아래그림은 Camera-link 케이블을통하여입력되는시리얼입력신호를 PCIe-FRM24 보드 에서일반입력으로사용하는회로를보여주고있다. [ 그림 2-8. Serial Communication LVDS Digital 출력회로 ]

13 PCIe-FRM24는다음의비트정렬 (bit allocation) 을포함한 Base Configuration을지원한다. 1, 2,or 3 Pixels (or Taps) at 8 Bits/Pixel 1 or 2 Pixels (or Taps) at 10 Bits/Pixel 1 or 2 Pixels (or Taps) at 12 Bits/Pixel 1 Pixel (or Tap) at 14 Bits/Pixel 1 Pixel (or Tap) at 16 Bits/Pixel 24 Bits RGB PCIe-FRM24는다음의비트정렬 (bit allocation) 을포함한 Medium Configuration을지원한다. 4 Pixels (or Taps) at 8 Bits/Pixel 3 or 4 Pixels (or Taps) at 10 Bits/Pixel 3 or 4 Pixels (or Taps) at 12 Bits/Pixel 30 Bits RGB 36 Bits RGB PCIe-FRM24 는다음의비트정렬 (bit allocation) 을포함한 Full Configuration 을지원한다. 8 Pixels (or Taps) at 8 Bits/Pixel

14 2.5 Encoder Trigger Controller 기능 PCIe-FRM24 보드에는외부디지털입출력장치 (Motion Controller, Digital I/O 보드등 ) 로포토-커플러로절연된 4쌍의 Isolated Photo-coupler 입력신호와 6개의 TTL level 신호선을사용하여카메라를제어할수있다. [ 그림 2-9. Encoder Trigger Control] 포토 - 커플러회로는아래와같다. 출력전류는 10mA 이내에서사용하여야한다. EA, EB, EZ, REV 680 EA+, EB+, EZ+, REV+ EA-, EB-, EZ-, REV- [ 그림 포토 - 커플러회로 ] 주 ) Motion Controller 나카메라의종류에따라 Trigger Control 이달라질수있으므로사용시에는 디에이큐시스템에문의바랍니다

15 3. PCIe-FRM24 보드설명 각각의중요한보드기능에대하여간략히설명한다. 자세한기능에대한내용은부품사양을 참조하기바랍니다. 3.1 PCIe-FRM24 외형도 [ 그림 3-1. PCIe-FRM24 블록도 ] 보드에는여덟개의 LED가있으며각각의설명은다음과같다. LED1 ~ 4 : PCI Express 4 Lane Status Indicator로 Lane(0~3) 이정상이면점등된다. LED5 : 보드가 Configuration이끝나고동작준비가완료되면점등이된다. LED7 : 프레임데이터전송중일경우에점등이된다.( 프레임데이터요청시 ). LED8 : 프레임데이터전송중일경우에점등이된다.( 프레임데이터승인시 )

16 3.2 주요디바이스기능 (1) MDR-26 Connecter : J2, J4 Camera Link Base (J2), medium/full (J4) Signal Connector (2) LVDS Link : U12, U15, U18 이미지프레임을수신한다. (3) FPGA : U16 보드의모든기능은이 FPGA Logic 을통하여제어된다. (4) PCI Express Chipset : U8 PCI Express Bridge 이다. (5) Line Trigger Connecter : J7 외부장치와연결을위한입 / 출력회로를구성한다. (6) Regulator : U6, U7, U10, U11, U13, U20 보드에서사용하는전원을공급한다

17 3.3 커넥터 Pin-out PCIe-FRM24에서사용하는커넥터및점퍼에대하여설명을한다. 주요커넥터로는먼저 Camera Link 연결을위한 MDR 26pin 커넥터 J4와 J2 커넥터가있고, 외부 Trigger I/O 연결을위한 26pin Box Header 커넥터가있다. [ 그림 3-2] 는보드와외부의인터페이스를하는 Bracket, 그리고연결커넥터를보여주고있다 [ 그림 3-2. PCIe-FRM24 Front View]

18 3.3.1 J4(MDR26) 커넥터아래의그림은 Full Configuration Camera Link를사용할때사용하는보드의 J4 커넥터의핀맵을나타낸다. 모든핀의사양은 Camera link 표준에근거하여입 / 출력이이루어지므로자세한내용은 Camera Link 표준문서를참조하기바람. Frame Grabber Inner shield Inner shield Y Y0+ Y Y1+ Y Y2+ YCLK YCLK+ Y Y3+ TERMI TERMI- Z Z0+ Z Z1+ Z Z2+ ZCLK ZCLK+ Z Z3+ Inner shield 14 1 Inner shield [ 그림 3-3. PCIe-FRM24 J4 Connector Pin-out]

19 [ 표 1. J4 커넥터설명 ] 번호 명칭 설명 비고 1 Inner Shield Cable shield 2 Z3+- Camera link LVDS receive data11+ 3 ZCLK+ Camera link LVDS receive clock+ 4 Z2+- Camera link LVDS receive data10+ 5 Z1- Camera link LVDS receive data9+ 6 Z0+ Camera link LVDS receive data8+ 7 TERMI- Serial to Camera- 8 Y3+ Camera link LVDS receive data7 + 9 YCLK+ Camera link LVDS receive clock + 10 Y2+ Camera link LVDS receive data Y1+ Camera link LVDS receive data Y0+ Camera link LVDS receive data Inner Shield 14 Inner Shield 15 Z3- Camera link LVDS receive data11-16 ZCLK- Camera link LVDS receive clock- 17 Z2- Camera link LVDS receive data10-18 Z1- Camera link LVDS receive data9-19 Z0- Camera link LVDS receive data8-20 TERMI+ Serial to Camera+ 21 Y3- Camera link LVDS receive data7-22 YCLK- Camera link LVDS receive clock- 23 Y2- Camera link LVDS receive data6-24 Y1- Camera link LVDS receive data5-25 Y0- Camera link LVDS receive data4-26 Inner Shield 자세한사양은 Camera Link 표준문서를참조할것

20 3.3.2 J2(MDR26) 커넥터아래의그림은 Base Configuration Camera Link를사용할때사용하는보드의 J2 커넥터의핀맵을나타낸다. 모든핀의사양은 Camera link 표준에근거하여입 / 출력이이루어지므로자세한내용은 Camera Link 표준문서를참조하기바람. Frame Grabber Inner shield Inner shield X X0+ X X1+ X X2+ Xclk Xclk+ X X3+ SerTC SerTC- SerTFG SerTFG+ CC CC1+ CC CC2- CC CC3+ CC CC4- Inner shield 14 1 Inner shield [ 그림 3-4. PCIe-FRM24 J2 Connector Pin-out]

21 [ 표 2. J2 커넥터설명 ] 번호 명칭 설명 비고 1 Inner Shield Cable shield 2 CC4- Camera Control output 4-3 CC3+ Camera Control output 3+ 4 CC2-- Camera Control output 2-5 CC1+ Camera Control output 1+ 6 DRRX+ Serial to Frame grabber + 7 DRTX- Serial to Camera- 8 RxIN3+ Camera link LVDS receive data3 + 9 RxCLKIN+ Camera link LVDS receive clock + 10 RxIN2+ Camera link LVDS receive data RxIN1+ Camera link LVDS receive data RxIN0+ Camera link LVDS receive data Inner Shield 14 Inner Shield 15 CC4+ Camera Control output CC3- Camera Control output 3-17 CC2+ Camera Control output CC1- Camera Control output 1-19 DRRX- Serial to Frame grabber- 20 DRTX+ Serial to Camera+ 21 RxIN3- Camera link LVDS receive data3-22 RxCLKIN- Camera link LVDS receive clock- 23 RxIN2- Camera link LVDS receive data2-24 RxIN1- Camera link LVDS receive data1-25 RxIN0- Camera link LVDS receive data0-26 Inner Shield 자세한사양은 Camera Link 표준문서를참조할것

22 3.3.3 J1 커넥터 (2Pin Header, 2.54mm) 3.3V 외부 DC 전원커넥터이다. FPGA 인스톨시사용되는전원으로평소에는사용하 지않는다 J5 커넥터 J5 는 JTAG(Joint Test Action Group) 커넥터로보드의 FPGA 프로그램을업데이트시 키는데사용한다. 평상시보드를동작할때에는사용하지않는다 J7 커넥터 J7은 4쌍의 Isolated Photo-coupler 입력신호와 4개의 TTL Input, 2개의 TTL Output 신호선을제공하는입출력커넥터이다. J [ 그림 3-5. J7 커넥터 (Top View)] [ 표 3. J7 PIN-OUT 설명 ] 번호 명칭 설명 1 N.C. No Connection 2 N.C. No Connection 3 EA+ Encoder A+ (Positive) Phase 4 EA- Encoder A- (Negative) Phase 5 EB+ Encoder B+ (Positive) Phase 6 EB- Encoder B-(Negative) Phase 7 EZ+ Encoder Z+ (Positive) Phase 8 EZ- Encoder Z- (Negative) Phase 9 REV+ Direction (Positive) Signal 10 REV- Direction (Negative) Signal 11 PAGE_TRIGGER_IN TTL Input 12 N.C. No Connection 13 LINE_TRIGGER_START TTL Input 14 N.C. No Connection 15 DIGITAL_OUT TTL Output

23 16 N.C. No Connection 17 DIGITAL_IN TTL Input 18 N.C. No Connection 19 LINE_TRIGGER_IN TTL Input 20 GND 보드 Ground 21 LINE_TRIGGER_OUT TTL Output 22 GND 보드 Ground 23 N.C. No Connection 24 GND 보드 Ground V 보드전원 (+3.3V) 26 GND 보드 Ground SW1 PCIe-FRM24 보드는한개의시스템 (PC) 에최대 4개의 PCIe-FRM24 보드를동시에사용할수있도록설계가되어있다. 각각의보드구분은보드내에있는 4핀 DIP 스위치 (SW1) 를통하여설정할수있다. SW1 ON OFF 1 2 [ 그림 3-6. SW1 스위치 ] [ 표 4. SW1 설명 ] 1 2 내용설명 OFF OFF 보드번호 0 ON OFF 보드번호 1 OFF ON 보드번호 2 ON ON 보드번호

24 4. 설치 보드설치에앞서포장내용물이이상이없는가를확인한다. 4.1 하드웨어설치 제품내용물 1 PCIe-FRM24 보드 2 CD ( 드라이버 / 매뉴얼 /API/ 샘플소스등등 ) 구성 설치과정 1 컴퓨터의전원을끈다. 2 컴퓨터매뉴얼에따라컴퓨터커버를벗긴다. 3 빈 PCI Express 슬롯에제품을삽입한다. 되도록이면 CPU에가까운순서대로보드를삽입한다. 4 보드가삽입된슬롯의컴퓨터케이스뒷부분의막혀져있는부분을제거한후보드의브라켓과케이스의연결부분에나사를꽉채결한다. 5 멀티보드인경우 3번부터다시수행한다

25 4.2 드라이버설치 보드의사용환경은 Windows 2000 SP4 이상, Windows XP SP1 이상에서사용되어야한다. 먼저, PC의전원을 off 후 PCIe-FRM24 보드를 PCI Express Slot에꽂고 PC의전원을켠다. 아래와같이 새하드웨어검색마법사시작 창이열리면, 아래와같이선택후다음버튼을클릭한다. 1. 아래와같이선택후다음버튼을클릭

26 2. 동봉된 CD 에서 Driver 를선택후다음버튼을클릭한다. 3. 다음버튼을클릭한다. 아래와같이설치프로세서가진행됨을나타낸다

27 4. 다음버튼을클릭한다. 5. 설치가완료되면, 정상적으로드라이버가설치되었는지다음과같은방법으로확인한다. 6. 내컴퓨터 -> 속성 -> 하드웨어 -> 장치관리자에서 DAQ System -> PCIe-FRM24 이 ( 가 ) 설 치가되었는가를확인한다

28 7. 아래의그림과같이나타나게되면, 설치가정상적으로이루어진것이다. 상기그림은 PCIe-FRM24 보드가 PC 에정상적으로설치된화면을보이고있다. 최초설치후에는정상적인동작을위하여반드시 PC 를재부팅하여사용하여야한다

29 5. 샘플프로그램설명 보드와함께제공하는 CDROM의 TestApp 폴더에는보드를쉽게사용할수있도록사용샘플프로그램 FrmTest 를제공하고있다. 먼저, 각실행파일중하나인 FrmTest.exe 는 Frame Data 를 16진수값으로디스플레이해줘메모리나하드디스크에저장해개발자들에게필요한프레임데이터를활용할수있게되어있으며, 프레임데이터를사용자가이해하기쉽게영상으로화면을보여주는실행파일이다. 샘플프로그램을시험하기위하여는먼저보드의드라이버가설치되어있어야한다. 샘플프로그램은보드를사용하기위하여제공되는 API를간략하게시험할수있도록소스형태로제공하므로사용자가수정하여사용할수가있다. 5.1 FrmTest 프로그램 [ 그림 5-1. 샘플프로그램 FrmTest.exe 실행화면 ] 위의샘플프로그램을이용하기위하여는 API (Application Programming Interface) 가필요하다

30 API는 DLL 형태로제공이되며, 컴파일을하기위하여는임포트 (Import) 라이브러리및헤더파일이필요하다. 상기에명시된모든파일은제공하는 CDROM에포함되어있다. 샘플프로그램을정상적으로실행하기위하여는 API DLL(pci_frm24.dll) 이실행파일의폴더에있거나, Windows의시스템폴더혹은 Path 환경변수로지정된폴더에있어야한다. 샘플프로그램실행순서는아래와같습니다. 1. Bytes 1 : 8bit, Bytes 2 : 16bit, Bytes 4 : 32bit 를선택합니다. 2. Get Size로센서의해상도를가져옵니다. 3. Resolution 화면에표시하려는해상도를선택합니다. 또는 Set Detected로 Get Size에서얻은해상도를선택합니다. 4. Device Init 센서의해상도로프레임크기를설정한다. 5. Start 6. Video Data Bits 입력되는 video의형태를선택 7. Frame View 실질적인프레임구동함수 8. Auto View 연속적으로프레임을보여준다. 각메뉴바의설명은다음과같다. 여기에서설명하지않는메뉴바는사용하지않는기능이다. (1) Board # 선택 Board #0 ~ Board #3 까지 4 개의디바이스를선택할수있다. (J4 로설정 ) (2) Get Ver. FPGA 버전을나타낸다. (3) Get Size 센서의입력해상도를가져온다. (4) Bytes 선택 데이터폭의크기를선택한다. 0 이면 8bit, 1 이면 16bit, 2 이면 32bit 이다. (5) Taps 카메라모드를선택한다. 0 이면 Normal Mode 이고, 1 이면 Alternate Mode 이다. ( 현재구현되어있지않음.)

31 (6) Half tone toggle Half tone 모드를선택한다. 5 th Skip : 선택시 5번째바이트를뛰어넘는다. 예를들어, 입력데이터가 10비트인 Bayer인경우 8비트씩 RGB와 3바이트와 1바이트를제외한나머지 1비트씩인 5번째바이트에저장된다. Bayer를처리해화면에보일시에는 5번재바이트가필요없으므로이를제거할시사용한다. 3 th Skip : 선택시 3번째바이트를뛰어넘는다. (7) F/R 초당 Frame rate 을보여준다. (8) Full/Top Left/Top Right/Bot. Left/Bot. Right 선택 Full 은 800x600 해상도로화면을보여주고나머지선택부분은확대영상을보여준다. (9) Resolution 입력해상도에맞추어선택한다. 사용자가설정할수있는 resolution은 (640x480, 800x600, 1024x768, 1280x720, 1280x1024, 1600x1200, 1920x1080, 1920x1200, 2048xx1536, 2560x2048, 4080x2448) 을선택한다. Set Detected button : Get Size 에서얻은해상도로복귀한다. (10) Device Init button 이미지프레임기능을초기화한다. 최초전원인가시한번만수행한다. (11) Start button 카메라에서전송된이미지프레임을보드에저장을시작한다. (12) Video Data Bits 8Bit, 16Bit YUV, 24Bit BGR, 8Bit Bayer, 10Bit Bayer 중에서선택한다. (13) FRAME View 보드에저장된이미지프레임을 PC로읽어온다. 만약, 이미지프레임이보드에저장이되어있지않으면저장이완료될때까지기다려야한다. Auto View : 체크시동영상으로보여준다. (14) Save Data 보드에저장된이미지프레임을 PC 에 binary 형태로저장한다

32 (15) Close Device 보드사용이완료되고프로그램을종료할경우에호출한다. (16) Camera Mode 선택 입력되는카메라영상에맞추어 Area 또는 Line 로선택한다. 0 : Area 1 : Line (Freerun) 2: Line (Ext) 3: Line (Int) (17) Save Compare Compare : 원래의파일과저장된파일을비교해틀린바이트수를보여준다. (18) UART selection 9600, 19200, 38400, 57600, Baud Rate 를정한다. (19) Send button 위의칸에쓴 UART 데이터를보낸다. (20) Get button UART 버퍼에서데이터를가져온다. (21) Clear button UART Receiver 버퍼를지운다. (22) Auto Save 체크시밑의박스의 BMP 또는 JPEG 포맷으로파일을저장한다. ( 현재구현되어있지않음.) (23) Select Folder 저장할폴더를선택한다. 기본적으로 D:\Image 폴더로세팅되어있다. Save Count : 저장된프레임의개수를보여준다. (24) CC Out 좌측 Edit Box 의하위 4Bit 에의해 Camera Control 을설정할수있다

33 Appendix A.1 일반사양 Specification General PCI Express Specification Revision 1.0 PCI Express 4x interface Camera Link interface specification 1.0 and 1.1 Support a Full Camera Link Interface Two 26-pin (MDR-26) Connectors with full support of the Full Camera Link Specification Video data rate of up to maximum 680Mbytes/sec H/W and SDK is controlled by a programmable FPGA 이미지프레임데이터 PC 로전송 Software Supported OS API Sample Software Windows XP/7/810 Interface with Application through client DLL Test Sample software for evalu ation

34 A.2 외형치수 보드의외형치수는아래와같다. ( x 96.5 mm)

35 References 1. Specification of Camera Link Interface Standard for Digital Cameras and Frame Grabbers -- Camera Link committee 2. PCI Local Bus Specification Revision PCI Special Interest Group 3. How to install PCI DAQ Board -- DAQ system 4. AN201 How to build application using API -- DAQ system 5. AN312 PCIe-FRM24 API Programming -- DAQ system 6. Camera Link -- DAQ system