반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 -

Size: px

Start display at page:

Download "반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 -"

윤후 류(유)
6 years ago
Views:

1 Chapter 2 메모리와프로그램논리장치

2 반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 -

3 Ø 접근방법에의한분류 v RAM(Random Access Memory) : 접근시간이어느위치나동일하게걸리는메모리형태 v SAM(Sequential Access Memory) : 원하는위치에도달하는데일정한시간이경과되는형태이므로접근시간은위치에따라서다르다. Ø 기록기능에의한분류 v RWM(Read and Write Memory) : 기록과판독두가지를모두수행할수있는메모리 (RAM 은 RWM 메모리를의미 ). v ROM(Read Only Memory) : 판독만가능한메모리 w Mask ROM(MROM) : 제조시정보기록 w PROM(Programmable ROM) : 제조후사용자가기록할수있는 ROM w Fuse-link PROM : 전기적 fuse 를사용하여한번만기록가능 w EPROM(Erasable PROM) : 자외선으로내용을지운후, 다시기록가능 w EEPROM(Electrically Erasable PROM) : 전기적으로내용을지우고다시기록가능 - 3 -

4 Ø 기억방식에의한분류 v 정적 RAM(Static RAM : SRAM) : 2 진정보를저장하는내부 Flip-flop 으로구성되며, 저장된정보는전원이공급되는동안에보존. 사용하기가쉽고읽기와쓰기 Cycle 이짧은특징이있다. v 동적 RAM(Dynamic RAM : DRAM) : 2 진정보를커패시터 (C) 에공급되는전하의형태로보관. 전력소비가적고단일메모리칩내에더많은정보를저장할수있으며, refresh 회로가필요하다. Ø 휘발성 / 비휘발성메모리 v 휘발성 (volatile) 메모리 : 일정한시간이지나거나전원이꺼지면기록된내용이지워지는메모리형태. RAM 은휘발성메모리에해당. v 비휘발성 (non-volatile) 메모리 : 전원이차단되어도기록된정보가계속유지. 자기코아나자기디스크, ROM 은비휘발성메모리 예 : boot ROM Ø 기억소자에의한분류 v 바이폴라 (bipolar) 메모리 : bipolar TR 을사용한메모리로서 TTL, ECL 제조공정적용. 액세스시간이빠르지만소비전력이크다. v MOS 메모리 : pmos, nmos, CMOS 를사용한메모리, 바이폴라메모리에비해서속도가느리지만소비전력이적어대용량메모리로사용 - 4 -

5 Ø 컴퓨터에서의메모리 v 주기억장치 (main memory) : 중앙처리장치 (CPU: central processing unit) 에의해현재실행되고있는프로그램과데이터를저장 v 보조기억장치 (mass storage) : 이외에다른경우에사용을목적으로프로그램과데이터를저장하며, 대용량, 하드디스크 v 주소버스와제어버스는단방향이지만데이터버스는양방향이다. RAM ROM 입력장치출력장치 데이터버스 CPU 주소버스 제어버스 컴퓨터시스템블록도 - 5 -

6 Ø ROM 의구성 ROM (Read Only Memory) v ROM 은 AND 게이트와 OR 게이트로구성된조합논리회로 v AND 게이트는디코더구성 v OR 게이트는디코더의출력인최소항들을합하는데사용되며, OR 게이트의수는 ROM 의출력선의수와같다. ROM n 개의입력선 디코더 메모리배열 2 n 워드 m비트 m 개의출력선 - 6 -

7 v 324 ROM 구조예 v 디코더의 5 비트주소입력으로부터선택되는최소항은입력의 5 비트와등가인 진수로표시되는최소항이다. v 디코더의 32 개출력은각각의 OR 게이트의퓨즈를통해연결된다. v 아래구조에서 OR 게이트의입력에는 32 4=28 개의내부퓨즈가있다. 최소항 주소입력 A A A 2 A 디코더 2 A A A 디코더 2 A 4 3 A 3 A 퓨즈링크 F F 2 F 3 F 4 F 3 F 2 F F 32 4 ROM 의내부논리구조 32 4 ROM 의논리표시 - 7 -

8 v ROM 프로그래밍은 2 진데이터를표시하기위해각주소에해당하는워드의내용을나타내는진리표를사용 v 진리표에서입력은주소에해당하고, 출력은주소에대한워드의내용 [Eample] 입력 출력 A 4 A 3 A 2 A A F 3 F 2 F F A A A 2 A 3 A 디코더 F 3 F 2 F F - 8 -

9 Ø ROM을사용한조합논리회로의구현 구현예 F ( A, B) = F ( A, B) = 2 å å m(, 2, 3) m(, 2) A B 2 4 디코더 A B 2 4 디코더 F 2 F AND-OR 게이트의 ROM F 2 F AND-OR-NOT 게이트의 ROM - 9 -

10 예 : 2 비트의 2 진수를입력하여입력의제곱에해당하는 2 진수를출력하는조합논리회로를 ROM 을사용하여구현 입력출력입력출력 진수 A A B 3 B 2 B B A A B 3 B A A 2 4 디코더 B 3 B 2 B B - -

11 RAM (Random Access Memory) qsram의메모리셀구조와동작 v S=일때 R/W = 여출력 v S= 일때 이면래치에저장된데이터비트가데이터출력단자를통하 R/W = 이면데이터입력단자에있던데이터비트가래치에저장 선택입력 (S) 선택입력 (S) 데이터입력 R Q 데이터출력 데이터입력 Binary Cell 데이터출력 S R/W R/W SRAM 의메모리셀구조 - -

12 Ø SRAM 의기본구조 v (binary cell) : 개의메모리셀을표시 v 인에이블입력이논리 이면 2개의번지입력값에따라 4개의워드중하나가선택된다. 데이터입력 D 주소입력 A A D 2 4 디코더 D 2 D 3 E R/W 4 3 정적 RAM 의기본구조 데이터출력 - 2 -

13 256 4 SRAM 의구조 D 3 D 2 D D 주소입력데이터입력 R/W CS A A A 2 A 3 A 4 A 5 A 6 A 7 D D D 2 D 3 WRITE READ EN SRAM O O O 2 O 3 데이터출력 A A A 2 A 3 A 4 A 5 A 6 행디코더 Memory Cell Array 입력버퍼 입력데이터선택 A R/W 출력열디코더 CS 출력버퍼 O 3 O 2 O O - 3 -

14 Ø 워드길이확장 메모리확장 v CS(chip select) 는 RAM을선택하는입력 v R/W : 선택된 RAM 칩의읽기 (read) 와쓰기 (write) 동작을제어 v 출력의 표시는 3 상태 (tri-state) 출력표시 v CS=이면 RAM 칩은선택되지않고출력은 Hi-Z 상태 v CS=이고 R/W = 이면주소에의해선택된 8비트의데이터가 3상출력포트 O ~O 7 으로나온다. A ~ A 3 CS R/W A A A 2 A 3 A A A 2 A RAM 6 4 RAM 두개의 6 4 RAM 을 6 8 RAM 으로확장 ß 워드비트길이확장 D ~ D 7 O ~ O 7-4 -

15 v 워드길이확장 v 워드용량확장 2 개의 K 8 RAM 을사용하여 K 6 RAM 구성 주소 6 비트데이터입력 8 8 RAM K 8 data addr R/W R/W 8 CS CS data addr R/W CS RAM K 비트데이터출력 A ~ A 3 A 4 R/W 6 4 RAM 2 개를사용하여 32 4 RAM 구성하는경우 32 개의주소가존재하므로주소입력버스의길이는 5 CS 신호를사용하여메모리소자선택 - A 4 = 이면, A 4 A 3 A 2 A A =~ 주소 - A 4 = 이면, A 4 A 3 A 2 A A =~ 주소 CS A A A 2 A 3 A A A 2 A 3 CS 6 4 RAM 6 4 RAM O O O 2 O 3 D ~ D 3 2 개의 6 4 RAM 을이용하여 32 4 RAM 으로확장 - 5 -

16 예 : K 8 RAM 4 개를사용하여 4K 8 RAM 을구성하여라. EN R/W A A A ~A 9 D ~D 디코더 RAM K 8 data addr RW CS RAM K 8 data addr RW CS RAM K 8 data addr RW CS RAM K 8 data addr RW CS ~23 24~ ~37 372~495 8 A A A 9 A 주소값 ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ ㅣ 495 D ~D 7-6 -

17 프로그램가능논리장치 (PLD) v PLD(Programmable Logic Device) - AND 게이트와 OR 게이트의배열 (array) 구조를갖는 IC - 각게이트입력에퓨즈링크 (fuse-link) 가연결됨 - 사용자가퓨즈링크를적당하게전자적으로끊음으로써 AND-OR, 즉곱의합 (sum of product) 의형식으로된조합논리함수구현 A B C A B C AND Gate Array 퓨즈링크 OR Gate Array Y Y 2 Y 3 Y Y 2 Y 3 PLD 의퓨즈링크 PLD 의부호도 - 7 -

18 Ø PLD 종류 v PROM(Programmable ROM) 디코더의역할을하는고정 AND 배열과프로그램이가능한 OR 배열로구성되어있다. PROM 은주소지정메모리로사용된다. v PLA(Programmable Logic Array) AND 입력과 OR 입력양쪽을다프로그램할수있어서가장융통성있게프로그램할수있다. 집적도가저하된다. v PLE(Programmable Logic Element) AND 입력은고정되고 OR 입력만프로그램가능 v PAL(Programmable Array Logic) AND 입력만을프로그램할수있고 OR 입력은고정 v GAL(Generic Array Logic) - PAL 과마찬가지로프로그램가능한 AND 배열과고정 OR 배열및출력논리로구성 - 재프로그램할수있고또한출력논리도프로그램이가능하다는점이 PAL 과차이가있다

19 v PLA 구조 I 2 I I PLA (Programmable Logic Array) OR Array 예 : SOP 형식으로표현된논리함수가주어졌다. 주어진구조의 PLA 로구현하여라. Y Y Y 2 3 = AB + A = AB + + A = AB + SOP 혹은 SOM 의논리함수구현 A B C 입력 AND Array O 2 O O product term 미사용 term AB A AB AB 3 입력 -3 출력의 PLA 의구조 product term 의개수최소화필요 Y Y 2 Y 3 출력 - 9 -

20 v PLE PLE (Programmable Logic Element) v AND 게이트입력은고정되고 OR 게이트입력만프로그램 v PLA 에비해서프로그래밍상에제한이있다. PROM 과유사 S S C = = = å å å B m(3, 4, 5, 6, 8, 9,,5) m(, 2, 5, 6, 9,,3,4) m(7,,2,3,4,5) A B A SOM 의논리함수구현 2 비트 2 진수가산기의진리표 최소항 m m m 2 m 3 m 4 m 5 m 6 m 7 m 8 m 9 m m m 2 m 3 m 4 m 5 입력 출력 B A B A C S S S S C X m m m 2 m 3 m 4 m 5 m 6 m 7 m 8 m 9 m m m 2 m 3 m 4 m 5-2 -

21 예 : 어떤논리함수를간략화하여항의수를최소화한결과다음과같은논리함수를얻었다고하자. 이논리함수를 PLE로구현하여라. X = å m() Y = å m(, 2) Z = m(,, 3) å Ø PLE 로구현하기위하여서는 SOM 논리함수가필요 B A m (BA) X = m Y = m Z = m = + m BA 2 + m = B A + B A = ( = + m 3 A) = B A + BA + BA = ( = B + A) m m 2 BA BA m 3 BA X Y Z - 2 -

22 v PAL PAL (Programmable Array Logic) - OR 게이트입력은고정되고 AND 게이트입력만프로그램 A B C D AND Array (Programmable) OR Array( 고정 ) Y Y Y 2 X Y = AD Y = AD + A + D Y = AD + + BD + CD 2 - SOM 혹은 SOP 의논리함수구현 - 한개의출력에입력되는 product term 의개수가제한됨 예 : feedback 이있는 4 입력 4 출력 PAL 구조에서주어진논리함수실현 W = A + AD X = A + D Y = AB + CD + BD Z = A + AD + ACD + AD A B C AND 게이트입력 A A B B C C D D W W W X Y Z D A A B B C C D D W W

23 v PLD 프로그래밍 PLD 프로그램에필요한요소 - 프로그래밍소프트웨어 ( 논리컴파일러 ) - 프로그래머 (PLD 라이터 ) 디버깅 edit START 논리회로설계 설계입력 YES 구문에러 NO 컴파일러실행 설계시뮬레이션 PLD 프로그래밍과정의흐름도 YES 설계에러 NO JEDEC 파일생성 PLD 쓰기 END

24 한학기동안수고하셨습니다. ^ ㅡ ^

. 메모리의구조. 메모리개요 v 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. v 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되

Chapter 2 메모리와프로그램논리장치 . 메모리의구조. 메모리개요 v 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. v 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되는데이터의통로. 메모리 MAR 입력주소 (n 비트