반도체소자요약 반도체소자제작을위한기초학문과공학의응용
Solid state electroic devices - 목표 : 고체상태로이루어진다양한소자에서 fudametal 하게적용되는동작원리이해 - 적용가능 : PN, Tr. (MOSFET & BJT), 메모리, solar cell, otical device, ower device, logic, VLSI, etc. Itroductio
Cotets Cha1: 고체상태 & 결정구조 solid state hysics Cha2: 원자 level 에서의양자물리 현대물리학, 양자역학 Cha3: bad 의형성및 carrier trasort Cha4: 반도체내에서의과잉캐리어 Cha5~6: PN 접합, MOSFET Physics of semicoductor devices, Sze Cha7~10: 다양한 alicatio (BJT, 광전자소자, 집적회로, 고주파및고전압소자 ) Itroductio
접합에대한요약 - PN juctio 에너지대역도 (bad diagram) 푸아송방정식 (oisso s equatio) 내부의전압, 전계분포계산바이어스 (bias) 에따른에너지대역도, 전류특성 ( 확산 & 표동 ) 분석. 정전용량 (caacitace) 이해 : 공핍정전용량 vs. 확산정전용량 2차적인효과를고려한분석 : 고준위주입, 공핍영역에서의생성-재결합, 직렬저항, 경사형접합. - 금속-반도체접합 쇼트키 (schottky) vs. 옴 (ohm) - 이종접합 (hetero-juctio)
- 접합의특징 - 접합의유용한특징 ; 정류작용 (rectifier) 순방향바이어스 (forward bias) 형영역이 형영역에대하여상대적으로양의외부전압바이어스를가질때는 형에서 형영역쪽으로매우자유로이전류가흐름. 역방향바이어스 (reverse bias) 형쪽을 형쪽에대하여상대적으로음전위로만들면실질적으로전류가흐르지않음. 바이어스가인가된 - 접합부는전압가변 (voltage-variable) 커패시터, 광전 지, 광방출체및현대전자공학의기초를이루고있는소자로이용될수있음.
- Juctio 평형상태 case 공핍폭 평형상태에서는접합부를가로질러서실질적인전류는존재할수없으므로전계 E 에서의케리어의표동에의한전류는정확하게확산전류를소거해야함. J J ( drift) J ( drift) J ( diff.) ( diff.) 0 0 V 0 를접촉전위차 (cotact otetial) 라하고, 이것은내부전위장벽으로서접합에서의평형이유지되는데필요. 평형상태에서의 - 접합의성질 : (a) 격분된 형및 형물질의중성영역과이분리된영역에의한에너지대역 ; (b) 전이영역 W 에서의공간전하 ; (c) 4 가지전류성분과그방향
N d >N a 일때의 - 접합전이영역내의공간전하및전계분포 (a) 금속학적접합부를 =0 으로정의한전이영역 (b) 자유캐리어를무시한전이영역내의전하밀도 (c) E 에대한기준방향을임의의 + 방향으로취했을때의전계분포 Aroimatio 0 ( 이값이상대적으로매우작기때문에 ) 각각적분하여풀면, 포아송방정식 : 단면적 A 인시료의경우접합부양쪽의보상되지않은전체전하에대한가정 d a N qa N qa 0 0 a N d N q d d ) E( 0) (, ) E( ) (0, ) E( 0 0 N q d d N q d d a d 0 0 0 a d N q N q E 접합부의공간전하 W N q W V d 0 2 1 2 1 0 0 E 전하균형의요건 : d a N N 0 0 d a a N N N W W 0 0 0, 2 0 2 1 W N N N N q V d a d a 2 1/ 0 2 1/ 0 1 1 2 2 d a d a d a N N q V N N N N q V W
Forward- ad reverse-biased juctios; steady state coditios 인가전압은정전적전위장벽, 따라서전이영역내의전계를변화시킴. 접합부에서확산전류와표동전류성분의변화. 에너지대역의격차가공핍영역의폭과더불어인가된바이어스에의해영향을받게됨 - 접합에서의바이어스영향에의한전이영역폭, 전계, 정전적전위 ( 장벽 ), 에너지대역도그리고 W 내에서의입자의흐름과전류방향 (a) 평형상태 (b) 순방향바이어스 (c) 역방향바이어스
순방향 / 역방향 biased - 접합 접합부에서정전적전위장벽 순방향바이어스 V f 에의해, 평형상태에서의접촉전위차 V 0 로부터보다작은값인 V 0 -V f 로낮아짐. 역방향바이어스 (V=-V r ) 에대해서는반대로커짐. 전이영역내의전계 순방향바이어스일때외부로부터의인가전계는내부전계와는반대방향이되기때문에전계가감소됨. 에너지대역의격차는접합부의정전적전위장벽의직접적인함수임. 전자에대한에너지장벽의높이는전자의전하 q 에정전적전위장벽의높이를곱한것임. 에너지대역들은순방향바이어스일때는 [q(v 0 -V f )] 로평형상태보다덜어긋나고, 역방향바이어스일때는 [q(v 0 +V f )] 로더욱어긋나게된다. 순방향바이어스일때 형쪽의페르미준위 E F 은 E F 보다에너지 qv f 만큼위에존재 역방향바이어스일때 E F 가 E F 보다 qv r 만큼위에존재. 전자볼트 (ev) 의에너지단위로한다면이들두중성영역의페르미준위는인가전압 (V) 만큼어긋나게됨.
biased - 접합에서의전류해석 확산전류 (diffusio curret) 정상상태의확산전류는다수캐리어의흐름으로써, 에너지장벽을넘어서 형쪽으로확산하는 형쪽의전자와 형쪽에서 형쪽으로넘어가는정공들로구성됨. 전자의확산전류는순방향바이어스일때급격히증가함. (eoetial 비율로 ) 역방향바이어스일때는에너지장벽은매우크게 (V 0 +V r ) 되어서실질적으로는어느 형쪽전도대역의전자나 형쪽가전자대역의정공은에너지장벽을넘어갈수있는충분한에너지를갖지못함. (eoetial 비율로감소 ) 따라서확산전류는역방향바이어스일때는무시할수있음. 표동전류 (drift curret) 공간전하 (sace charge) 로인한전이영역 (trasitio regio) 내의내부전계 (built-i field) 에의해흐르는소수캐리어의흐름임. 일반적으로표동전류는전위장벽의높이에대하여예민하지않음. 표동전류의크기는캐리어가얼마나빠르게이장벽을쓸려내려가느냐가아니라얼마나많은캐리어가장벽 ( 전이영역 ) 에도달해내려가느냐에따라결정됨. 전류의표동성분에참여하는데필요한소수캐리어의공급은접합양쪽에서의전자 - 전공쌍 (EHP) 의열적여기에의해생성. 접합을횡단하는생성된캐리어들의표동에기인하여생기는전류는그의크기가전적으로 EHP 의생성률에따르므로생성전류라고함.
순방향 biased - 접합에서의전류 + V - 외부전압 V 에따라확산할수있는확률 e qv kt eoetial 로급격하게증가혹감소함. 정공이 형영역으로확산됨에따라정공 은 형물질내의전자들과재결합. (b) (a) 과잉정공의분포는확산방정식의해로서얻 어짐. 형물질의길이가정공의확산거리 L 에 비하여길때과잉정공의분포는지수함수 적으로됨. 순방향으로바이어스된접합 : (a) 전이영역양쪽에서의소수캐리어분포및전이영역끝으로부터측정한거리 과 의정의 ; (b) 위치에따른의사페르미준위의변화.
- 접합에서전류의정성적인분석 접합을지나는전체전류 = 확산전류 + 표동전류 - 접합의 I-V특성 평형상태에서의확산전류는그크기에있어 I( 생성 ) 와크기는같고방향은반대이므로전체전류는 0. 순방향바이어스가인가되었을때의확산전류는간단히 I( 생성 ) e(qv/kt) 로된다. 따라서전체전류는 I=I 0 (e qv/kt -1) 으로됨. 역방향바이어스가인가되면 e qv/kt 가 0 에접근하기때 문에전체전류는 -I 0 ( 역방향포화전류 ) 으로됨. 역방향 - 접합의 I-V 특성 순방향
- 접합에서전류의정량적인분석 과잉소수캐리어분포로부터접합의전류의계산하는세가지방법 (a) 전이영역단면부에서의전자및정공의확산전류를통한계산. (b) 소수캐리어의수명으로나눈분포되어있는전하의농도를통한계산. (c) 정공의확산전류와전자의확산전류의차에의한최종다이오드방정식
- 접합면에서의 Carrier ijectio 접합부를가로지르는캐리어확산의변화때문에, 인가전압에따라 - 접합 부양쪽에서의소수캐리어농도가변동됨 평형상태에서의각각의정공농도의비 바이어스에따라 변경된장벽 V 0 -V 에대해 (- 0 ) = 로가정하여구하면, qv / kt e ( ) q V V )/ kt ( 0 0 ) e ( 0 ) qv / kt ( 0 순방향바이어스 (V>0) 일때전이영역의 형쪽끝에서의소수캐리어인정공농도 ( 0 ) 가평형상태일때보다도크게증가됨을암시. 반대로역방향바이어스 (V<0) 일때정공농도 ( 0 ) 는평형상태에서의값 이하로감소. e 전이영역의끝에서의과잉캐리어농도는, ( ( 0 0 ) ) e e qv / kt qv / kt 1 1
L kt qv L L kt qv L e e e e e e / / / / / / 1 ) ( 1 ) ( 접합부양쪽에대하여확산방정식을쓰고 형및 형영역이확산거리에비해길다고가정한과잉캐리어 (δ 과 δ) 의분포에대한식. 형물질임의의점 에서의정공의확산전류 1 0) ( 1 0) ( ) ( ) ( ) ( / / / kt qv kt qv L e L qad L D qa I e L qad L D qa I L D qa e L D qa d d qad I - 접합에서의확산전류
공핍영역에순방향바이어스가걸린경우의캐리어농도 : L qad L qad I I I ) 0 ( 0) ( 1 1 / 0 / kt qv kt qv e I e L D L D qa I : 다이오드방정식 (diode equatio) 1 / kt qv r e L D L D qa I 역방향바어이스의경우 V=V r 로놓아계산 V r 이수 kt/q 이상크게되면, 전체전류는역방향포화전류가됨. 0 I L D L D qa I 과잉캐리어로인하여의사페르미준위가벌어짐. kt qv i kt F F i e e / 2 )/ ( 2 - 접합에서의다이오드방정식
순방향 biased - 접합에서의전류 순방향 - 접합에흐르는전류의전자및정공성분. 형도핑농도보다 형도핑농도가낮기때문에 형쪽에주입되는소수캐리어전자전류보다 형쪽에있는주입되는소수캐리어정공전류가더많다.
역방향 biased - 접합 - V + + 역방향바이어스에서의사페르미준위는 순방향바이어스와는반대의의미로분리. (a) 과잉캐리어가존재하는순방향바이어스와는달리, 평형상태보다역방향바이어스상태에서더적은캐리어가존재한다는사실을반영하듯이, F 은 E c 로부터더멀어지고 F 는 E v 로부터멀어짐. 역방향바이어스된 - 접합 : (a) 역방향바이어스된접합근처의소수캐리어분포 ( 전류이동의주체는소수캐리어에의해이루어짐 ). (b) 의사페르미준위의변화. (b)
역방향바이어스항복 역방향으로바이어스된 -접합에서흐르는전류는임계역방향바이어스까지는본질적으로전압에는무관한역방향포화전류임. 역방향바이어스이상의전압이인가되었을때, 역방향항복이일어남. 항복다이오드 (breakdow diode) 라는유용한소자를제작할수있다. 제너효과, 애벌랜치항복현상이있음. ( 역방향바이어스회로 ) ( 역방향포화전류 ) ( 순방향바이어스회로 ) ( 순방향전류 ) ( 역방향항복전류 )
- 접합의정전용량 - 접합부와관련된정전용량의종류 (1) 전이영역의쌍극자에의한접합정전용량 (2) 전하축적효과로인해전류변화에대하여전압변화가늦어지는것에의한전하축적정전용량. 역방향바이어스에서는접합정전용량이주가되며, 접합부가순방향으로바이어스되었을때는전하축적정전용량이주가됨. 정전용량계산을위해식 C= Q/V 대신보다일반적인정의를사용해야함 C dq dv 전이영역양단의전하량 Q 는인가전압에따라비선형적으로변화함.
금속 - 반도체접합 금속 - 반도체접합 정류적접합과비정류적 (Ohmic) 으로나눌수있음. 쇼트키접촉 (schottky cotact) vs. 옴접촉 (ohmic cotact) 정류성 I-V 특성을가짐. 순방향전류는반도체에서금속으로의다수캐리어의주입에의함. 소수캐리어주입으로인한전하축적에의해나타나는시간지연이없음. 일반적으로고주파영역에서의스위칭속도가 - 접합다이오드보다우수. - 접합소자에비해마스킹 (maskig) 과정이덜요구됨. 양쪽바이어스에서선형의 I-V 특성을가짐. 접촉시, 반도체에유기된전하가다수캐리어에의하여공급될때옴접촉이형성. 실제적인옴접촉의형성은접촉영역에서반도체에고농도의도핑을통해이루어짐. 고농도도핑에의해공핍영역의폭을줄임으로서캐리어가터널링을통해투과하여자유롭게이동할수있음.
쇼트키장벽 (Schottky barrier) 쇼트키효과 음전하를금속표면근처에가져오면양의전하가금속에유기된다. 이들로인한영상력 (image force) 이인가전계와결합되면실질적일함수는감소됨. 쇼트키효과는금속 - 반도체효과에대한설명의일부에지나지않으나, 일반적으로정류성접촉을쇼트키장벽다이오드 (Schottky barrier diode) 라함. 형반도체를좀더큰일함수를갖는금속과접촉시켜형성한쇼트키장벽 (a) 접합을이루기전의금속과 형반도체의대역도 (b) 접합을이룰후에평형상태의대역도 형반도체와좀더작은일함수를갖는금속간의쇼트키장벽 (a) 접합전의대역도 (b) 평형상태의접합에대한대역도
쇼트키접촉 (schottky cotact) 쇼트키장벽다이오드의주요특징. 순방향전류는반도체에서금속으로의다수캐리어의주입에의함. 소수캐리어주입으로인한전하축적에의해나타나는시간지연이없음. 일반적으로고주파영역에서의스위칭속도가 - 접합다이오드보다우수. 쇼트키장벽소자는집적회로에사용되기적합함. - 접합소자에비해마스킹과정이덜요구됨. 형반도체를더큰일함수를갖는금속과접촉시켜형성한금속-반도체접합에대한순방향및역방향바이어스의영향 (a) 순방향바이어스 - 접촉전위차가감소하여전도대역의전자가금속쪽으로확산함 ( 순방향전류형성 ) (b) 역방향바이어스 - 접촉전위차가증가하여반도체에서금속간전자의흐름은무시됨. - 어떤경우에나금속 반도체의전자의흐름은 Φ m χ 에의하여저지됨. (c) 대표적인전류-전압특성. q B / kt I0 e
옴접촉 (ohmic cotact) (a) (b) 양쪽바이어스방향에서선형의 I-V 특성을갖는금속 - 반도체접촉. 집적회로와같은회로의접촉부는최소의저항을가지며신호를정류시키는경향이전혀없는옴접촉이이루어져야함. 금속 - 반도체접촉이페르미준위가일치되어반도체에유기된전하가다수캐리어에의하여공급될때옴접촉이형성. 실제적인옴접촉의형성은접촉영역에서반도체에고농도의도핑을통해이루어짐. 고농도도핑에의해공핍영역의폭을줄임으로서캐리어가터널링을통해투과하여자유롭게이동할수있음. (c) (d) 페르미준위를일치시키기위한정전적전위차는반도체에다수캐리어의축적을요구하므로, 옴접촉일경우에반도체에공핍영역이발생하지않음. 금속 - 반도체의옴접촉 : (a) 금속과 형반도체의일함수가 Φ m <Φ s 의경우 : 금속에서반도체쪽으로전자가전송되어야페르미준위가일치됨. (b) 옴접합에의한평형상태에서의대역도 : 전송된전자에의해금속에대한상대적인반도체의전자에너지가상승됨. (c) 금속과 형반도체의일함수가 Φ m >Φ s 의경우 (d) 평형상태에서의접합 : 형반도체의정공이접합을넘어서쉽게정공의흐림이이루어짐.
이종접합 (hetero-juctio) 이종접합 : 다른에너지갭을가지는두물질의접합 이종접합을이용한화합물소자응용 ; 이종쌍극성트랜지스터, 전계효과트랜지스터, 반도체레이저등 형반도체와 형반도체사이의이상적인이종결합 (a) 접합전의대역도 (b) 평형상태에서의대역불연속과대역휨
이종접합의응용 전도대역의불연속성이전자로하여금 + -AlGaAs로부터 GaAs로흘러들어서전위우물에포획됨. 전도가이계면과평형으로일어나는소자의경우는전위우물내의전자가 2차원전자가스를형성 HEMT소자에응용 도핑을하지않은 GaAs내의우물에서는불순물산란을무시할수있고저온에서격자산란이적으므로 2차원적인전자가스의이동도가대단히큼. GaAs 전도대역에서형성되는전위우물을갖는 + - AlGaAs 와적은불순물의 GaAs 사이의이종접합 ; 이우물이매우얇으면개별상태 (E 1 이나 E 2 ) 가형성된다.
전계효과트랜지스터에대한요약 - 트랜지스터 (Trasistor) 란? - 동작원리 (oeratio ricile) - 공간전하밀도 (sace charge desity) - MOS 커패시터에대한 C-V 관계 - Real MOS ca. ( 표면효과포함 ) - 문턱전압 (threshold voltage) - MOS 정전용량-전압 (C-V) 분석 iterface tra - MOSFET 의전류 & 출력 & 전달특성 - 단채널효과 (short chael effects) 열전자 (hot carrier) & e-h airs 생성, Puth-through, DIBL, 전하공유 (charge sharig), etc
트랜지스터란? 트랜지스터두단자를통하는전류가제 3의단자의전류또는전압에변화에의해제어될수있는 3단자소자. 제어특성으로인해작은교류신호를증폭하거나온 (o) 상태에서오프 (off) 상태로, 그리고다시원상태로스위칭시킬수있음. 증폭 (amlificatio) 과스위칭 (switchig) 역할을하는소자. 트랜지스터의동작스위칭 : o 상태에서 off 상태로전환이가능. 증폭 : 작은교류신호를큰교류신호로증폭이가능.
MOSFET 의구조및동작원리 채널증식형 MOSFET ( 게이트 ) ( 산화막 ) ( 채널 ) ( 산화막 )
-MOSFET 의제작과정 -Si의열산화공정으로게이트산화막 (gate oide) 형성 게이트와채널사이에서게이트의절연체역할 + oly-si으로게이트전극형성 LPCVD공정으로산화막위에 + oly-si 증착 게이트를만들기위해패터닝 (atterig) 과정을거치고수직벽을형성하기위해 RIE로비등방식각을하게됨 Source / Drai 영역형성 + 이온주입 (io imlatatio) 을통해 S/D 영역도핑 게이트자체는 + 이온주입에대한마스크로이용되며, 이는소스와드레인이게이트에최대한인접하게하고채널영역을보호하는데기여 ( 자기정렬 (self-aliged) 공정 ) 금속화공정 주변회로설계에맞게금속화공정을통해주변회로와 MOSFET을연결 산화유전막의 LPCVD공정, RIE를이용한접촉구멍의식각, Al같은적절한금속의스퍼터링, 패터닝, 식각을포함
MOSFET 의구조및동작원리 선형영역 (liear regio) 포화영역 (saturatio regio) ( 공핍영역 )
채널영역의공간전하밀도 (sace charge desity): ideal case ~e(-qφ s /2kT) ( 축적 ) ( 평탄대역 ) ( 이온화된억셉터 ) ( 공핍 ) ( 약반전 ) Φ F 2Φ F Φ s ~e(qφ s /2kT) ( 강반전 ) Φ s ( 반도체와실리콘산화막계면에서의표면전위 ) - 표면전위가 0 ( 평탄대역조건 ); 순수한공간전하는 0 - 표면전위가음인경우 (Φ s < 0); 표면에서다수캐리어정공을끌어당겨축적층형성축적공간전하는음의표면전위를가지며, 매우급격히 ( 지수함수적으로 ) 증가전형적인축적층의두께 : ~20m - 표면전위가양인경우 (Φ s > 0); 공핍 - 약반전식에서지수항이매우크지만매우작은다수캐리어농도와소수캐리어농도비에곱해지므로초기에는무시가능작은양의표면전위에대한공간전하는 ~Φ s 1/2 에따라증가고정된도펀트 ( 억셉터 ) 에기인한공핍영역전하에대응 - 표면전위가매우큰경우 (Φ s ~ 2Φ F ); 강반전소수캐리어농도 0 로곱해진지수항 e(qφs(iv.)/kt) 은다수캐리어농도 0 와같으므로이항우세이동반전전하는바이어스에따라매우급격히증가전형적인반전층의두께는 5 m 이고, 표면전위는 2Φ F 에서고정
채널영역의공간전하밀도 (sace charge desity): with bad diagram ideal case For ideal case, Φ m = Φ S ~e(qφ s /2kT) ~e(-qφ s /2kT) ( 강반전 ) ( 축적 ) ( 이온화된억셉터 ) ( 평탄대역 ) 2Φ F Φ s ( 공핍 ) ( 약반전 ) Φ F Φ s ( 반도체와실리콘산화막계면에서의표면전위 ) qφ : 에서의 bad bedig 정도를나타냄 qφ s : 반도체표면에서의 bad bedig Φ s = 0 : flat bad coditio Φ s < 0 : hole accumulatio, Φ s > 0 : deletio Φ s > Φ F : iversio, Φ s > 2Φ F : strog iversio
MOS ca. bad diagram - 반전영역의폭인가되는전압 V 는절연체 (Vi) 와반도체의공핍영역 (Φs) 에부분적으 로걸림 V V i s - 절연체를가로지르는전압 (Vi) 은양쪽의전하와관계되며, 전하를정전용량으로나눈것 s Q Qsd Q V0 d, C s Vi ε V0 ε εi C i : 절연체의유전율 i C i : 단위면적당절연체의정전용량 1/ 2 - 공핍근사를이용한공핍층폭 2εs s W - 강반전이이루어질때까지의 qna 공핍영역은커패시터에걸리는전압이증가함에따라증가함. 그후전압이더욱커지면공핍영역이커지기보다는더욱강한반전층이형성이됨 kt Na - 강반전상태에서공핍층폭의최대값 s( iv. ) 2 F 2 l q W m 2εss(iv.) qna 문턱전압 (threshold voltage) 1/ 2 εskt l (N 2 2 q Na a /i ) 1/ 2 강반전상태에서공핍영역의단위면적당전하 1/ 2 Qd qnawm 2(ε sqnaf ) i 강반전을위해필요한문턱전압 V T Q C d i 2 F (ideal case)
MOS 커패시터에대한 C-V 관계 : -chael (o ideal case) C i ε /d, i C s dq dv dqs d s
MOS 커패시터에대한 C-V 관계 : -chael (o ideal case) - 축적 (accumulatio); 축적전하는표면전위에따라많이변화되므로 Cs 는매우큰값 C C i ε i /d - 강반전 (strog iversio) * 낮은주파수에서는반전전하 (iversio charge) 는 Φs 에지수적으로증가하므로전체커패시터는 C i 만으로구성 * 높은주파수에서게이트전압이아주빠르게변하기때문에반전층에있는전하는응답하여변하지못해소신호교류정전용량에기여하지못하므로반도체정전용량은최대공핍층폭에서의최소값 (C dmi ) - 공핍 (deletio) (+) 전압이인가됨에따라반도체표면은공핍되고, 공핍층정전용량 C d 는 C i 와직렬연결 C d ε i /W C CiCd C C i d
Real MOS ca. (o ideal case) 일함수차이 1. 게이트전극과반도체간의일함수차이 - Φs는반도체의 doig 농도에따라변함 Φ ms (=Φ m -Φ s ) < 0 ( 고농도 형 oly Si 게이트 ) - 고농도로도핑된 형기판 ( 즉, E F 가가전자대역에접근한경우 ) 에서가장큰음의값을가짐
Real MOS ca. (o ideal case) 실제표면효과 2. 산화물층과계면에있는전하의영향 (a) 여러가지원인에의해생기는전하밀도 (C/cm 2 ) - 이동성이온전하 (Q m ): 알칼리금속이온 ( 특히 Na + ) 이산화막의성장과정및후속공정중에산화물속에혼입가능. - 산화물포획전하 (Q ot ): SiO 2 의불완전성에기인하는포획된전하존재. - 계면포획전하 (Q it ) : Si-SiO 2 계면에서결정격자가끊어짐으로인해양전하발생. - 산화물고정전하 (Q f ) : 계면근처는고정된전하존재. 산화가일어남에따라 Si 은표면으로부터떨어져서산소와반응하는데, 산화가중지될때일부이온성 Si 가계면근처에존재. Q f 의밀도는산화의속도와후속되는열처리및결정방향에의존. (b) 이전하들을산화물 - 반도체계면에서의양의등가면전하 Q i 로나타낸것.
문턱전압 (Threshold voltage, V T ) 1. 일함수차 2. 산화물층과이계면의전하 채널열기전 ( 강반전전 ) 공핍시키기 강반전 (Ф F 두배 ) 채널 ( 형기판 ) 채널 ( 형기판 )
단채널효과 (short chael effect) ( 게이트산화물의두께 ) - 핀치오프영역 ( 드레인쪽 ) 에서열캐리어 (hot carrier) 발생 큰전계 (electric field): V/d; d = 1000 vs. 100 m e-h airs 생성 게이트 ( 산화막열화 ) 혹은 sub. 으로의누설전류생김. - 소스와드레인사이의펀치스루 (uch-through) 발생 짧은 S-D 거리. 역바이어스에의한공핍이맞다음. 누설경로및전류생김. (leakage ath & curret) - 얇은게이트산화물의항복현상 (breakdow) 0.1μm 채널길이를지닌 채널과 채널 MOSFET 의실험적인출력특성. 곡선은거의등간격을나타내며, V G 에관해 I D 의 2 차가아닌선형의존성을보임. I D 가포화영역에서일정하지않고 V D 에따라다소증가함을보여줌. LDD (Lightly Doed Drai) 처리혹은 Halo imlatatio 을통해서방지함.
단채널효과 (short chael effect) DIBL (drai iduced barrier lowerig) V T 을감소시키는효과. Solutio - 기판의역바이어스를인가하여 DIBL을완화. 소스쪽의전위장벽이상승하여누설전류를줄여줌. - 소스 / 드레인의두께를충분히얕게함. (shallow) - 채널도핑을충분히크게 ( 소스-드레인접합을방지 ) 펀치스루방지 (ati-uch-through) 주입그러나 V T 를올리거나 body effect와같은바람직하지못한결과가생길수있음. - 국부적인이온주입을소스 / 드레인부근에만실시 Halo imlatatio ( 또는 ocket im.) : 더욱높은도핑은소스 / 드레인공핍폭을감소시키고그들의상호작용을방지.
단채널효과 (short chael effect) 전하공유 (charge sharig, CS) 협폭효과 (arrow width effect, NWE) - 소스 / 드레인과게이트사이에서 CS에기인. - L이감소할수록, 채널길이에대하여공유하는전하량의비율이증가. 소스 / 드레인에의해공핍전하 (Q d ) 를더작은값으로만듬 - 필드산화막 (field oide) 에의한유효공핍전하가증가. 채널폭이작아짐에따라 LOCOS 격리영역아래에위치한공핍영역의비율증가. V T 을감소시키는효과. V T 을증가시키는효과. ( 채널의폭이작을때 ) ( 반단채널효과라고도함.) ( 채널의길이가짧을때 )
GIDL (gate iduced drai leakage) > 0 - 현상 게이트전압이 V T 아래이고, V D 가큰값인상태에서 ( 훨씬큰음의게이트바이어스로채널을차단하려할때 ) 오프상태의누설전류는상승. - why? 대역간극 E g 보다더욱큰대역휨에의해대역간터널링으로 EHP 가생성되어전도성을띄게됨. - Solutio 드레인도핑준위는적당히해야한다 (~10 18 cm -3 )
Cha 8 & 9 Chater 8 & 9은기본수업자료를참조 Solar cell Memory OLED Laser Cha. 8. Otoelectroic Devices
2012년도 2학기동안반도체소자에대하여같이즐겁게공부했고유능한과학기술인이되기를바랍니다. Itroductio