논문 07-32-4-09 한국통신학회논문지 07-4 Vol. 32 No. 4 매칭에기반한발전된고장진단방법 정회원임요섭 *, 강성호 ** Matching-based Advanced Integrated Diagnosis Method Yoseop Lim*, Sungho Kang** Regular Members 요 약 본논문에서는효율적인다중고착고장진단알고리듬을제안하겠다. 제안하는고장진단알고리듬은완전일치공통부분을고장진단의중요한기준으로사용함으로써단일고착고장시뮬레이터환경에서도다중고착고장을진단할수있다. 또한각고장간의식별성을높여다중고착고장을진단함에도불구하고, 고장후보의수를획기적으로줄일수있었다. 이를위하여출력단의수에따른가중치개념과가산, 감산연산을사용하였다. 이알고리듬은 ISCAS85회로와완전주사스캔이삽입된 ISCAS89회로에서실험하여성능을입증하였다. Key Words : Matching Algorithm, Diagnosis, Fault Simulation, Multiple Stuck-At Faults ABSTRACT In this paper, we propose an efficient diagnosis algorithm for multiple stuck-at faults. Because of using vectorwise intersections as an important metric of diagnosis, the proposed diagnosis algorithm can diagnose multiple defects in single stuck-at fault simulator. In spite of multiple fault diagnosis, the number of candidate faults is drastically reduced. For identifying faults, the variable weight, positive calculations and negative calculations are used for the matching algorithm. To verify our algorithm, experiments were performed for ISCAS85 and full-scan version of ISCAS89 benchmark circuits. Ⅰ. 서론공정기술의발달로선폭이좁아지고한개의칩에집적되는회로의크기가커지면서생산공정중에결함이나타날가능성이높아지고있다. 시장경쟁력을높이기위해서는수율향상시키는것이필수적이므로결함이생성되는공정을개선하는작업이필요하다. 고장진단이란동작의오류를일으키는결함의위치와종류를추론해내는과정을말한다. 정확한고장진단으로설계와공정의오류를찾아내어수정할수있게해준다. 따라서칩의품질을높이고생산비용을절감하기위한효율적인고장 진단방법론을개발하는것은매우중요하다 [1]. 고장진단을수행하기위해서는몇가지의필수적인사항이필요하다. 우선고장검출률이높은테스트패턴이필요하다. 회로에존재하는결함을출력단에서확인할수있도록하는입력패턴을테스트패턴이라한다. 우선오류가출력단에서검출되도록하는테스트패턴을사용하여야만그원인이되는고장을찾아낼수있기때문이다. 또한고장모델과고장시뮬레이터가필요하다. 고장모델이란실제회로에존재하는결함을논리적도메인으로모델링한것을말한다. 실제결함과유사하게고장모델을모델링하고다양한고장모델을사용한다면 본연구는산업자원부 SYSTEMIC2010 과제지원및한국반도체연구조합관리로수행되었습니다. * 연세대학교전기전자공학과컴퓨터시스템및관련 SoC 연구실 (yoseop@soc.yonsei.ac.kr) ** 연세대학교전기전자공학과컴퓨터시스템및관련 SoC 연구실 (shkang@yonsei.ac.kr) 논문번호 :KICS2006-11-507, 접수일자 :2006 년 11 월 24 일, 최종논문접수일자 :2007 년 3 월 19 일 379
한국통신학회논문지 07-4 Vol. 32 No. 4 정확한고장진단을수행할수있으나복잡한고장모델에대한고장시뮬레이터의수행시간이급격히증가되게된다. 한개의고착고장이존재한다고가정하는단일고착고장모델이테스트패턴을생성하기쉽고, 시뮬레이터구현도단순하며시뮬레이터의속도도빠르기때문에가장널리사용되고있다. 그러나단일고착모델만을사용하면, 다른형태의고장인합선고장과다중고착고장을진단할수없기때문에이러한고장들의진단을목표로하는많은고장진단방법론이제안되었다 [2,3]. [2] 에서는다중고착고장을진단하기위하여다중고착시뮬레이터를사용하였다. 또한합선고장을진단하기위하여 [3] 에서는합선고장시뮬레이터를사용하였다. 그러나복잡한고장모델을위해시뮬레이터를사용하면시뮬레이터의수행시간이길어지기때문에전체적인고장진단시간이길어진다. 예를들면단일고착고장시뮬레이터의수행시간은회로의크기에비례에서증가하나합선고장시뮬레이터의수행시간은회로의크기에제곱에비례해서증가하므로회로가커진다면실행불가능할수도있게되었다. 수행시간이너무많이소요되어실행하지못하는문제점을예방하기위하여제안하는고장진단알고리듬은단일고착모델과단일고착고장시뮬레이터를기반으로하였다. 또한최종고장후보를결정하기위하여점수화매칭알고리듬을사용하였다. 점수화매칭방법론은시뮬레이션된고장의응답이실제테스터의응답과유사할수록고장의위치가실제결함의위치와가깝다는가정을기반으로하고있다. 점수화매칭알고리듬의가장기본적인방법은특정테스트벡터에서오류가관찰될경우에후보고장의출력단응답에서오류가있을경우, 그후보고장의점수를 2점증가시킨다. 만일미지의값 X가관찰될경우는, 잠재적으로오류가검출되었다고생각하여 1점을증가시킨다 [4]. 더욱발전된방법으로는테스터의응답과후보고장의응답간의일치, 부분일치, 불일치의정도에따라점수를증가시킬뿐만아니라감소시키기도하여보다세밀하게고장후보와실제고장간의유사도를점수화시킬수있다 [5]. 가장발전된형태의 POIROT 알고리듬 [6] 에서는완전일치공통부분 (vectorwise intersection), 공통부분 (intersection), 잘못된예측 (misprediction), 예측실패 (nonprediction) 의측정기준으로점수를계산한다. 공통부분은테스터의응답과고장후보의시뮬레이션응답에모두오류가나타날때를말한다. 이중출력단의시그니쳐가완전히동일할경우를완전일치공통부분이라고말한다. 잘못된예측은테스터의응답에서는오류가나타나지않으나고장후보의시뮬레이션응답에서는오류가나타날경우를말한다. 반대로예측실패는테스터의응답에서는오류가나타나나고장후보의시뮬레이션응답에서는오류가나타나지않는경우를말한다. 완전일치공통부분의수가가장큰영향력을가지며, 이어서공통부분, 잘못된예측, 예측실패의순으로영향력을가지게된다. 일반적으로사용되는점수화매칭알고리듬은고장이한개만존재한다고가정하므로고장진단과정을단순화시켜주지만다중고착고장이나복잡한형태의고장을진단하기어렵다. 본논문에서는점수화매칭알고리듬과완전일치공통부분테이블을사용하여단일고착고장시뮬레이터환경에서도다중고착고장을진단할수있는매칭알고리듬을제안하였다. 또한출력단의수에따른가중치개념을도입한점수화매칭알고리듬으로고장간의식별성을높여진단한고장후보집합의수를줄이도록하였다. 제안한알고리듬을사용하여 (Matching-based Advanced Integrated Diagnosis) 라고명명한툴을제작하여성능을검증하였다. Ⅱ. 고장진단의전체과정고장진단의전체과정은그림 1과같다. 고장진단을수행하기위해서는회로의설계파일과테스트패턴이필요하고, 오류가발생한칩의테스터응답결과가필요하다. 가장먼저고장리스트생성과정을거치게된다. 고장리스트생성과정에서는회로의설계파일로부터회로에존재할수있는논리고장들을결정한다음에, 등가고장중첩과임계경로추적법 [7] 을사용하여시뮬레이션을수행할고장의수를줄이게된다. 이렇게결정된고장리스트로고장시뮬레이션을진행하게된다. 단일고착고장시뮬레이션과정중에후보고장의점수를계산하고완전일치공통부분테이블을생성한다. 고장시뮬레이션이후에각후보고장의점수와완전일치공통부분의테이블결과로최종고장후보집합을결정하여최종고장진단결과를출력하게된다. 380
논문 / 매칭에기반한발전된고장진단방법 정확하고효율적인고장진단을수행하는데핵심적인역할을하는후보고장의점수계산, 완전일치공통부분테이블생성, 최종고장후보집합의결정과정은 Ⅲ~Ⅴ장에서자세하게설명하겠다. 그림 1. 고장진단의전체과정 Ⅲ. 후보고장의점수계산기존의알고리듬은단순히완전일치공통부분, 공통부분, 잘못된예측과예측실패가일어날경우의테스트패턴수만을기준으로점수를계산하기때문에식별력이떨어져동순위고장이많이나타날수있는문제점을가지고있다. 또한기존의알고리듬은무조건적으로완전일치공통부분, 공통부분, 잘못된예측, 예측실패의순으로영향력을가진다. 다시말하면, 공통부분, 잘못된예측, 예측실패의점수가아무리높더라도, 완전일치공통부분의점수가낮다면낮은고장후보순위를가지게된다. 이는다중고착고장등의복잡한형태의고장을진단할경우에문제점을가지게된다. 다중고착고장일경우에는테스터의고장응답의형태가두고착고장이중첩된형태로나타나는경향을가지게되므로실제의각고장은공통부분의점수가낮게된다. 알고리듬에서는고장간의식별력을높이기위하여후보고장의점수를계산할경우에패턴의수를고려하지않고, 응답을보다더잘반영할수있도록출력단의수를고려하였다. 또한다중고착고장과같은복잡한고장의진단을위해서완전일치공통부분, 공통부분, 잘못된예측과예측실패의경우에앞의것이뒤의것에우선하는영향력을가진기준으로사용하지않고통합적으로점수를계산하도록하였다. 또한회로의크기에탄력적으로 대응할수있도록완전일치공통부분의가중치를결정하였다. 고장시뮬레이션은고장목록의선택된고장에대하여모든패턴을시뮬레이션을진행하는이중루프의형태로진행되도록한다. 한패턴에대한시뮬레이션이진행되면매칭알고리듬을통하여점수를계산하며, 모든패턴에대한점수를합산하여선택된고장의점수를결정한다. 고장시뮬레이션은고장목록의선택된고장에대하여모든패턴을시뮬레이션을진행하는이중루프의형태로진행되도록한다. 한패턴에대한시뮬레이션이진행되면매칭알고리듬을통하여점수를계산하며, 모든패턴에대한점수를합산하여선택된고장의점수를결정한다. 제안하는매칭알고리듬은고장의경우를다음과같이 5가지경우로분류하고점수의계산방법을결정하였다. 1) 완전일치공통부분 : 테스터의응답과시뮬레이션의응답이모두오류가나타나며완전히일치할경우를말한다. 이경우는모든출력단의수만큼점수를증가시킨다. 2) 공통부분 : 테스터의응답과시뮬레이션의응답이모두오류가나타나나완전히일치하지는않을경우를말한다. 양쪽모두오류가나타나는출력단의수만큼점수를증가시키며, 한쪽만오류가나타나는출력단의수만큼점수를감소시킨다. 3) 잘못된예측 : 테스터의응답에서는오류가나타나지않으나시뮬레이션의응답에서는오류가나타날경우를말한다. 시뮬레이션응답에서오류가나타나는출력단의수만큼점수를감소시킨다. 4) 예측실패 : 시뮬레이션의응답에서는오류가나타나지않으나테스터의응답에서오류가나타날경우를말한다. 테스터의응답에서오류가나타나는출력단의수만큼전수를감소시킨다. 5) 무고장영역 : 테스터의응답과시뮬레이션의응답에서모두오류가나타나지않을경우를말한다. 이경우는점수에변화를주지않는다. 완전일치공통부분에대하여출력단의수만큼가중치를주게되므로회로의크기에탄력적으로대응할수있도록되었다. 그리고테스터의응답과시뮬레이션의응답이일치하더라도고장의유무에따 381
한국통신학회논문지 07-4 Vol. 32 No. 4 라완전일치공통부분과무고장영역으로구별함에따라고장의전파가적게되는고장이무고장영역에서높은점수를얻어높은순위를가지는문제점을방지할수있게되었다. 그림 2의예제에서점수가계산되는방식을자세하게설명하도록하겠다. 그림 1에서나타난값들은의도하였던값과같으면 0, 오류가나타나면 1을나타내는시그니쳐값이다. 테스트패턴 1에대하여테스터응답과후보고장 1은둘다오류가나타나고모든출력단에대하여동일한형태를가지고있으므로완전일치공통부분으로연산된다. 5개의주출력단을가지고있으므로후보고장 1은 5점을증가시키게된다. 테스트패턴 1에대하여후보고장 2 는테스터응답은오류가있으나, 후보고장의시뮬레이션응답에는오류가없으므로예측실패로연산된다. 이경우는테스터응답에서 2회오류가나타났으므로 2만큼점수를감소시킨다. 테스트패턴1 에대하서후보고장 3은테스터응답과후보고장의시뮬레이션응답모두오류가나타나지만완전히일치하지않으므로공통부분으로연산한다. 같은출력단에오류가나타나는경우가 1회이므로 1점을증가시키고둘중에하나만고장이나타난경우가 2회이므로 2점을감소시켜총 1점을감소시킨다. 이러한식으로모든패턴에대하여총합을구하면후보고장 1은총 5점을가지며, 후보고장 2는 -6 점이고후보고장 3은 -4점으로총점이가장높은후보고장 1이실제고장과가장유사하다고판단할수있다. 테스트패턴 1 테스트패턴 2 테스트패턴 3 테스터응답 00110 00000 00110 후보고장 1 00110 00000 00010 후보고장 2 00000 11000 10011 후보고장 3 01100 00001 00000 그림 2. 후보고장의점수계산예제 Ⅳ. 완전일치공통부분테이블 일반적인점수화매칭알고리듬으로는다중고착고장을진단할때어려움이따른다. 모든고장이최상위점수를가지지않는경우가많기때문이다. 이를보완하기위한방법을찾기위하여다중고착고장회로의응답결과를분석하였다. 그결과, 조합회로와완전주사회로의경우에는다중고착 고장회로의응답은다중고착고장회로에삽입된고장들을한개씩삽입한회로의오류들이중첩된형태로나타나는경우가매우많음을알게되었다. 테스트패턴이한개의고장만을활성화시킬경우에는그고장만삽입된회로의응답과동일하였고, 여러고장을활성화시킬경우에는오류가중첩되거나전혀다른응답결과를나타내게되었다. 만일테스트패턴이한개의고장만을활성화시킨다고가정한다면, 다중고착고장의응답은단일고착고장들의완전일치공통부분의중첩된형태로나타난다고할수있다. SLAT 논문에서도한개의고장만을활성화하는패턴이대부분을차지한다는실험결과를보여주었다 [8]. 이러한가정을다중고착고장을진단시에사용하기위하여고장시뮬레이션과정에서완전일치공통부분이나타날경우에각고장별로완전일치공통부분이나타났던패턴들을저장해두며, 이를완전일치공통부분테이블이라고부르도록하겠다. 이테이블은고장점수와함께최종고장후보를결정할경우에사용하게된다. Ⅴ. 최종후보고장집합의결정고장시뮬레이션이종료된이후에는각고장후보에대하여테스터의응답과유사도를반영한점수와완전일치공통부분이나타났던고장과테스트패턴을저장한완전일치공통부분테이블을사용할수있다. 두가지기준을사용하여최종고장후보를결정하게된다. 최종고장후보집합을결정하는방법은다음과같은단계를거치게된다. 1) 고장점수순으로후보고장을정렬한다. 2) 가장점수가높은후보고장들중에서가장완전일치공통부분이많이나타나는후보고장을선택하여최종후보고장집합에포함시킨다. 3) 테스트응답에서는오류가나타났지만이패턴에대하여완전일치공통부분이나타나는후보고장이최종후보고장집합에없을경우에, 이패턴에대해서완전일치공통부분이나타나며그중가장점수가높은후보고장을최종후보고장집합에포함시킨다. 4) 오류가발생한모든테스트응답에대해완전일치공통부분으로설명하는고장들이최종후보고장집합에포함될때까지단계 3을반복한다. 테스트응답에대하여완전일치공통부분을가진후보고장이없을경우에는넘어간다. 382
논문 / 매칭에기반한발전된고장진단방법 점수 패턴 1 패턴 2 패턴 3 패턴 4 고장 1 102 고장 2 98 고장 3 87 고장 4 50 고장 5 23 그림 3. 최종후보고장집합의결정예제 이과정을그림 3에서예를들어설명하겠다. 예제의회로는총후보고장이 5개이며, 각고장의점수는 Ⅲ장에서설명한과정을거처그림 3와같이결정되었다. 그리고 표시는완전일치공통부분을나타낸것이다. 여기서주의해야할점은완전일치공통부분은테스터응답과시뮬레이션응답이모두오류가있어야하기때문에, 완전일치공통부분에저장되는패턴들은모두테스터의응답에오류가나타나게하는패턴들로만구성되어야한다는점이다. 단계 1을거쳐고장점수순으로정렬하면그림 3과같은순서로정렬이된다. 단계 2에서가장높은점수를가진고장들중에서완전일치공통부분이가장많은고장을선택한다. 예제에서는가장점수가높은고장이후보고장 1이므로하나만선택하면되나, 다수가있을경우에는완전일치공통부분이가장많은고장을선택하면되고이수도동일하다면모두다최종후보고장집합에포함시킨다. 다음단계 3에서는패턴 3에대해서완전일치공통부분이나타나지않으므로패턴 3에서완전일치공통부분이나타나는고장 4를최종후보고장집합에포함시킨다. 최종후보고장집합에는고장 1과고장 4가포함되고이를고장진단결과로출력한다. 단순히점수가높은고장을선택하는방식으로는다중고착고장을진단할수없다. 한개의고장은 1순위로진단되더라고, 다른고장이대부분의경우에낮은순위에위치하기때문이다. 이를보완하기위하여완전일치공통부분테이블을사용하여, 낮은순위에있더라도고장후보집합의고장들로설명하지못하는패턴에대해완전일치공통부분이나타난다면최종고장후보집합에포함될수있도록하였다. 이러한방법은다중고착고장진단시에유용함을 Ⅵ장의실험을통해서입증하였다. 또한고장들을세밀하게식별할수있는매칭알고리듬을사용함으로써 SLAT 알고리듬 [9] 이가지고있는후보고장의수가커지는문제점을해결할수있다. Ⅵ. 실험결과 Ⅱ장에서설명한전체고장진단과정을툴로작성하여고장진단알고리듬의성능을확인해보았다. 고장진단툴의이름을 (Matching Based Advanced Integrated Diagnosis) 라명명하였다. 모든실험은 SUN BLADE 2000 워크스테이션에서수행하였다. 실험을위하여 ISCAS85, ISCAS89 벤치마크회로들을삼성 STD150 라이브러리를사용하여합성하였으며, ISCAS89 회로는전체주사회로가되도록합성하였다. 테스트패턴은 Synopsys 사의 TetraMAX를사용하여생성하였다. 30개의회로에임의로고장을두개씩삽입한경우와세개씩삽입한경우에대해서실험을하였다. 이렇게고장을삽입한회로를논리시뮬레이션을수행한결과를테스터의응답이라가정하고, 이결과로부터삽입한고장을진단해내는가의여부로고장진단알고리듬을검증하였다. ISCAS85회로에대한두개의고장이삽입되었을경우의실험결과는표 1에정리하였다. 가나타내는의미는고장이 2개삽입된회로에서평균적으로몇개의고장이진단되었는지를나타내는것이다. 후보고장수는최종적으로진단된후보고장의수를나타낸다. 비교한 SLAT 알고리듬 [9] 이원래의논문과다른점은원래의논문에서는고착고장의극성에상관없이위치만으로진단하였으나, 비교실험을위해서고착고장을기준으로실험을하였다. 그리고 SLAT 알고리듬은 multiplet이라고부르는후보고장집합을여러개 표 1. 두개의고장이삽입된 ISCAS85 회로의고장진단결과 SLAT [9] 회로 후보고장수 후보고장수 c432 1.67 9.77 1.73 4.20 c499 1.23 31.27 1.37 2.73 c880 1.90 9.57 1.93 2.67 c1355 1.13 19.93 1.13 3.40 c1908 1.20 10.07 1.63 2.30 c2670 1.83 21.97 1.80 2.60 c3540 1.77 9.53 1.83 3.17 c5315 1.83 14.03 1.83 3.03 c6288 1.70 27.23 1.70 3.53 c7552 1.83 37.83 1.83 3.13 평균 1.61 19.12 1.68 3.08 383
한국통신학회논문지 07-4 Vol. 32 No. 4 SLAT[9] SLAT[9] 40.00 18.00 35.00 16.00 30.00 14.00 25.00 12.00 20.00 10.00 15.00 8.00 10.00 5.00 6.00 4.00 2.00 0.00 c432 c499 c880 c1355 c1908 c2670 c3540 c5315 c6288 c7552 평균회로 0.00 s1196 s1238 s1488 s1494 s5378 s9234 s13207 s15850 s35932 s38594 평균회로 그림 4. 두개의고장이삽입된 ISCAS85 회로에대한최종 표 2. 두개의고장이삽입된 ISCAS89 회로의고장진단결과 SLAT [9] 회로 s1196 1.77 11.53 1.93 2.93 s1238 1.77 13.87 2.00 3.20 s1488 1.70 12.00 1.80 3.47 s1494 1.77 12.47 1.73 3.73 s5378 1.90 8.67 1.90 2.90 s9234 1.93 11.97 1.93 3.87 s13207 1.83 15.63 1.83 4.40 s15850 1.97 10.80 1.97 3.03 s35932 1.93 11.80 1.93 3.47 s38594 1.97 9.30 1.97 2.67 평균 1.85 11.80 1.90 3.37 생성하기때문에정확한비교를위해서이들후보고장집합들에포함된고장의수를중복되지않게세어정리하였다. 표 1을보면진단된고장의수는 SLAT 알고리듬에서평균 1.61, 에서평균 1.68로고장진단의정확도는거의차이없거나 알고리듬이조금더좋다고말할수있다. 그러나후보고장집합의수는평균 19.12와평균 3.08로 SLAT 알고리듬의 1/6 밖에되지않음을알수있다. 이는 알고리듬의결과가훨씬좁게고장의범위를줄이므로효율적이라고말할수있다. 이러한차이점은그림 4에서좀더두드러지게관찰할수있다. 알고리듬은조합회로뿐만아니라보다크기가큰전체주사회로에서도뛰어난성능을보여준다. 표 2에이러한결과를정리하였다. 진단된고장의수는 SLAT 알고리듬에서평균 1.85, 알고리듬에서평균 1.90으로정확도는조합회로와마찬가지로 알고리듬이비슷하거나조금더뛰어나다고말할수있다. 그림 5. 두개의고장이삽입된 ISCAS89 회로에대한최종 전체주사회로에대한최종후보고장집합의수는 SLAT 알고리듬에서는평균 11.80, 알고리듬에서는평균 3.37로제안한알고리듬이 SLAT 알고리듬에비해 1/4정도인것을관찰할수있다. 이러한차이는그림 5를통하여보다쉽게관찰할수있다. 세개의고착고장을삽입한회로에서고장진단수행결과를정리해보았다. 삽입된고장이많아질수록고장간에영향을서로미칠가능성이높아지고단일고장과의출력단의응답의차이가커지므로고장진단이어려워진다. 정리한실험결과를관찰해보면 알고리듬은세개의고장이삽입된경우에도보다정확하게고장진단을수행함을관찰할수있다. 조합회로에대하여수행한실험결과는다음과같이표 3에정리하였다. SLAT 알고리듬은평균 2.01이고제안한알고리듬 2.13이므로 알고리듬이보다더정확한고장진단을수행한다고말할수있다. 표 3. 세개의고장이삽입된 ISCAS85 회로의고장진단결과 SLAT [9] 회로 c432 2.03 11.93 2.17 5.77 c499 1.30 19.33 1.40 3.83 c880 2.33 14.17 2.37 4.03 c1355 0.97 7.37 0.97 3.93 c1908 1.43 11.27 1.90 3.77 c2670 2.30 30.43 2.30 3.77 c3540 2.43 14.57 2.60 4.63 c5315 2.57 15.43 2.60 3.93 c6288 2.33 56.03 2.60 5.00 c7552 2.40 31.57 2.43 4.30 평균 2.01 21.21 2.13 4.30 384
논문 / 매칭에기반한발전된고장진단방법 60.00 SLAT[9] 20.00 18.00 SLAT[9] 50.00 16.00 14.00 40.00 12.00 30.00 10.00 8.00 20.00 6.00 4.00 10.00 2.00 0.00 c432 c499 c880 c1355 c1908 c2670 c3540 c5315 c6288 c7552 평균 회로 0.00 s1196 s1238 s1488 s1494 s5378 s9234 s13207 s15850 s35932 s38594 평균회로 그림 6. 세개의고장이삽입된 ISCAS85 회로에대한최종 표 4. 세개의고장이삽입된 ISCAS89 회로의고장진단결과 회로 SLAT [9] s1196 2.23 13.63 2.83 4.37 s1238 2.30 17.00 2.87 5.20 s1488 2.27 16.17 2.47 5.23 s1494 2.27 14.50 2.47 6.77 s5378 2.73 14.23 2.77 4.17 s9234 2.73 17.83 2.77 5.27 s13207 2.72 12.41 2.72 4.24 s15850 2.77 14.10 2.77 4.33 s35932 2.53 12.67 2.53 3.73 s38594 2.87 13.90 2.90 4.30 평균 2.54 14.64 2.71 4.76 또한 SLAT 알고리듬이평균고장후보집합의수가 21.21이고제안한알고리듬이평균 4.30으로약 1/5로후보고장의수를줄인것을확인할수있다. 이결과를그림 6에서와같이막대그래프로정리하면보다확연하게관찰할수있다. 마지막으로수행한실험은전체주사회로버전의 ISCAS89 10개의회로에대하여세개의고착고장을삽입하여실험을수행하였다. 그결과는표 4에정리하였다. 이번실험에서도전체적인경향은이전에수행했던실험들과동일하다. 알고리듬이 SLAT 알고리듬보다보다고장을정확하게진단하며평균고장후보집합의수가 14.64에서 4.76로 1/3가량감소된것을확인할수있다. 평균고장후보집합의수를막대그래프로나타낸그림 7을관찰하면그차이를보다확연하게관찰할수있다. 그림 7. 세개의고장이삽입된 ISCAS89 회로에대한최종 이상으로실험에서 알고리듬은기존의알고리듬보다정확도는증가하며, 진단한후보고장의수는감소됨을확인할수있었다. SLAT알고리듬의오류테이블만을사용하여다중고착고장을정확히진단하기는어려우며고장간의식별성을높이는작업을수행한 알고리듬에서이러한문제점을보완하여높은성능을보임을확인할수있었다. Ⅶ. 결론 본논문에서는효율적인다중고착고장알고리듬을제안하였다. 제안한 알고리듬은단일고착고장시뮬레이터환경에서도다중고착고장을진단할수있도록한다. 다중고착고장진단을위하여완전일치공통부분의정보를저장하여사용하였다. 또한각고장간의식별성을높여다중고착고장을진단함에도불구하고, 고장후보의수를획기적으로줄일수있었다. 이를위하여출력단의수에따른가중치개념과가산, 감산연산을사용하였다. ISCAS85회로와전체주사기법이적용된 ISCAS89 회로에대한고장을진단한실험으로 알고리듬이효율적이고정확하게고장진단을함을확인할수있었다. 그러나제안한 알고리듬도한계를가지고있다. 완전일치공통부분테이블은한개의패턴이고장을활성화시키고출력단으로오류가존재하는값이전파되었을때에큰의미를지닌다. 이번에실험을진행하였던조합회로와전체주사회로에서는이러한조건이만족되므로좋은결과를얻을수있었다. 그러나순차회로에서는완전일치공통부분테이블의의미가퇴색하므로지금과같은좋은결과가나타나지않을거라고예상된다. 순차회로 385
한국통신학회논문지 07-4 Vol. 32 No. 4 에서도다중고착고장을진단하기위해서는보다향상된고장진단알고리듬이제안되어야할것이다. 참고문헌 [1] Y. Takamatsu, T. Seiyama, H. Takahashi, Y. Higami and K. Yamazaki, On the fault diagnosis in the presence of unknown fault models using pass/fail information, ISCAS 2005. IEEE International Symposium, pp. 2987-2990. 2005. [2] H. Takahashi, K.O. Boateng, K.K. Saluja and Y. Takamatsu, On diagnosing multiple stuck-at faults using multiple and single fault simulation in combinational circuits, IEEE Transactions on CAD of Integrated Circuits and Systems, pp. 362-368, 2002. [3] Wu Jue and E. M. Rudnick, A diagnostic fault simulator for fast diagnosis of bridge faults, Proc. of VLSI Design, pp. 498-505, 1999. [4] S. Venkataraman, I. Hartanto and W. K. Fuchs, Dynamic Diagnosis of Sequential Circuits Based on Stuck-at Faults, Proc. of VLSI Test Symposium, pp. 198-203, 1996. [5] V. Boppana and M. Fujita, Modeling the unknown! Towards model-independent fault and error diagnosis, Proc. of International Test Conference, pp. 1094-1101, 1998. [6] S. Venkataraman and S. Drummonds, Poirot : Applications of a Logic Fault Diagnosis Tool, IEEE Design & Test of Computers, pp. 19-30, 2001. [7] P. Goel, et al, LSSD Fault Simulation Using Conjunctive Combinational and Sequential Methods, Proc. of International Test Conference, pp. 371-376, 1980. [8] T. Bartenstein, D. Heaberlin, L. Huisman and D. Sliwinski, Diagnosing combinational logic designs using the single location at-a-time (SLAT) paradigm, Proc. of International Test Conference, pp. 287-296, 2001. [9] L. M. Huisman, Diagnosing arbitrary defects in logic designs using single location at a time (SLAT), IEEE Transactions on Computer- Aided Design of Integrated Circuits and Systems, pp. 91-101, 2004. 임요섭 (Yoseop Lim) 정회원 2004년 2월 : 연세대학교전기전자공학부졸업 2006년 2월 : 연세대학교전기전자공학과석사 2006년 3월 ~ 현재 : 연세대학교전기전자공학과박사과정 < 관심분야 > Diagnosis, CAD, DFT 강성호 (Sungho Kang) 정회원 1986년 2월 : 서울대학교제어계측공학과졸업 1988년 6월 :The University of Texas, Austin 전기및컴퓨터공학과석사 1992년 6월 : The University of Texas, Austin 전기및컴퓨터공학과박사 1992년미국 Schlumberger Inc. 연구원 1994년 Motorola Inc. 선임연구원 2007년현재연세대학교전기전자공학과교수 < 관심분야 > SoC 설계및 SoC 테스트 386