DBPIA-NURIMEDIA

Size: px

Start display at page:

Download "DBPIA-NURIMEDIA"

해진 장
7 years ago
Views:

1 82 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 신승훈 외 논문 SD-7-11 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 (Accurate Signal Integrity Verificatin f Transmissin Lines Based n High-Frequency Measurement ) 신 승 훈 *, 어 영 선 ** * (Seunghn Shin and Yungsen E ) 요 약 본 논문은 실험적 고찰을 통해 고주파 전송선 회로의 시그널 인테그러티를 정확하게 검증하는 방법을 제시하였다. 패키지 공정을 이용하여 제조한 배선의 공정편차, 표면 거칠기 효과, 표피 효과, 시뮬레이션을 위한 경계조건 등은 시뮬레이션의 정확 도에 상당한 영향을 끼친다. 이러한 영향을 장해석기()에 적용할 수 있는 변수로 변환하여 보다 정확하게 시그널 인테그 러티를 검증 할 수 있도록 한다. 단일 신호선과 두 개의 전자기적으로 결합된 신호선에서의 신호 천이 특성을 측정 데이터와 제안하는 방법의 시뮬레이션 결과와 비교를 통해 제안한 방법의 정확성을 검증하였다. Abstract An accurate signal integrity verificatin methd based n high-frequency measurements is. Fr practical transmissin lines that require a package prcess, prcess variatins, metal rughness and skin effects, and bundary cnditins may have deterirative effects n circuit perfrmance. These effects are represented in terms f parameters that can be readily utilized fr field-slver. Thereby, a mre accurate signal integrity verificatin using field-slver can be achieved. It is shwn that in bth single and cupled lines, the signal transients using the methd have excellent agreement with the measurement data. Keywrds : 전송선, S-파라메터, 신호 천이, 시그널 인테그러티 Ⅰ. 서 론 최근의 고성능 집적회로의 동작 주파수는 수 GHz를 넘어서고 있다 [1]. 또한, CMOS 미세회로 가공기술의 발 전과 더불어 SC (System n a Chip), SiP (System in a Package) 및 TSV (Thrugh Silicn Via) 와 같은 3 ** * 학생회원, 정회원-교신저자, 한양대학교 전자컴퓨 터공학 (Department f Electrical and Cmputer Engineering, Hanyang University) 본 논문은 211년도 정부(교육과학기술부)의 재원으 로 한국연구재단의 지원을 받아 수행된 기초연구사 업임(N ). 접수일자: 211년3월7일, 수정완료일: 211년5월16일 차원 설계 기술을 통한 고집적 회로설계 기술이 개발되 고 있다 [2~3]. 이 같은 고주파, 고집적화 된 고성능 시스 템에서 배선은 전체 시스템의 성능을 좌우하는 중요한 요소 중의 하나이다 [4~6]. 일반적으로 배선은 관심 있는 최대 주파수 파장의 약 2분의 1보다 길면 전송선(transmissin line)으로 취급 하여야 한다. 따라서, 최근의 회로는 수백 MHz에서 수 GHz로 동작하기 때문에 대부분의 회로 배선을 전송선 으로 취급하여야하며 배선의 정확한 시그널 인테그러티 (Signal Integrity)를 검증하여 회로 설계에 반영하여야 한다. 고주파 회로의 특성 측정은 S-파라메터 혹은 TDR (49)

패키지 공정을 이용하여 제조한 배선의 공정편차, 표면 거칠기 효과, 표피 효과, 시뮬레이션을 위한 경계조건 등은 시뮬레이션의 정확 도에 상당한 영향을 끼친다. 이러한 영향을 장해석기()에 적용할 수 있는 변수로 변환하여 보다 정확하게 시그널 인테그 러티를 검증 할 수 있도록 한다.

211년 7월 전자공학회 논문지 제 48 권 SD 편 제 7 호 83 1 um 4 um 2 um 17 mm (a) 윗면 Dummy cpper (b) 제조된 단면 그림 1. 단일 신호선의 구조 (a) 윗면 (b) 제조된 단면 Fig. 1. The structure f a single line, (a) Test layut (b) crss-sectin.

2 211년 7월 전자공학회 논문지 제 48 권 SD 편 제 7 호 83 1 um 4 um 2 um 17 mm (a) 윗면 Dummy cpper (b) 제조된 단면 그림 1. 단일 신호선의 구조 (a) 윗면 (b) 제조된 단면 Fig. 1. The structure f a single line, (a) Test layut (b) crss-sectin. S11 [db] S-para. S-para. 그림 2. 측정 데이터와 장해석기 시뮬레이션 결과 비교 Fig. 2. Cmpare data t simulatin data S21 [db] 정에서 제조된 배선은 위에서 언급한 공정편차, 표면 거칠기 효과(metal rughness effect), 표피 효과(skin effect) 등의 영향 때문에 설계 결과를 정확하게 예측 하기 어렵다. 따라서 보다 정확한 결과를 얻기 위해서 는 측정을 통하여 이들의 영향을 장해석기에 적용할 수 있는 변수로 표현하는 것이 중요하다. 본 논문에서 는 삼성 패키지 공정으로 제작한 배선의 실험적 고찰 을 통해 고주파 회로의 정확한 시그널 인테그러티 검 증 방법을 제안한다. Ⅱ. 측정값을 사용한 시뮬레이션 1. 단일 신호선 그림 1과 같은 구조의 단일 신호선에서 전송선의 손 실을 나타내는 그림 2의 S21을 보면 측정값과 장해석기 시뮬레이션 값이 큰 차이를 나타내고 있다는 것을 알 수 있다. 이 차이를 좀 더 자세히 분석하기 위해 측정 데이터와 장해석기 결과로부터 단위길이 당 R, L, G, C 값을 추출하여 비교해 보면 저항(R)에서 큰 차이를 보 이는 것을 확인할 수 있다 [9]. 일반적으로 은 식 (1)과 같다.,,, (1) (Time Dmain Reflectmetry)/TDT(Time Dmain Transmissin)로 측정이 가능하지만 측정 주파수 밴드 가 넓은 S-파라메터를 통하여 고주파 특성을 고찰하는 것이 일반적이다. 측정은 많은 비용과 제한된 구조에 대한 측정만 가능하기 때문에 실제의 회로 설계 시 필 요한 다양한 회로요소를 분석하여 설계 적용하는 것은 현실적으로 불가능하다. 따라서, 고주파 회로 설계 시 장해석기를 통하여 다양한 회로 소자에 대한 S-파라메 터를 계산 하는 것이 일반적이다. 하지만 장해석기는 현실적 상황 (즉, 공정편차, 경계조건, 혼합 물질의 유 전상수 등)을 정확히 반영하기 어렵기 때문에 정확성 에서 문제를 발생 시킬 수 있다 [7~8]. 예로써, 그림 1과 같은 구조로 패키지 공정상에 제조한 17mm 단일 신호 선을 VNA(vectr netwrk analyzer)로 측정한 결과와 장해석기()로 시뮬레이션 한 결과는 그림 2와 같 이 큰 차이가 있다는 것을 알 수 있다. 실제 패키지 공 식 (1)에서,, 는 각각 단일 신호선의 길이, 폭, 두께 이다. 식 (1)을 이용하여 DC에서 저항을 계산하여 측정 데이터에서 추출한 저항과 비교해보면 Resistance [Ohm/cm] mm 5.6mm 6.565mm 17mm mm 그림 3. 주파수에 따른 저항의 변화 Fig. 3. The variatin f resistance by frequency. (41)

-1-2 -3-4 S21 [db] 정에서 제조된 배선은 위에서 언급한 공정편차, 표면 거칠기 효과(metal rughness effect), 표피 효과(skin effect) 등의 영향 때문에 설계 결과를 정확하게 예측 하기 어렵다.

3 84 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 신승훈 외 과 같이 계산 값과 측정값이 상당히 다른 결과를 얻게 된 다. 식 (1)에서,, 는 배선의 구조를 결정하는 매개 변수(parameter)로 고정된 값이기 때문에 이 차이는 전 기전도율(cnductivity: )에 의해서 생겼다고 가정할 수 있다. 장해석기에서 저항은 변수로 사용할 수 없지만 전 기전도율은 재질설정에서 조절할 수 있는 변수이기 때문 에 측정 데이터로부터 전기전도율을 구하여 이를 장해석 기에 적용한다. 전기전도율을 구하기 위해 위의 식을 전기전도율 에 대해 정리하면 (2) 과 같이 전기전도율에 대한 2차 방정식 형태로 변형된다. 식 (2)를, (3) 로 치환하여 적용하면 (4) 과 같은 형태로 변형되어 근의 공식에 적용하여 간단하 게 전기전도율을 구할 수 있다. 측정된 데이터로부터 단위길이 당 R, L, G, C 값을 추출하여 배선의 길이 별로 주파수에 따른 저항을 보면 그림 3과 같이 모든 길이의 배선에서 저항이 주파수에 따라서 비슷하게 변하는 것을 확인할 수 있다. 특히, 저 주파 구간(공진이 일어나기 전까지의 구간)에서는 모든 길이의 배선이 매우 일치하는 저항 값을 나타내는 것을 알 수 있다. 이는 공진이 일어나기 전까지의 데이터가 상당히 정확함을 의미한다. 배선의 길이가 길수록 공진 이 빨리 일어나기 때문에 짧은 배선에 대해서 저항을 다시 나타내면 그림 4와 같다. ~1GHz구간에서 저항 이 선형적으로 증가하는 현상을 보이고 공진이 일어난 이후 15GHz~2GHz 구간에서도 각 배선에 따라 저항이 유사한 비율로 증가하는 현상을 보인다. 주파수에 따른 저항을 공진이 일어나기 전의 데이터 를 이용하여 식 (5)로 모델링할 수 있다. (5) Resistance [Ohm/cm] mm 5.6mm 6.565mm 5.6mm 3.2mm 6.565mm -5 그림 4. 짧은 배선에서의 저항의 변화 Fig. 4. The variatin f resistance in shrt lines. Cnductance [Siemens/cm] mm 5.6mm 6.565mm 17mm mm 그림 5. 주파수에 따른 컨덕턴스의 변화 Fig. 5. The variatin f cnductance by frequency. 식 (5)를 이용하여 해석 주파수의 중간 값인 13GHz 에서의 저항을 구하면 이 되고 이때의 전기전도율을 구하면 가 된다. 이 값을 배선의 재질인 구리의 전기전도율에 적 용하여 공정과 재질, 구조상에서 발생하는 손실 성분을 추가한다. 다음으로 유전체 손실 탄젠트(dielectric lss tangent) 를 구해 주파수에 종속된 손실 성분을 장해석기에 추가 한다., (6) 식 (6)은 주파수에 따른 컨덕턴스(cnductance)를 구하는 식으로 이 식을 이용하여 유전체 손실 탄젠트를 구할 수 있다. 측정 데이터에서 추출한 C 와 장해석기 에서 추출한 C 가 주파수의 변화에 따라 1pF으로 거의 (411)

식 (2)를, (3) 로 치환하여 적용하면 (4) 과 같은 형태로 변형되어 근의 공식에 적용하여 간단하 게 전기전도율을 구할 수 있다. 측정된 데이터로부터 단위길이 당 R, L, G, C 값을 추출하여 배선의 길이 별로 주파수에 따른 저항을 보면 그림 3과 같이 모든 길이의 배선에서 저항이 주파수에 따라서 비슷하게 변하는 것을 확인할 수 있다.

4 211년 7월 전자공학회 논문지 제 48 권 SD 편 제 7 호 85 일정하기 때문에 상수로 볼 수 있다. C 값을 알기 때문에 주파수에 따른 컨덕턴스의 변화를 알면 유전체 손실 탄 젠트를 구할 수 있다. 그림 5는 측정 데이터로부터 추출 한 컨덕턴스의 변화이다. 컨덕턴스는 주파수에 따라서 증가하는 경향으로 나 와야 하는데 공진에 의해서 경향성이 다르게 나온다. 따라서 짧은 배선에서 공진이 일어나기 전의 데이터를 이용하여 식 (7)과 같이 모델링 한다. (7) 식 (7)을 이용하여 주파수에 따른 컨덕턴스의 값을 구하 고 이 값을 사용하여 해석 주파수의 시작과 끝에서의 유 전체 손실 탄젠트를 계산한 결과는 다음과 같다., 로 이 계산 값 을 장해석기에 적용하여 주파수에 따른 손실 성분을 추 가한다. 위의 두 과정을 거쳐 시뮬레이션 하면 S-파라메터의 크기(magnitude)는 비슷하게 나오지만 공진 주파수가 약간 다르게 나온다. 이것은 유전상수의 편차에 의한 것으로 유효 유전상수를 구하여 해결할 수 있다. 유전 상수는 신호 전달에 있어서 전송선로의 특성을 결정하 는 중요한 요소로 신호 지연, 크로스톡, 특성 임피던스 같은 매우 중요한 요소와 밀접하게 관련이 있다[1]. 따 라서 정확한 유효 유전상수를 구하고 이 값을 배선을 둘러싸고 있는 유전체에 적용하여야 정확한 시뮬레이션 을 할 수 있다. 유효 유전상수는 다음과 같이 계산할 수 있다. S11 [db] S-para. S-para. 그림 6. 단일 신호선에서 측정 데이터와 제안하는 방법 을 이용하여 시뮬레이션 한 결과 비교 Fig. 6. Cmpare data t methd in a single line. 뮬레이션하면 공진 주파수가 일치하는 결과를 얻을 수 있다. 그림 6은 위의 과정을 통해 얻은 장해석기 시뮬 레이션 결과 그래프이다. 제안하는 방법으로 시뮬레이 션 한 결과가 측정 데이터와 매우 일치하는 것을 볼 수 있다. 2. 두 개의 전자기적으로 결합된 신호선 단일 신호선에서 진행한 과정을 두 개의 전자기적으 로 결합된 신호선에 확장 적용하여 제안하는 방법의 타 1 um 4 um 4 um 2 um S21 [db] (8), 표 1에서 은 공진이 일어나는 회수이고, 는 공진 주파수를 나타낸다. 표 I의 값을 식 (8)에 대입하여 각 공진 주파수에 따른 유효 유전상수를 구하고 그 값의 평균을 취하면 가 된다. 이 값을 배선 을 둘러싸고 있는 FR4와 slder resist에 적용하여 시 Dummy mm (a) 윗면 Signal Signal Unit [um] Slder Resist Dummy FR4 표 1. 공진 횟수와 공진 주파수 Table 1. The number f resnance and resnance frequency G 9.1G 13.7G 18.4G 23G Grund (b) 제조된 단면 그림 7. 두 개의 전자기적으로 결합된 신호선의 구조 (a) 윗면 (b) 제조된 단면 Fig. 7. Structure f a cupled line. (a) Test layut (b) crss-sectin. (412)

(7) 식 (7)을 이용하여 주파수에 따른 컨덕턴스의 값을 구하 고 이 값을 사용하여 해석 주파수의 시작과 끝에서의 유 전체 손실 탄젠트를 계산한 결과는 다음과 같다., 로 이 계산 값 을 장해석기에 적용하여 주파수에 따른 손실 성분을 추 가한다.

5 86 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 신승훈 외 당성을 검증한다. 그림 7 (a)와 같이 폭, 길 이, 두께 의 두 개의 전자기적으로 결합된 신호선에, 폭 의 더미(dummy)가 양 옆에 놓여있는 구조로 실제 패키지 구조의 치수는 그림 7 (b)와 같다.,,, 식 (1)을 이용하여 DC에서 저항을 계산하여 측정 데이터 에서 추출한 저항과 비교해보면 과 같은 결과를 얻을 수 있다.,, 는 고정된 값이기 때문에 이 차이는 전기전도율에 의해 생긴 것이다. 두 개 의 전자기적으로 결합된 신호선은 단일 신호선과 같은 공정에서 제작되었지만 공정 편차 등에 의해 조금 다른 단면구조를 나타내게 되고 이에 의해 저항 값이 달라져 새로운 전기전도율을 구해야한다. 두 개의 전자기적으로 결합된 신호선의 측정 데이터 로부터 단위 길이당 R, L, C 를 추출하여 주파수에 따 른 저항(R)을 비교해보면 그림 8과 같다. R11은 자기 저항(self resistance), R12는 커플링 저항(cupling resistance)을 의미한다. R11이 배선에 의한 저항을 의 미하므로 R11의 데이터를 이용하여 전기전도율을 구한 다. 단일 신호선에서와 같이 공진이 일어나기 전의 데 이터를 이용하여 저항을 식 (5)로 모델링한다. 식 (5)를 이용하여 해석 주파수의 중간 값인 13GHz 에서의 저항을 구하면 이 되고 이 때의 전기전도율을 구하면 가 된다. 이 값을 배선의 재질인 구리의 전기전도율에 적용한다. 다음으로 유전체 손실 탄젠트를 구한다. 두 개의 전 자기적으로 결합된 신호선에서는 S-파라메터로부터 컨 덕턴스를 구하기가 매우 어렵기 때문에 단일 신호선에 서 구한 유전체 손실 탄젠트를 이용한다. 측정 데이터 와 장해석기 시뮬레이션의 차이는 전기전도율에 의한 차이가 우세하기 때문에 유전체 손실 탄젠트에 의한 영 향은 무시할 수 있을 정도로 작다. 또한 단일 신호선과 두 개의 전자기적으로 결합된 신호선이 구조와 재질이 크게 차이나는 것이 아니기 때문에 단일 신호선에서 구 한 유전체 손실 탄젠트를 사용해도 무방하다. S11 [db] (a) S Resistance [Ohm/cm] R 11 R 12 S13 [db] (b) S13 그림 8. 주파수에 따른 저항의 변화 Fig. 8. The variatin f resistance by frequency. 그림 9. 두 개의 전자기적으로 결합된 신호선에서 측정 데이터와 제안하는 방법을 이용하여 시뮬레이 션 한 결과 비교 (a) S11 (b) S13 Fig. 9. Cmpare data t methd in a cupled line (a) S11 (b) S13. (413)

두 개 의 전자기적으로 결합된 신호선은 단일 신호선과 같은 공정에서 제작되었지만 공정 편차 등에 의해 조금 다른 단면구조를 나타내게 되고 이에 의해 저항 값이 달라져 새로운 전기전도율을 구해야한다. 두 개의 전자기적으로 결합된 신호선의 측정 데이터 로부터 단위 길이당 R, L, C 를 추출하여 주파수에 따 른 저항(R)을 비교해보면 그림 8과 같다.

6 211년 7월 전자공학회 논문지 제 48 권 SD 편 제 7 호 87 마지막으로 유효 유전상수를 구한다. 유전상수는 재 질의 속성에 의해 결정되는 값으로 단일 신호선과 두 개의 전자기적으로 결함된 신호선은 같은 재질로 제작 되었기 때문에 단일 신호선에서 구한 유효 유전상수를 사용할 수 있다. 그림 9와 그림 1은 제안하는 방법을 두 개의 전자기 적으로 결합된 신호선에 적용한 결과 그래프이다. 그림 9에서 S11과 S13는 측정 데이터와 제안하는 방법으로 시뮬레이션 한 결과가 상당히 비슷한 것을 알 수 있다. 그러나 그림 1에서 S12는 커플링(cupling) 에 의한 영향 때문에 상당한 오차를 보이고 있다. 이 차이는 시 뮬레이션으로 구한 커플링 커패시터가 측정된 커플링 커패시터 보다 약 1.7배 정도 크기 때문이다. 커플링 값에서 위상오차는 중요하지 않기 때문에S12 S12 [db] (a) S12 S12 [db] _scaling -6 Freq[GHz] 그림 11. 스케일링 펙터를 도입한 결과 Fig. 11. Result f using scaling factr. 의 크기의 차이를 줄이기 위해 스케일링 펙터(scaling factr)를 도입했다. S12의 측정 데이터와 장해석기 시 뮬레이션을 비교해보면 크기에서 거의 비슷한 차이를 나타내고 있다. (9) 식 (9)를 이용하여 db값을 전압의 비로 바꾼 결과 장해석 기에서 나온 전압이 측정된 데이터에서 나온 전압보다 약.39배 정도 크게 나왔다. 이.39를 다시 db값으로 변 환하면 8.23이 나오고 장해석기에서 추출한 S12를 8.23 만큼 아래로 이동시키면 그림 11과 같이 크기가 일치하 는 결과를 얻을 수 있다. S14 [db] Ⅲ. 신호 천이 특성을 통한 정확성 검증 전송선에서 시그널 인테그러티 (signal integrity)를 고찰하기 위하여 측정한 S-파라메터와 장해석기에서 추출한 S-파라메터를 이용하여 신호 천이 특성을 비교 하였다. 두 S-파라메터를 바로 적용할 수 있도록 HSPICE의 S-mdel을 사용하여 시뮬레이션 하였다. (시뮬레이션 조건:,,,,.) (b) S14 그림 1. 두 개의 전자기적으로 결합된 신호선에서 측정 데이터와 제안하는 방법을 이용하여 시뮬레이 션 한 결과 비교 (a) S12 (b) S14 Fig. 1. Cmpare data t methd in a cupled line (a) S12 (b) S 단일 신호선 그림 12는 단일 신호선의 등가회로를 나타낸 것이고 그림 13과 그림 14는 펄스 신호에 대한 신호 천이 특성 을 나타낸 것이다. 길이가 짧은 배선(1.7cm)에서는 신호 (414)

이 차이는 시 뮬레이션으로 구한 커플링 커패시터가 측정된 커플링 커패시터 보다 약 1.7배 정도 크기 때문이다. 커플링 값에서 위상오차는 중요하지 않기 때문에S12 S12 [db] -1-2 -3-4 (a) S12 S12 [db] -1-2 -3-4 -5-55 _scaling -6 Freq[GHz] 그림 11.

7 88 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 신승훈 외 Vin Rs ZL 그림 12. 단일 신호선의 등가 회로 Fig. 12. Equivalent circuit f a single line w/ 그림 13. 단일 신호선의 신호 천이 (길이:1.7cm) Fig. 13. Signal transient at a single line (length:1.7cm). 그림 15. 두 개의 전자기적으로 결합된 신호선의 등가 회로 Fig. 15. Equivalent circuit f a cupled line w/ w/ 그림 14. 단일 신호선의 신호 천이 (길이:5.1cm) Fig. 14. Signal transient at a single line (length:5.1cm). 천이 특성이 모두 비슷하게 나왔다. 하지만 길이가 긴 배선(5.1cm)에서는 제안하는 방법으로 시뮬레이션 한 결과만이 측정 데이터를 이용한 결과와 일치하는 것을 알 수 있다. 2. 두 개의 전자기적으로 결합된 신호선 그림 15는 두 개의 전자기적으로 결합된 신호선의 등 가회로이고 이 회로에서, 출력전압의 천이 현상과 전자 기 커플링 현상을 고찰한다. 그림 16에서 보는 바와 같이 우모드 (even mde), 기 모드 (dd mde) 모두 측정 데이터를 이용한 결과와 제안하는 방법을 이용하여 시뮬레이션 한 결과가 상당 히 비슷한 신호 천이 특성을 나타내는 것을 확인 할 수 있다. 하지만 아무런 보정 없이 장해석기를 사용하여 (a) 우모드 : (b) 기모드 : w/ 그림 16. 두 개의 전자기적으로 결합된 신호선에서의 신 호 천이 (a) 우모드 (b) 기모드 Fig. 16. Signal transient at a cupled line (a) even mde (b) dd mde. 시뮬레이션 한 결과는 실제 측정치와 많은 편차가 있다 는 것을 알 수 있다. 그림 17은 누화모드 (crsstalk mde)의 응답특성을 나타내고 그림 18은 근단누화와 원단누화를 나타낸다. 누화모드에서도낸다. 누화모드에 서도낸다. 누화모드에서도낸식. 누화모드에서도낸식. 누 화모드에서매우 근사하다는 것을 알 수 있다. 반면, 신 호의 전달 천이 특성과 마찬가지로, 누화모드 신호에서 도 아무런 보정 없이 장해석기를 사용하여 시뮬레이션 한 결과는 실제 측정치와 많은 편차가 있다는 것을 알 수 있다. (415)

1.4 1..8.6.4.2. -.2 w/ -.4..5 1. 1.5 2. 그림 14. 단일 신호선의 신호 천이 (길이:5.1cm) Fig. 14. Signal transient at a single line (length:5.1cm). 천이 특성이 모두 비슷하게 나왔다. 하지만 길이가 긴 배선(5.

8 211년 7월 전자공학회 논문지 제 48 권 SD 편 제 7 호 w/ 그림 17. 두 신호선의 신호 천이 (누화모드 : ) Fig. 17. Signal transient at a cupled line (crsstalk mde). 밖에 없고 이 오차는 실험적 고찰을 통한 보정에 의해 줄일 수 있다. 특히, 제조상에서 발생하는 손실 성분, 주 파수에 따른 손실 성분, 유효유전상수에 의한 영향 등 을 장해석기에 적용할 수 있는 변수 형태로 변환하여 적용함으로써 상당한 신뢰성을 가지는 결과를 얻을 수 있다. 제안된 방법은 단일 신호선과 두 개의 전자기적 으로 결합된 신호선의 S-파라메터와 응답특성을 통해 그 정확성을 검증 하였다. 본 논문에서 제시한 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 방법은 고 성능 집적 시스템 설계 시 유용하게 활용될 수 있다. 참 고 문 헌 w/ (a) 근단 누화 w/ (b) 원단 누화 그림 18. 근단누화와 원단누화 (누화모드 : ) Fig. 18. Near end crsstalk and far end crsstalk. Ⅳ. 결 론 실험적 고찰을 통해 정확하게 전송선의 특성을 예측 할 수 있는 방법을 제안하였다. 여러 가지 제약으로 인 해 장해석기의 전송선 해석은 상당한 오차가 발생할 수 [1] Internatinal technlgy radmap fr semicnductrs, SIA, Rep., 26. [2] R. R. Tummala, SOP: What is it and why? A new micrsystem-integratin techlgy paradaigm Mr's law fr system integratin f miniaturized cnvergent systems f the next decade, IEEE Trans. Advanced Packaging, vl. 27, n. 2, pp , May. 24. [3] V. Kripesh, S. W. Yn, V. P. Ganesh, N. Khan, M. D. Rtaru, W. Fang, and M. K. Iyer, Three-Dimensinal System-in-Package Using Stacked Silicn Platfrm Technlgy, IEEE Trans. Advanced Packaging, vl. 28, n 3, pp , Aug. 25. [4] A. J. Bhavnagarwala, A. Kapr, and J. D. Meindl, Generic mdels fr intercnnect delay acrss arbitrary wire-tree netwrks, in Prc. IITC., pp , 2. [5] A. B. Kahng and S. Muddu, An analytical delay mdel fr RLC intercnnects, IEEE Trans. Cmputer-Aided Design, vl. 16, n. 12, pp , Dec [6] Y. I. Ismail, E. G. Friedman, and J. L. Neves, Equivalent Elmre delay fr RLC trees, IEEE Trans. Cmputer-Aided Design, vl. 19, n. 1, pp , Jan. 2. [7] H. Kim and Y. E, High-frequencymeasurement-based circuit mdeling and pwer/grund integrity evaluatin f integrated circuit packages, IEEE Trans. Advanced Packaging, vl. 31, n. 4, pp , Nv. 28. [8] D. Kim and Y. E, S-parameter-based time-dmain signal transient and crsstalk nise characterizatins f cupled transmissin lines, (416)

본 논문에서 제시한 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 방법은 고 성능 집적 시스템 설계 시 유용하게 활용될 수 있다. 참 고 문 헌.1.5. -.5 w/ -.1..5 1. 1.5 2..2.15.1.5. -.5 -.1 -.15 (a) 근단 누화 w/ -.2..5 1. 1.5 2. (b) 원단 누화 그림 18.

9 9 고주파 전송선 회로의 실험적 고찰을 통한 정확한 시그널 인테그러티 검증 신승훈 외 IEEE Trans. Advanced Packaging, vl. 32, n. 1, pp , Feb. 29. [9] W. R. Eisenstadt and Y. E, S-parameter-based IC intercnnect transmissin line characterizatin, IEEE Trans. Cmp., Hybrids, Manufact. Technl., vl. 15, n. 4, pp , Aug [1] H. T. V, C. Davidsn, and F. G. Shi, New effective dielectric cnstant mdel fr ultra-high speed micrstrip lines n multilayer dielectric substrates : effect f cnductr-dielectric interphase, in Prc. ECTC., pp.86-89, 22. 신 승 훈(학생회원) 29년 한양대학교 전자컴퓨터 공학부 학사 졸업 211년 한양대학교 전자전기제어 계측공학과 석사 졸업 <주관심분야 : 고속회로설계> 저 자 소 개 어 영 선(정회원)-교신저자 한양대학교 전자컴퓨터공학과 정교수 (417)

28 저전력복합스위칭기반의 0.16mm 2 12b 30MS/s 0.18um CMOS SAR ADC 신희욱외 Ⅰ. 서론 Ⅱ. 제안하는 SAR ADC 구조및회로설계 1. 제안하는 SAR ADC의전체구조

28 저전력복합스위칭기반의 0.16mm 2 12b 30MS/s 0.18um CMOS SAR ADC 신희욱외 Ⅰ. 서론 Ⅱ. 제안하는 SAR ADC 구조및회로설계 1. 제안하는 SAR ADC의전체구조 Journal of The Institute of Electronics and Information Engineers Vol.53, NO.7, July 2016 http://dx.doi.org/10.5573/ieie.2016.53.7.027 ISSN 2287-5026(Print) / ISSN 2288-159X(Online) 논문 2016-53-7-4 c Abstract