한국정밀공학회지제 31 권 10 호 pp. 857-863 J. Korean Soc. Precis. Eng., Vol. 31, No. 10, pp. 857-863 ISSN 1225-9071(Print), ISSN 2287-8769(Online) October 2014 / 857 http://dx.doi.org/10.7736/kspe.2014.31.10.857 특집 차세대반도체패키징기술 TSV 기반 3 차원반도체패키지 ISB 본딩기술 ISB Bonding Technology for TSV (Through-Silicon Via) 3D Package 이재학 1,, 송준엽 1, 이영강 1, 하태호 1, 이창우 1, 김승만 1 Jae Hak Lee 1,, Jun Yeob Song 1, Young Kang Lee 1, Tae Ho Ha 1, Chang-Woo Lee 1, and Seung Man Kim 1 1 한국기계연구원초정밀시스템연구실 (Department of Ultra Precision Machines and Systems, Korea Institute of Machinery and Materials) Corresponding author: jaehak76@kimm.re.kr, Tel: +82-42-868-7362 Manuscript received: 2014.8.12 / Revised: 2014.9.4 / Accepted: 2014.9.18 In this work, we introduce various bonding technologies for 3D package and suggest Insert-Bump bonding (ISB) process newly to stack multi-layer chips successively. Microstructure of Insert- Bump bonding (ISB) specimens is investigated with respect to bonding parameters. Through experiments, we study on find optimal bonding conditions such as bonding temperature and bonding pressure and also evaluate in the case of fluxing and no-fluxing condition. Although nofluxing bonding process is applied to ISB bonding process, good bonding interface at 270 is formed due to the effect of oxide layer breakage. Key Words: TSV ( 실리콘관통비아 ), 3D Packaging (3 차원패키징 ), Insert-Bump Bonding ( 삽입형본딩 ), Cu Pillar Bump ( 구리필러범프 ) 1. 서론 3D integration 기술은반도체칩을제조하는 fab 을비롯하여제조된칩을외부와연결하고시스템화하는패키징업체까지큰관심을가지고연구를진행하여왔다. 특히제품에서의신호손실이칩보다는패키지레벨에서더욱심각해짐에따라 3D integration 에대한패키지업체의역할은시간이지남에따라더욱중요해져왔다. 현재가장널리사용되고있는 3D 패키징방법은여전히 DAF(Die Attach Film) 로칩을적층하고, 접속방법으로는 wire bonding, FOW(Film Over Wire) 등을이용한방식이다. 이외에도 Fig. 1 에나타낸것과같이 POP (Package on Package), edge traces, TSV(Through Silicon Via) 를이용한적층방법등이적용된다. Wire bonding 방법은개별 die 들을 DAF 를이용하여적층하고 edge 를따라배열되어있는패드 (peripheral array) 에열과초음파를이용하여금이나구리 wire 를본딩하여칩과외부를전기적으로연결하는방식이다. 하지만일반적으로패드가 edge 를따라배열되어있어미세피치구현에한계가있으며, 순차적으로 wire bonding 이수행되므로 I/O 의개수가많은경우에는공정시간을줄이기어려운단점이있다. 또한상대적으로긴 wire span 에의해 RC delay 가발생하는단점이있다. PoP 방식은패키징업체에서가장접근하기쉬 Copyright C The Korean Society for Precision Engineering This is an Open-Access article distributed under the terms of the Creative Commons Attribution Non-Commercial License (http://creativecommons.org/licenses/by-nc/3.0) which permits unrestricted non-commercial use, distribution, and reproduction in any medium, provided the original work is properly cited.
한국정밀공학회지제 31 권 10 호 pp. 857-863 October 2014 / 858 (a) Wire Bonding (b) PoP (Package-on-Package) (c) Edge Trace (d) TSV Fig. 1 Various 3D Packaging Technologies 운기술로단층패키지의외부접속 pad 에형성된 BGA(ball grid array) 솔더범프를이용하여각각의개별 package 를순차적으로적층하는방식이다. 이는새로운패키지나소자의개발이필요없이적층되는패키지들간의 I/O 디자인을일치시켜서적층하므로개발기간이짧고시장대응성이빠른장점이있다. 그러나상대적으로다른 3D 패키징방법에비해 size 가클수밖에없으며전기신호전달을위한배선길이가 wire bonding 에비해짧지만칩레벨의 3D integration 기술들에비해서는길다는단점이있다. 따라서최근전자기기의가장핫이슈분야인스마트모바일제품의두께를얇게가져가는데한계가있다. Edge traces 방법은각층의칩을 adhesive 를이용하여적층하고옆면을 polishing 하여각층의금속배선 line 을 edge 부분으로재배열시킨다음, edge 부분에금속을코팅하고패터닝함으로써칩의옆면을통한전기배선을형성하는방법이다. 옆면배선은에칭방법이나레이저패터닝방법으로쉽게정밀가공이가능하므로전기배선공정이간단한장점이있지만재배선라인의 design rule 에따라옆면을이용하여구현가능한피치가결정되므로경우에따라집적도가상대적으로낮은단점이있다. 현재각광을받고있는 TSV 기술을이용한적층방법은실리콘웨이퍼에 DRIE (deep reactive Ion etching) 나레이저드릴링을이용하여수 ~ 수십 µm 이하의미세 via 를형성하고금속을채운뒤그라인딩 (grinding) 과 CMP (chemical mechanical polishing) 등을통한박형화공정을이용해웨이퍼를수십 µm 두께로얇게만든다. 이후 dicing 공정을이용해각칩을 singulation 한후, C2C(chip to chip)/ C2W(chip to wafer) 본딩공정을이용하여적층함으로써기계적 / 전기적접속을동시에형성하는방법이다. 이방법은칩의전면에 via 형성이가능하여집적도를크게높일수있으며, 칩의두께가얇아적층이후에도전체두께를매우얇게만들수있다는장점이있다. 또한전기신호전달을위한배선의길이가짧아 RC delay가작으므로고성능의디바이스제작이가능하게된다. 일반적으로TSV 3차원반도체패키지제조방법은 TSV via filling, thinning, TBDB (Temporary Bonding/De-bonding), die singulation 공정등을통해칩을제작한후, 순차적으로적층하기위해Cu to Cu bonding, Cu pillar bump bonding, direct oxide bonding, eutectic bonding, adhesive bonding 방법등의적용이활발히연구되고있다. 또한본딩온도가 300 이상이면칩의회로가손상을받게되므로본딩공정온도는가능한낮추고자하는연구들이진행되고있으며, 다층적층시연속적인본딩열사이클및열누적현상에의해발생하는열응력에의해접합부가파손되지않도록기계적신뢰성이확보될수있는본딩기술이요구된다. 1-4 본논문에서는 TSV 칩의적층을위한새로운본딩공정기술로 ISB(insert bump) 본딩기술에대해소개하고본딩공정파라미터에따른파괴모드및접합부특성을분석하였다. 2. ISB (Insert-Bump) 본딩기술개요 TSV 가형성된칩을적층하는본딩방식에서솔더를이용하는접합부구조는다음과같다. (1) 마이크로솔더범프 (No Cu pillar) (2) 마이크로범프 (Cu pillar + solder cap) 마이크로솔더범프의경우일반적으로직경이 50µm 이하이므로본딩면적대비부피비가매우작다. 따라서솔더리플로우공정이나이후진행되는공정들에서온도가상승하는경우계면반응에의해서대부분의솔더가금속간화합물로상변화를하게되므로실제칩적층본딩시에필요한솔더의양이거의남지않는문제가발생할가능성이높다. 또한마이크로범프형성후 temporary adhesive 를코팅하는경우 temporary adhesive 가범
한국정밀공학회지 제 31 권 10 호 pp. 857-863 October 2014 / 859 (a) Cu pillar bump Fig. 2 Comparison between Cu pillar bump bonding and Insert-Bump bonding process 프를 완전히 덮어주어야 하므로 두께가 상당히 증 가하게 되고 웨이퍼 레벨 평탄도 유지 및 adhesive 내 void 컨트롤 등의 이슈가 발생하기 쉽다. Cu pillar와 solder cap 마이크로 범프를 이용한 Cu pillar to Cu pillar bump본딩 방법이 일반적으로 가장 활발히 연구가 진행되고 있다. 이 본딩 방법 은TSV를 형성하고 칩 적층 접합공정을 위해 디바 이스 웨이퍼의 face 면에 Cu pillar를 전해도금을 이 용하여 형성한 후Cu pillar 범프 상단에 접합층인 Sn, SnAg 계열의 솔더 cap을 전해 도금하여 형성한 다. 칩 face 면의 범핑 공정 및 접합층 형성 공정 이 마무리 된 후 웨이퍼 thinning 공정을 위하여 TBDB (temporary bonding/de-bonding) 공정을 수행하 게 된다. 이 때 일반적으로 Cu pillar와 solder cap의 전체 높이는 약 10에서 20µm 정도가 되며 범프에 의한 디바이스 웨이퍼의 손상을 방지하기 위하여 temporary adhesive의 높이는 Cu pillar와 solder cap 마이크로 범프 보다 두껍게 형성되어야 한다. 또 한 마이크로 솔더 범프 보다는 범프 크기나 높이 가 낮지만 전해 도금 시 웨이퍼 수준에서의 마이 크로 범프 높이 평탄도를 매우 정밀하게 제어하여 야만 한다. 또한 구조상 Cu pillar bump to Cu pillar bump 본딩 접합부는 칩 사이의 CTE 차이에 의하 여 전단력 발생 시 열응력이 접합부에 집중되고 접합부에 크랙이 발생하기 쉽다.5-7 이러한 단점을 극복하기 위하여 본 연구에서 는 ISB (insert bump) 본딩 공정을 제안하였으며 Fig. 2에 기존 Cu pillar 마이크로 범프를 이용한 본딩과 (b) Sn/Ag Planar bump Fig. 3 Test specimens of Insert bump bonding process ISB 방식을 이용한 본딩구조를 비교한 개략도를 나타내었다. ISB 본딩기술의 장점은 삽입형이어서 기계적으로 신뢰성이 높은 구조를 지니며 planar bump를 이용함으로써 carrier wafer에 임시 본딩 시 웨이퍼의 두께 균일도를 확보할 수 있다. 3. ISB (Insert-Bump) 본딩 실험 및 결과 본딩 공정 평가는 Fig. 3과 같이 dummy 칩을 제작하여 수행하였으며 Cu pillar bump는 전해도금 을 이용하여 직경 10µm, 높이 12µm, 피치 80µm 로 제작되었다. Sn/Ag planar bump는pecvd 저온 Oxide를 증착한 후 RIE 공정을 이용하여 식각하고 전해도금을 통해 Sn3Ag를 전면에 도금한 후 CMP 공정으로 평탄화를 통해 직경 20µm, 두께 4µm의 planar bump dummy chip을 제작하였다. 예비실험을 통해 본딩 압력은 20N으로 고정하 고, 향후 양산에 적용되었을 때의 UPH를 고려하 여 본딩 시간은 60초로 고정한 후 본딩 온도 조건 을 230, 250, 270, 300, 350 로 변화시키면서 ISB 본 딩을 수행하였다. ISB 본딩이 완료된 시편들은 die shear 테스트를 수행하여 접합강도를 테스트 후 접속 범프의 failure analysis를 수행하였다. ISB 본딩 접속부의
한국정밀공학회지 제 31 권 10 호 pp. 857-863 (a) Interfacial fracture October 2014 / 860 (b) Alternating fracture (c) Cohesive fracture near Cr-Al interface Fig. 4 Fracture mechanism of insert bump bonding specimens failure mode는 Fig. 4와 같이 크게 3가지 모드로 구 분된다. 먼저 Cu pillar bump와 SnAg planar bump 계 면에서 파괴가 일어나는 interfacial fracture, Cu pillar bump와 SnAg planar bump 사이의 계면과 SnAg planar bump와 Ti/Cu adhesion layer 계면 사이에서 반복적으로 파괴가 일어나는 alternating fracture, 마 지막으로Cu pillar bump의 Al층에서 파괴가 일어나 는 cohesive fracture mode 들이 발생하였다. Interfacial fracture mode의 경우 접합 강도가 낮 은 경우 주로 발생하며 접합강도가 증가함에 따라 alternating fracture와 cohesive fracture mode의 혼합모 드가 주로 발생하였다.4-6 Fig. 5는 본딩온도에 따른 ISB 본딩 접합부의 파괴모드 및 접합강도와 단면SEM 사진이다. 온도 가 230 로 낮은 경우 Sn이 Cu 쪽으로 충분히 확 산되지않아 IMC가 형성되지 않고 냉접이 이루어져 있음을 확인할 수 있으며 따라서 파괴모드가 Cu와 SnAg 접합계면에서 발생하는 interfacial fracture가 주 로 발생하여 접합 강도가 상대적으로 낮다. 본딩 온도가 증가함에 따라서 Sn이 Cu로의 확 산이 증가하면서 Cu pillar bump 외곽쪽에 활성화에 너지가 낮은 Cu3Sn IMC가 먼저 형성되고 점차 Sn 의 확산양이 증가함에 따라 SnAg에 가까운 영역 은 Cu3Sn이 Cu6Sn5 로 변화된다. Cu pillar bump 내 부로 Sn이 점차 더 멀리 확산되어 새로운 Cu3Sn이 생성되어 전체 Cu6Sn5와 Cu3Sn의 IMC 두께가 증 가함을 확인할 수 있다.8-10 (a) Shear strength w.r.t. bonding temperature (b) Cross-section view Fig. 5 Bonding strength variation of micro insert bump bonding specimens w.r.t. bonding temperature
한국정밀공학회지 제 31 권 10 호 pp. 857-863 October 2014 / 861 (a) Shear strength w.r.t. bonding load (a) Shear strength w.r.t. bonding time (b) Cross-section view (b) Cross-section view Fig. 6 Bonding strength variation of micro insert bump bonding specimens w.r.t. bonding load Fig. 7 Bonding strength variation of micro insert bump bonding specimens w.r.t. bonding time 온도가 270 이상이 되면 금속간의 반응이 적 절하게 되어 충분한 IMC 두께를 갖고 파괴모드도 alternating crack fracture 모드와 Cu pillar bump의 하 부 Al에서 발생하는 Cr-Al cohesive fracture 모드로 변환되어 접합강도가 매우 높다. 하지만 온도가 350 이상이 되면 접합계면에 과도한 IMC 층이 형성되어 접합계면이 취성을 갖게 되어 접합강도 가 점차 낮아진다. Fig. 6(a)는 접합 하중에 따른 ISB 본딩 접합부 의 접합하중에 따른 파괴모드와 접합강도의 변화 를 보여주고 있다. 동일온도 300, 본딩 시간 75sec 조건에서 하 중이 10N으로 낮은 경우 Cu pillar bump가 SnAg planar bump 표면에 형성되어 있는 Oxide층을 파괴 하지 못해 금속간의 반응이 충분히 이루어지지 않 아 alternating crack fracture 모드가 발생하여 접합강 도가 상대적으로 낮다. 하지만 접합하중이 증가함에 따라서 Cu pillar bump와 SnAg 사이의 Oxide 층을 파괴하게 되어 금속간의 반응이 활발해져 더 많은 IMC층이 형성 되고 더 깊숙이 삽입되어 mechanical interlocking에 의해 접합 강도가 증가하게 되고 파괴 모드도 alternating crack fracture 모드와 Cr-Al cohesive fracture 모드의 혼합모드로 발생하게 되어 접합강 도가 증가한다. Fig. 6(b)는 접합하중에 따른 ISB 본딩 접합부의 SEM 사진을 보여주고 있으며 하중이 10N으로 작 은 경우 Cu와 SnAg planar bump 사이에 Cu3Sn이 소량 형성되어 있음을 확인할 수 있으며 금속간 반응이 충분히 발생하지 않았다. 접합하중이 작으 면 Cu와 SnAg 사이에 존재하는 Oxide층이 파괴되 지 않아 동일온도, 시간조건에서도 금속간화합물
한국정밀공학회지제 31 권 10 호 pp. 857-863 October 2014 / 862 발생이쉽지않아접합이잘이루어지지않음을확인할수있으며따라서접합강도가낮아 Cu 와 SnAg 접합계면에서파괴가일어나는 interfacial crack fracture 모드가발생하게된다. 접합하중이 20N 으로증가함에따라 Cu 와 SnAg planar bump 계면사이에 Cu 3 Sn, Cu 6 Sn 5 가모두형성되는것을확인할수있으며접합계면에존재하는 Oxide 층을파괴하여금속간반응이활발해져적절한두께의 IMC 층을형성하였다. 또한삽입깊이도깊어져 mechanical interlocking 효과가증가하여파괴모드도점차 alternating crack fracture 와 Cr-Al cohesive fracture 모드로발생하고접합강도가증가하였다. Fig. 7(a) 는본딩시간에따른 ISB 본딩접합부의본딩시간에따른파괴모드와접합강도의변화를보여주고있으며동일본딩온도 300, 동일한접합하중 20N 에서접합시간이 45sec 로짧은경우접합계면에서금속간의반응이충분히이루어지지않아 alternating crack fracture 모드가주로발생하여접합강도가상대적으로낮음을확인할수있다. 본딩시간이증가함에따라접합계면에서금속간반응이많아져 IMC 두께가증가하게되고 Cu pillar bump 하부의 Al 층에서파괴가발생하는 Cr- Al cohesive fracture 모두가추가로발생하게되어접합강도가상승하게된다. 접합시간이 90sec 로과도한경우접합계면사이의 IMC 의두께가과도해져취성이높아져접합강도가낮아진것으로판단된다. Fig. 7(b) 는본딩시간에따른 ISB 본딩접합부의 SEM 사진을보여주고있으며본딩시간이 45sec 로짧은경우 Cu 와 SnAg planar bump 사이에 Cu3Sn 이소량형성되어있음을확인할수있으며금속간반응이충분히발생하지않았다. 본딩시간이증가함에따라서 Sn 이 Cu Pillar Bump 쪽으로확산되는양이증가하게되어활성화에너지가낮은 Cu 3 Sn 이 Cu 인접부분에먼저발생하게되고점차 Cu 3 Sn 이 Cu 6 Sn 5 로변화되는것을확인할수있다. 본딩시간이 90 sec 로과도한경우 IMC 층이과도하게발생되어접합강도가감소하였다. Fig. 8 은본딩온도 270, 본딩시간 75sec, 접합하중 20N, no-flux 의조건으로 ISB 본딩시편의단면사진이며본연구에서개발한 ISB (insert bump) 본딩기술은 Cu pillar bump 를 SnAg planar bump 에삽입하여본딩하는기술로 mechanical interlocking 에효과에의해기존 Cu pillar bump to Cu pillar bump Fig. 8 Cross section view of ISB bonding specimen (bonding temp: 270, load: 20N, time: 75sec) Fig. 9 Comparison of Shear strength between Cu pillar bump bonding and ISB bonding bonding 에비해높은접합강도를갖으며 Cu 와 SnAg bump 접합계면의 Oxide 를파괴하여 flux 를사용하지않아도양호한접합부를형성할수있는장점이있다. 접합강도는기존 10µm 직경의 Cu pillar Sn cap bump 를이용한 Cu pillar bump to Cu pillar bump 본딩시편의경우범프당전단접합강도는대략적으로 425mgf/bump 이나본연구에서개발한 ISB 본딩기술은 270 낮은본딩온도조건에서 852.9mgf/ bump 로 2 배이상높은전단접합강도를갖어다층패키지제작시신뢰성이높은접합부를형성할수있을것으로판단된다. 4. 결론 본연구를통해 TSV 기반다층패키지적층에적용하기위해삽입형형태로고신뢰성을갖는 ISB (insert bump) 열압착본딩기술을제안하였고본
한국정밀공학회지제 31 권 10 호 pp. 857-863 October 2014 / 863 딩파라미터에따른파괴모드분석및공정변수최적화를수행하였다. ISB 본딩기술은 mechanical interlocking 효과에의해기존본딩기술에비해 270 의낮은접합온도에서도높은접합강도및기계적신뢰성을갖음을확인하였다. 후기 본연구는국가과학기술연구회융합연구사업의일환인 차세대반도체 MCP 핵심기술개발사업 과산업통상자원부산업융합원천기술개발사업의일환인 300mm 대응대구경다층구조의복합패키지공정및장비기술개발 사업지원에의한것입니다. Packaging Technologies, Vol. 24, No. 4, pp. 705-712, 2001. 8. Koopman, N. and Nangalia, S., Fluxless Flip Chip Solder Joining, Proc. of NEPCON West, pp. 919-931, 1995. 9. Agarwal, R., Zhang, W., Limaye, P., and Ruythooren, W., High Density Cu-Sn TLP Bonding for 3D Integration, Proc. of 59 th ECTC, pp. 345-349, 2009. 10. Sakuma, K., Andry, P. S., Dang, B., Maria, J., Tsang, C. K., et al., 3D Stacking Technology with Low Volume Lead Free Interconnections, Proc. of 57 th ECTC, pp. 627-632, 2007. REFERENCES 1. Garrou, P., Bower, C., and Ramm, P., Handbook of 3D Integration, WILEY-VCH, 2008. 2. Tan, C. S., Gutmann, R. J., and Reif, L. R., Wafer Level 3-D ICs Process Technology, Springer, pp. 72-83, 2008 3. Al-Sarawi, S. F., Abbott, D., and Franzon, P. D., A Review of 3-D Packaging Technology, IEEE Transactions on Components, Packaging, and Manufacturing Technology, Part B: Advanced Packaging, Vol. 21, No. 1, pp. 2-14, 1998. 4. Lannon, J., Gregory, C., Lueck, M., Huffman, A., and Temple, D., High Density Cu-Cu Interconnect Bonding for 3-D Integration, Proc. of 59th Electronic Components & Technology Conference, pp. 355-359, 2009. 5. Lee, C.-B., Jung, S.-B., Shin, Y.-E., and Shur, C.-C., Effect of Isothermal Aging on Ball Shear Strength in BGA Joints with Sn-3.5Ag-0.75Cu Solder, Materials Transactions, Vol. 43, No. 8, pp. 1858-1863, 2002. 6. Tseng, H., Lu, C., Hsiao, Y., Liao, P., Chuang, Y., Chung, T., and Liu, C., Electromigration-induced Failures at Cu/Sn/Cu Flip-Chip Joint Interfaces, Microelectronics Reliability, Vol. 50, No. 8, pp. 1159-1162, 2010. 7. Pang, J. H. L., Chong, D. Y. R., and Low, T. H., Thermal Cycling Analysis of Flip-Chip Solder Joint Reliability, IEEE Transactions on Components and
한국정밀공학회지제 31 권 10 호 pp. 857-863 October 2014 / 864