Thin Film Transistor Information to Display Engineering
TFT-LCD 와 DRAM 반도체의차이점 In nformatio on to Dis splay En ngineerin ng 구분 TFT-LCD DRAM Substrate 유리기판 c-si 웨이퍼 기능 디스플레이 디지털데이터저장 기본소자 TFT, Cs, 화소전극 Transistor, Capacitor 신호배선 Gate & Data 배선 Bit & Word Line 동작방식 Line-by-Line Random access 데이터입력 아날로그전압 디지털전압 최소단위결정요인 단위화소크기 트랜지스터, 케페시터크기 Design Rule 변화 불변 ( 약 4μm) 지속적으로감소 (nano scale) 생산성향상 기판크기확대 Chip 크기축소 / 웨이퍼크기확대
TFT-array 의생산성향상 In nformatio on to Dis splay En ngineerin ng 35 chip/ 웨이퍼 100 chip/ 웨이퍼 Chip 크기축소 수율 =91.4% (32/35) 수율 =97.0% (97/100) Chip 크기축소에의한실리콘반도체의생산성증대 Chip 크기를축소시켜웨이퍼당 Chip 의생산수량증대 LCD: chip 크기에해당하는패널크기를줄일수없다.
TFT-array 의생산성향상 장변 (A) In nformatio on to Dis splay En ngineerin ng 6 panel/ 기판 기판크기확대 12 panel/ 기판 수율 =50% (3/6) 수율 =75% (9/12) a) 장변 ( 기판크기확대에의한 TFT-array 의생산성증대 4세대유리기판 5세대유리기판 (920mm x 730mm) (1250mm x 1100mm) 6 매 / 기판당 12 매 / 기판당 단변 (b) G4 (920X730) 세대교체 (a<b) G5 (1300X1100) 유리기판크기의세대교체정의 G4:50% G5:75 % 수율증가!! 단변 (B) 17 인치 LCD
In nformatio on to Dis splay En ngineerin ng TFT-array 의생산성향상 단변길이 (m) 2.0 2200x1870 1.8 G7 16 1.6 1800x1500 1.4 1.2 1300x1100 G6 1.48배 1.0 G5 0.8 920x730 1.89배 650x550 0.6 G4 370x470 2.13배 0. G3 300x250 40.2 G2 830x650 G1 720x60 3.5th 장변길이 (m) 0 0.2 0.4 0.6 0.8 1.0 1.2 1.4 1.6 1.8 2.0 2.2 2.4 양산세대별유리기판크기의증가 구분 3 세대 3.5 세대 4 세대 5 세대 6 세대 7 세대 기판 650x550 720x600 920x730 1300x1100 1800x1500 2200x1870 주력제품 12.1 x6 15.0 x4 14.1 x6 17.0 x4 14.1 x9 15.4 Wx8 17.0 x6 21.3 x4 15.0 x16 17.0 x12 19.0 x9 23 Wx8 26 Wx6 17.0 x24 26 Wx12 32 Wx8 37 Wx6 23 Wx24 26 Wx18 32 Wx12 40 Wx8 46 Wx6 양산세대별주력제품크기및기판당패널취득수 ( 단위 :mm, 매 )
LCD 의구동방식 < Segment 방식과 dot Matrix 방식디스플레이 > of LCs Physics - direct 구동 (static 구동 ): 지속적으로전압인가 - 화소수가적은단순한디스플레이장치에사용 - multiplex 구동방식
Matrix Display 의동작원리 < Passive Matrix LCD & Active Matrix LCD > Memory mode of LCs Physics - dot matrix display는스위치소자가없는 passive matrix 방식또는각화소마다스위치소자를장치한 active matrix 방식이있으며모두 multiplex 구동방식을사용. - multiplex 구동방식에서는하나의수평전극 (Scanning electrode) 을선택하고동작시킬화소에연결된수직전극 (signal electrode) 에전압을인가하는방법을사용.`
Information to Display Engineering
Structure of TFT Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Silicon (Si) 의원자결합과 Energy Band 비교 In nformatio on to Dis splay En ngineerin ng < 결정질실리콘의정사면체결정격자구조 > < 결정질및비정질실리콘의원자결합과에너지밴드 > 5.43A 5.43A - 공유결합 - 정사면체구조의결정상태 - 4개의 nearest neighbor & 12개의 next nearest neighbor - band gap energy : 1.1 1 ev at 300K Conduction band Valence band E g μ 0 ε E d E a Donor level Fermi level Acceptor level Dangling bonds Localized states Terminated by hydrogen atoms (a) c-si (b) a-si (c) a-si:h 수소화된비정질실리콘 (Hydrogenated Amorphous Silicon (a-si:h) 이수소화되지않은비정질실리콘보다결함밀도가낮다 실리콘내의수소에의해 Dangling bond와 Localized State가감소 a-si:h : 스위칭소자로사용하기위한반도체특성 (1979년 Lecomber 최초의 a-si:h TFT 제작 )
a-si:h TFT ( 수소화된비정질실리콘 TFT, 1979) In nformatio on to Dis splay En ngineerin ng - 대면적증착이용이함 - 저온증착이가능 - 타물질과의이형경계면형성에유리 (TFT/ 절연체, 금속, 반도체등 ) - 긁힘에강함 - 미세 pattern 형성이가능 (<1μm) - 도핑이되지않은상태에서는높은저항값 도핑이된경우에는좋은전도성을가짐 - 독성이없음
< 수소화된비정질실리콘 (a-si:h) 박막의물리적특성 > In nformatio on to Dis splay En ngineerin ng - PECVD 방식으로제작된 a-si:h 박막의전기광학적물성 Physical parameters Typical values Dark conductivity 3 10-10 S/ cm Activation energy 0.76 ev Photoconductivity 1 10-4 S/ cm Optical band gap ~1.8 ev Electron mobility 0.5 ~ 1.0 cm2 /V-sec Hole mobility 1 ~ 5 10-3 cm2 /V-sec Electron affinity 3.93 ev Refraction index 4.3 Density 2.2 g/ cm3 Hydrogen content 10 ~ 15 wt.% Crystallization temperature 675 Valence band tail slope ~ 45 mev Conduction band tail slope ~ 25 mev
< MOSFET 와 TFT 의수직단면도 > In nformatio on to Dis splay En ngineerin ng Planar vs. Staggered TFT - C-Si wafer를활성화층으로사용 - Gate & Source-Drain 전극모두활성화층의한쪽면에위치 - glass 기판에활성화층인 a-si:h 박막형성 - 활성화층을사이에두고 Gate & Source-Drain 전극이다른쪽에위치
< Top Gate 와 Bottom Gate TFT 의제작공정및수직구조비교 > Staggered vs. Inverted Staggered TFT In nformatio on to Dis splay En ngineerin ng - 두번의 PECVD 공정 - Subcutaneous reaction : Si rich SiNx가 SiNx와 a-si:h 계면에발생할가능성 TFT 활성화층에전기적인결함증가 (TFT 성능저하 ) - Backlight 노출방지위한차광층추가공정필요 - SiNx, a-si:h, n+ a-si:h 연속된적층구조를한번의연속된 PECVD 공정 - 상대적으로우수한 a-si:h/sinx 계면특성 - Backlight의직접적인광조사차단
< Etch Back Type TFT 와 Etch Stopper Type TFT 의제작공정및수직구조 > In nformatio on to Dis splay En ngineerin ng n+ a-si:h n+ a-si:h PECVD(2nd) a-si:h PECVD(1 회 ) SiNx(E/S) SiNx a-si:h PECVD(1st) SiNx - n+ a-si:h 층식각후남아있는 a-si:h 두께로 Active layer 두께결정 - a-si:h 층은 200~300nm의두꺼운층 : 균일도유지와대면적에서구현하기어려움. - 채널영역의 n + a-si:h 식각시간조절하여최소한의활성화층을남긴다. - Channel 영역의활성화층인 a-si:h 두께가 a-si:h 박막두께로결정 - PECVD 이용, 대면적에서최소두께로균일한두께의증착가능 (50nm이하) - 활성화층두께가최소화 ( 광누설전류최소화 ) - 추가적인식각공정과 PECVD 공정사용
< Self-Align 방법에의한 E/S Type TFT 제작공정과 TFT 구조 > In nformatio on to Dis splay En ngineerin ng (a) Self-Align 방법에의한 E/S 형성 Etch-Stopper Gate a-si (b) Self-Align E/S Type TFT 구조 - TFT array 전체화면에서균일하게최소화된전극과 Source-Drain 전극의 overlap 형성 - TFT 의 Gate 전극을 mask 로사용하여유리기판뒤쪽에서노광
TFT 의동작특성 In nformatio on to Dis splay En ngineerin ng TFT 전류-전압특성인자 - active layer 와 Gate 절연막의특성 - 전압인가시 Gate 전극쪽 a-si:h layer에전하유도 - threshold voltage 이하전극시 TFT off - Gate 절연막과활성화층사이의계면특성 - threshold voltage 이상전극시 free electron - Ohomic 특성 ( 활성화층과 Source-Drain 전극 ) (mobile carrier) 이유도, Source-Drain 전극사이 -W/L 바이어스전압에의해전류흐름 TFT on 상태 - mobility - a-si:h 경우, 활성화층에유도된대부분의전하가 band-gap내의 trap에존재, 일부전하만전도 - 지속적인전류흐름위해 Source 전극에 carrier < a-si:h TFT의동작원리 > injection이잘일어나게유도. (Source-Drain V DS I DS 전극과활성화층사이의전기접촉저항감소 ) e e e carrier injection carrier accumulation e e e e e e e e e n + a-si:h(ohmic 층 ) a-si:h( 활성화층 ) carrier moving SiNx( 절연막 ) V G Gate
< TFT 의전류- 전압 (I-V) 특성곡선 > of LCs Physics 마이너스 Gate 전압이지나치게증가 Source 전극에서의정공 (hole) 주입증가 TFT의 off 전류증가 TFT의 off 동작은 -5V Gate 전압을인가 TFT의 off 전류가최소가되도록한다. [MOSFET 의비포화영역에서의전류 - 전압 (I-V) 특성 ] V G 는 20V VD 는 10V 이하를사용 V th 를 5V 이하라가정하면항상 (V G > V D +V th ) 를만족하기때문에 TFT 의 on 동작은항상비포화영역에서동작
< TFT 의전류구동능력측정방법과 I-V 특성곡선 > of LCs Physics - K: 비포화영역에서의 TFT의전류구동능력을나타내는값 - 그림과같이 TFT를동작시키는경우항상 (V G > V D +V th ) 가유지되므로포화영역상태 - Source-Drain 전류인 Id의제곱근을 Gate 전압 VG에대해 plot한그래프에서선형영역의기울기를 K, x축과의교차점은 TFT의 V th
TFT-LCD 동작원리 Information to Display Engineering
TFT-array 의구성및설계 < XGA 급해상도 Color TFT-array 기판의구성 > In nformatio on to Dis splay En ngineerin ng Unit Pixel Gate 신호배선 (768 개 ) Bonding Pad Data 신호배선 (3,072 개 ) Data 신호배선화소전극 (ITO, C s ) TFT Gate 신호배선 TFT Array Panel
- 독립배선방식 -Cs on gate Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering Gate pulse width = (mf) -1 where m: # of gate line f : frame rate
Information to Display Engineering
Unit cell 의동작원리 RED GREEN BLUE +V 11 -V 12 -V 13 In nformatio on to Dis splay En ngineerin ng t -5V V OFF G1 20V -5V -V -V -V t 21 V V 22 23 Selected Gate V ON G2 -V 31 -V 32 -V 33 D1 D2 D3 off on +V 11 -V 12 +V 13 off off -V on +V 21 22 on -V 23 +V 31 -V 32 +V 33 off off off V OFF G3 화소전극 (ITO) 축적용량 (Cs) + V COM 보다높은전압 - V COM 보다낮은전압 (V COM : CF기판의공통화소전극전압 ) (3 x 3) Active Matrix LCD 등가회로와동작원리 Line-by-Line b addressing 동시에한개의 Gate 신호선에연결된모든화소전압이 refresh 되고새로운 Data로 write 됨
Unit cell 의동작원리 Source LDI 출력 In nformatio on to Dis splay En ngineerin ng (a) Dot 반전 + 전압 - 전압 (b) (2X1) 반전 (c) V-Line 반전 Source LDI 출력 Control 에의한단위화소반전구동
LCD panel 의동작원리 In nformatio on to Dis splay En ngineerin ng Serial Data 전송 010001010 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 1 0 1 0 1 1 1 1 1 0 0 1 0 1 0 0 0 0 0 1 0 0 Selecte 1 d Line 0 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 Source LDI (S/H & D/A) 5 8 5 5 5 8 5 8 5 Volt (Bit image in Graphic memory) (Image on LCD screen ) Scan Source LDI 출력 Control 에의한단위화소반전구동
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering R: 8 level, G: 8 level, B: 8 level # of Colors : 8 x 8 x 8 = 512
Information to Display Engineering
Information to Display Engineering
Color 표현방법 dot In nformatio on to Dis splay En ngineerin ng R R R R G B R G B G B R G B pixel G B R B G R G B R G R G R B G B R G B R G B R G B R G B R G B G B R G B R G G B R G B R G B R G B R (a) Stripe 배열 (b) Mosaic 배열 (c) Delta 배열 Stripe 배열 CF 제작용이 간단한 TFT-array의설계와구동 대형 TFT-LCD 제작에적용 (3 x 3) Active Matrix LCD 등가회로와동작원리 Mosaic 배열 RGB 혼색성향상 R Line-by-Line 구동시 RGB 데이터입력순서를 scan line 마다재배치 R R B G G R B B G Delta 배열 R R B RGB 혼색성우수 G G G 향상된 Image 표현의장점 OA환경에서의문제점 Data line 부하
Color 표현방법 -0.1mm dot (Unit Pixel 크기 ) In nformatio on to Dis splay En ngineerin ng 가시거리 ~40cm R G B -0.3mm Sub-pixel Ө ~ 0.014 12.1 XGA : 0.080080 mm x 0.240mm (106ppi) 14.1 XGA : 0.09325 mm x 0.27975mm (91ppi) 17.0 SXGA : 0.090090 mm x 0.270mm (94ppi) 21.3 UXGA : 0.090 mm x 0.270mm (94ppi) ppi: pixel per inch Retina Θ < 0.03 Mixed color 인간눈의공간분해능력과 RGB 화소의 color mix 관계
In nformatio on to Dis splay En ngineerin ng Color 표현방법 TFT-Array Transmitted Lights Backlight Color-Filter LCD 의표현가능한색의범위 RGB 각각의단위화소의색의순도에의해결정 Backlight Spectra Color Filter Spectra Transmitted Lights LCD 의 RGB primary color 순도 RGB spectrum 특성을가지는백색광의 Backlight가 LC layer와 Color filter를통과해서나온 RGB primary color의특성으로결정되기때문에 Color filter특정뿐만아니라 Backlight 의광원의 spectrum 에도크게좌우 TFT-LCD 의 Color Generation
Color 표현방법 In nformatio on to Dis splay En ngineerin ng Color A = rr + gg +bb r = R /(R + G + B) g = G/(R + G + B) With r + g+ b = 1 b = B /(R + G + B) 3-D Color Space 의 2-D Color Corrdinate 변환 Color Balance Color Reproducibility or Color Saturation Color Temperature (a) Display A (b) Display B CIE 1931 x-y 색좌표계및 NTSC 표준색좌표 Color Reproducibility of Display (a) = Area of Δ (a) Area of Δ (NTSC) X 100%
TFT 설계 Information to Display Engineering
Information to Display Engineering
TFT 소자 TFT-array 의설계요소 In nformatio on to Dis splay En ngineerin ng 크기 : 전류구동능력에따라 W/L 크기로결정. 전류구동능력을향상시키기위해 W/L을크게하면개구율감소, TFT 의기생용량증가 <TFT 의 Gate 전극과 Source-Drain 전극간 Overlap 구조 > Source Drain ΔL L ΔL overlap이생기면 capacitance가커진다. Staggered TFT의정상적인동작을 ΔVp가상승하면서위해서는최소 1~2μm정도필요. kick back 현상 (photolithography의정밀도와 공정마진고려시더큰 overlap) *Kickback 효과 - TFT 전극간중첩이지나치게크면전극사이기생용량증가. - TFT-LCD 동작에서 Gate 선택전압의변동에따른화소전극전압의변동초래. 표시화면특성저하
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
Information to Display Engineering
신호배선 In nformatio on to Dis splay En ngineerin ng -Gate 신호배선 해상도증가로인한 TFT 수증가 Gate 신호의 RC-delay 증가 LCD 크기증가로인한 Gate 신호배선 기생용량과 Gate 배선저항최소화길이증가필요 <TFT-LCD 의배선재료로사용되는금속박막의특성 > 구분 Etch 방법 비저항 (μω cm ) Al 에칭용액 화학적내성 ITO 에칭용액 열적안정성 Cu Wet 2.1 약함약함보통 Al Wet or Dry 3.5 - 약함약함 Al-Nd Wet or Dry ~5 - 약함우수 Mo Wet or Dry 12 약함약함우수 MoW Dry 15 양호양호우수 α-ta Dry 25 양호양호우수 Cr Wet 25 양호양호우수 MoTa Dry 36 양호양호우수
< TFT 의 Gate 배선구조 > In nformatio on to Dis splay En ngineerin ng 추가적인 Photo 공정단점 Gate 선폭이늘어난다. Photo 과정추가가없다 가격면에서장점. 합금을통해단점보완 저항이커진다.
화소전극및축적용량 In nformatio on to Dis splay En ngineerin ng - ITO 박막으로형성한화소전극을별도로설치된배선전극혹은전단의 Gate 신호배선을변형시켜절연막을사이에두고중첩 Ioverlap) 시켜축전용량 (Cs) 을형성시킬수있다. - Cs의크기는 overlap 면적에의해결정 < 독립배선축적용량구조와등가회로 > Storage-on-Common 화소전극 TFT
< C st -on-gate 축적용량구조와등가회로 > In nformatio on to Dis splay En ngineerin ng TFT - 전단의 Gate 배선의일부가 Cs 전극으로동작하기때문에별도의독립된 Cs 전극을위한공통배선이필요없다. - Gate 배선은선택주기를제외한대부분의시간동안 DC 전압이인가 전단의 Gate 신호배선이축적용량의전극으로동작되는방식
< ITO 를 C s 배선으로사용한고개구율 TFT-array 구조 > In nformatio on to Dis splay En ngineerin ng - 독립배선방식의경우축적용량 (Cs) 전극을위한전용배선이설치되어야하기때문에배선재료로불투명금속박막을사용하는경우개구율감소를초래한다. Source Source Gate Drain Drain 화소전극 화소전극 C s 전극 (Gate 배선 ) Backlight 차단 C s 전극 ( 투명 ITO) Gate Backlight 투과
TFT-array 의수율향상 Line Defects In nformatio on to Dis splay En ngineerin ng 데이터배선 open Cross- over short ITO 패턴형성결함 Cs 전극 short Data-ITO short TFT 전극 short ITO-ITO short TFT 패턴 형성결함 Pixel Defects (Point Defects) TFT-array 기판의결함상태 게이트배선 open
TFT-array 의수율향상 In nformatio on to Dis splay En ngineerin ng 점결함 Pattern 유실 TFT 결함 Patterned 욕실 이중절연막 Dual-TFT Dual-Pixel Laser cutting 설계 LCD 의디스플레이불량 결함종류 결함원인 결함극복기술 선결함 신호배선 Open cross-over short 이중화배선다층금속막이중절연막 Laser Repair TFT-array 기판의결함과극복기술
TFT-array 의수율향상 Data 신호배선 Gate 신호배선 In nformatio on to Dis splay En ngineerin ng i C s t 화소전극 (ITO) TFT 패턴결함 Laser Cut Dual TFT 를이용한 redundancy 설계및불량수리 점결함을피하기위한 redundancy 설계 i TFT 채널 short C s 2 개이상의 TFT 설치 패턴유실에의한 TFT 불량시다른 TFT 작동 Laser cutting 기술로불량 TFT 분리
TFT-array 의수율향상 In nformatio on to Dis splay En ngineerin ng 데이터신호배선 단위화소 TFT-array dual-pixel redundancy 설계 단위화소양분 2 개의 TFT, 화소전극, 축적용량설치 TFT 축적용량 (C s ) 화소전극 (ITO) 게이트신호배선 단위화소 Data 신호배선 (1) Data 신호배선 (2) 축적용량 (C s ) 화소전극 (ITO) TFT 게이트 신호배선 이중화데이터신호배선과 TFT redundancy 설계 Data 신호배선을수평적이중화설계 Short 불량제거를위한 laser cutting 기술가능 인접 Data 신호배선간 short 불량증가 상대적인개구율감소
TFT-array 의수율향상 In nformatio on to Dis splay En ngineerin ng Data 신호배선 Gate 신호배선 open (Fault- Tolerant) Gate 신호배선 (1) Gate 신호배선 (2) Cross-Over Shot (Laser cut 수리후 ) 이중화게이트신호배선을이용한 Fault-Tolerant 설계
TFT-array 의수율향상 Laser welding 을통한 crossover short으로단선불량시수리용신호배선을통해 Data 신호전달가능 In nformatio on to Dis splay En ngineerin ng Display area Laser 접합 (welding) Data 신호배선 수리용신호배선 Open 결함 수리용신호배선증가시수리할수있는단선불량수를증가 대형, 고해상도의패널에서는수리용신호배선의 RC-delay 문제발생 수리용신호배선에의한데이터신호배선단선불량수리
TFT-LCD 기술의발전 Information to Display Engineering
TFT-Array 공정단순화 In nformatio on to Dis splay En ngineerin ng TFT-Array의생산성향상 - 기판크기증가 - 제조공정단순화 (ex. Bottom gate E/B type TFT 사용 ) Gate Pattern Gate Pattern a-si:h Pattern a-si:h & S/D Pattern S/D Pattern Contact Etch Contact Etch ITO Pattern ITO Pattern * Other steps are same (a) Conventional 5-mask 공정 (b) 공정단순화 4-mask 공정
TFT-Array 공정단순화 UV exposure Slit MASK In nformatio on to Dis splay En ngineerin ng under exposure Glass Gate 전극 SiNx (a) 두번째마스크를이용한 slit 노광 채널영역 PR S/D 전극 n+ a-si a-si PR S/D 전극 n+ a-si a-si Glass Gate 전극 SiNx (b) 두께가다른 PR 패턴형성 Slit 에의한빛의회절 채널영역에불충분노광 (under exposure) 두께가낮은 PR 이채널영역에부분적으로형성 1 회의 photolithography 공정으로두께가서로다른 PR 패턴형성
In nformatio on to Dis splay En ngineerin ng S/D 식각 a-si:h 식각 PR S/D 전극 n+ a-si a-si Glass Gate 전극 SiNx (c) S/D 과 active 영역패턴형성 PR Etch-Back PR S/D 전극 n+ a-si a-si Glass Gate 전극 SiNx (d) PR Etch-Back 에의한채널 Define S/D 식각 n + a-si:h Etch Back Glass Gate 전극 SiNx (e) S/D 식각과 n+ a-si:h Etch Back PR S/D 전극 n+ a-si a-si S/D, a-si:h 연속식각 4-mask 공정으로완성된 TFT 구조
In nformatio on to Dis splay En ngineerin ng Glass Gate 전극 Glass (f) 보호막 SiNx 증착과 contact window open (g) 화소전극 ITO 패턴형성 Slit Mask를이용한공정단순화과정의장점 - 고가인 Photolithography 설비에대한투자경감 -추가되는단위공정없이 TFT-Array 공정단축 Gate 전극 생산성과제조원가혁신가능
TFT backlight 에서나온빛이각층을통과할때의투과도변화 Information to Display Engineering
패널투과율향상기술 In nformatio on to Dis splay En ngineerin ng TFT-LCD 의패널투과율 = Backlight로부터입사된빛이 LCD 패널을통과하여나오는빛의세기 (cf. TFT-LCD의패널투과율 < 10% ) 개구율 = 단위화소전체면적에서빛이통과되어나올수있는면적의비 패널투과율향상필요성 - 일정한 BLU 의소비전력에서화면의밝기향상 - 일정한화면밝기에서 BLU 의소비전력감소 패널의투과율은개구율에정비례 개구율향상 = 패널투과율향상
패널투과율향상기술 In nformatio on to Dis splay En ngineerin ng 개구부 (Aperture) R G B (a) TFT-Array 기판 액정 Cell 의 Aperture Area (b) Color filter 기판
개구율의최적화 < Unit Pixel 의 Opaque area 와 Aperture area > In nformatio on to Dis splay En ngineerin ng Gate 의신호배선 Data의신호배선 TFT 화소전극 (ITO) C s 전극 BM(CF 측 ) Data 신호배선 Aperture CF 기판 TFT 기판 BM 중첩정렬오차 - TFT, 신호배선, 축적용량전극등불투명금속으로형성된부분은광차단영역 (opaque area) 으로 TFT-array 에서빛의투과에기여하지못한다. - 화소전극과신호배선사이의이격거리와화소전극과칼라필터에설치된 BM 사이의 overlap의크기가개구율결정
< BM-on-TFT array 구조를이용한개구율확장 > In nformatio on to Dis splay En ngineerin ng BM Data 신호배선 BM Aperture 화소전극 Aperture 화소전극 BM 중첩 CF 기판정렬오차 (~10 μm ) TFT 기판 CF 기판정렬오차 (~1 μm ) - CF기판에만 BM을설치하는구조 상하기판의정렬오차 5μm & 상하시판사이의 gap 고려 화소전극주변의 Fringe-Field 영역을가려주려면 CF의 BM이화소전극을약 10μm이상중첩되도록설계 - BM-on-TFT array 구조 개구율이 TFT-array 측에설치된차광층의배치에의해결정 photolithography 기술사용설치오차는약 1~2μm이하 개구율크게향상. TFT 기판 Data 신호배선 BM-on-TFT array
유기절연막고개구율기술 In nformatio on to Dis splay En ngineerin ng CF 차광영역 (BM) 화소전극 하판 상판 데이터배선 유기절연막 공통전극 - 유기절연막이 coupling 효과를줄여주므로화소전극을데이터배선위까지확장할수있음. - 데이터배선의선폭이하로 BM 폭을줄여줄수있음. 개구율향상 - 단점 : 상호전극간 coupling 감소위해보호막의두께를증가시키고유전율이작은절연막을사용해야함. : 상하기판정렬불량이발생할경우 BM 이 TFT-Array 의개구부를침범하여개구율감소
Color Filter on Array (COA) In nformatio on to Dis splay En ngineerin ng 화소전극공통전극차광영역상판 (ITO) 하판 (TFT+C/F) 칼라 PR 데이터배선 - 유기절연막을칼라 PR 로대체형성 -장점 : 칼라 PR을 TFT-Array에배치하여 fringe field 영역에서의빛투과차단 : 상판의 BM 생략가능 => 상하기판정렬오차에의한개구율변화없음. : 상대적으로공정및제조원가저렴
Color Filter on Array (COA) 개구율 60% 개구율 78% 27μm 12μm BM 이 CF 기판에존재하는구조 COA 구조 Information to Display Engineering
What is Next? Information to Display Engineering
TFT 발전방향 A-Si TFT Poly-Si TFT X-Si TFT Information to Display Engineering
Excimer Laser Annealing of a-si (XeCl, 308nm, 30~45ns, line beam) Information to Display Engineering
In nformatio on to Dis splay En ngineerin ng Timing Controller a-si TFT Gate Driving IC a-si TFT-LCD Mobility : 0.5cm 2 /Vs Highly Uniform TFTs Simple Process S/H Control IC p-si TFT Gate Driving IC p-si TFT-LCD Gate Driving IC SLS-Si x-si TFT-LCD Data Driving IC Control IC Data Driving IC Mobility : 50~200cm 2 /Vs Integrated Driver 200 ppi High Resolution x-si TFT Mobility > 600cm 2/ /Vs System on Glass Glass Semiconductor