Journal of the Korean Institute of Industrial Engineers Published Online, pp. 110-118, April 2018. ISSN 1225-0988 EISSN 2234-6457 2018 KIIE <Original Research Paper> K-S검정 (Kolmogorov-Smirnov Test) 을응용한반도체제조시스템에서의불량원인분석방법론 옥명훈 백준걸 고려대학교산업경영공학과 Root Cause Analysis Methods in Semiconductor Manufacturing System Using Modified K-S(Kolmogorov-Smirnov) Test Myung Hoon Oak Jun Geol Baek School of Industrial Management Engineering, Korea University Root Cause Analysis of the defect in Manufacturing is the most basic and important work. It is difficult to analyze the cause of defects because the semiconductor process has more than thousands of root cause factors and the data also show non-parametric characteristics with extreme outliers. However, the semiconductor field requires a cause analysis method that is easy, accurate, fast, and capable of interpreting the result so that everyone can understand it. In this study, Modified K-S test (Kolmogorov-Smirnov test), which is a nonparametric test method is applied to fail bit count data obtained from wafer test process. the proposed methodology will help semiconductor engineers analyze the cause of defects easily and intuitively. Keywords: Root Cause Analysis, Wafer Test, Failbit, Outlier, Non-Parametric Test, K-S Test 1. 서론 최근 4 차산업혁명의주요기술인사물인터넷 (IoT), 인공지능 (AI), 스마트팩토리등의기술을구현하기위한선제적투자가진행되면서전세계반도체의수요가급격하게증가했다. 2016 년초 40 억달러초반에머물던국내반도체월별수출은 2017 년현재 89 억달러를기록하며대한민국전체수출액의 16% 를차지하고있다. 이러한반도체호황은향후 2 년간은지속될것으로예상되며국내기업또한이러한상황에발맞추어올해에작년대비 130% 증가된 195 억달러의장비투자를진행중이다 (Moon and Lee, 2017). 하나의반도체제품을만들기위해서반도체제조단계는수백개의정밀공정으로진행되며최종제품이나올때까지 일반적으로 3 개월에서 4 개월이걸린다. 반도체공정은크게다음의네단계로구분할수있다. 이는 FAB(Fabrication) 공정, 웨이퍼테스트 (Wafer Test) 공정, 조립 (Assembly) 공정, 패키지테스트 (Package Test) 공정이다 (Uzsoy et al., 1992). <Figure 1> 은반도체의제조공정을설명하는것으로 FAB 공정은반도체전체공정의약 80% 를차지하며투입된잉곳 (Ingot) 을잘라웨이퍼로만들고, 패턴 (Pattern) 형성공정, 식각공정등의세부공정을통해집적회로를형성하는단계이다. 웨이퍼테스트공정은 FAB 공정이끝난웨이퍼상태의칩들에대해전기적자극을가해정상적인기능을하는지검사를하고이를통해양품과불량품을판별하는단계이다 (Hsu and Chien, 2007). 조립공정은웨이퍼테스트공정을통과한웨이퍼를칩단위로분리하고외부충격으로부터보호하기위해외부막을형성하는 제 13 회석사논문경진대회수상논문. 이논문은 2016 년도정부 ( 미래창조과학부 ) 의재원으로한국연구재단의지원을받아수행된연구 (No. 2016R1A2B4013678) 이며, 교육부및한국연구재단의 BK21 플러스사업 ( 고려대학교, 제조물류분야에서의빅데이터운용사업팀 ) 과삼성전자 (Samsung Electronics) 의지원을통하여진행되었음. 연락저자 : 백준걸교수, 02741 서울시성북구안암로 145 고려대학교산업경영공학과, Tel : 02-3290-3396, Fax : 02-929-5888, E-mail : jungeol@korea.ac.kr 2017 년 11 월 24 일접수, 2018 년 2 월 6 일수정본접수, 2018 년 2 월 9 일게재확정.
K-S 검정 (Kolmogorov-Smirnov Test) 을응용한반도체제조시스템에서의불량원인분석방법론 111 단계이며, 패키지테스트공정은조립단계에서발생한불량품이나제품의잠재적, 열화성불량품을판별하는단계이다. Figure 1. Semiconductor Production Process 이중웨이퍼테스트공정은본연구에서중점적으로다룰제조공정으로써 <Figure 2> 와같이웨이퍼상태의칩패드에프로브팁 (Probe Tip) 을접촉하여실제사용자의사용조건보다가혹한조건으로전기적자극을가하여테스트를하며칩들의각종정보를자료화한다 (Kim and Baek, 2014). 으로칩별리페어를통해불량결점이있는칩을양품으로변환한다. 수십나노단위의미세공정에서처음 FAB 공정에서나온칩중무결점의칩은존재하지않으며, 그결점을없애기위한공정이반드시필요하다. 제품설계시치료를위하여만든여유셀 (Spare Cells) 의집합을리던던시 (Redundancy) 라고하며, 여유행 (Spare rows) 과여유열 (Spare columns) 로분할되어있다. 이리던던시를사용할수있게하는공정을리페어라고하며, 이공정을통하여결점셀을여유셀로대체하여칩을양품으로만들어수율을증가시킨다. 하지만대체할수있는여유셀보다결점이많으면해당칩을불량칩으로판별할수밖에없다 (Suh and Lee, 2002). Figure 2. Wafer Test Process 반도체공정에서수율 ( 투입칩중양품칩이차지하는비율 ) 은위에서언급한네단계의각공정별로나눌수있다. 크게 FAB 수율, 웨이퍼테스트수율, 조립수율, 패키지테스트수율로나눌수있으며 (Baek and Nam, 2002), FAB 수율은 FAB 에투입된웨이퍼장수대비 FAB 공정에서최종생산된웨이퍼장수의비율로나타내고웨이퍼테스트수율은웨이퍼의전체칩중웨이퍼테스트를통과한칩의비율이다. 조립수율과패키지테스트수율은투입된칩대비완성된칩의비율로나타낸다. 이중가장중요하며일반적으로많이일컬어지는반도체에서의수율은웨이퍼테스트의수율이다 (Nam and Kim, 2015). 웨이퍼테스트공정이중요한이유는크게두가지로말할수있다. 첫번째, 반도체의웨이퍼수율을결정짓는테스트데이터들이생성되는공정이다. <Figure 3> 에서보여진바와같이 FAB 에서생산된칩들에대한 1 칩좌표, 2 양품여부, 3 테스트조건별불량결점수 (FailBitCount), 웨이퍼맵이미지 (4 Wafer BinMap, 5 FailBitMap) 6 리페어 (Repair) 정보등의데이터가생성된다. 이데이터는셀레벨부터칩레벨의데이터로써한매의웨이퍼가 1,000 개이상의칩을가지고있고, 이웨이퍼는하루에수만매가생산되기때문에많은종류의반도체데이터중에서도웨이퍼테스트데이터는가장빅데이터 (Big Data) 의형태로자료화가된다. 두번째, 웨이퍼테스트데이터를바탕 Figure 3. Various Kinds of Wafer Test Data 웨이퍼테스트공정에서생성된불량결점수데이터는 FAB 공정원인분석및품질불량원인분석에사용된다. FAB 공정원인분석은수백개의 FAB 공정에서사용된장비, 장비모델, 공정조건, 마스크 (Mask) 등의수천가지의인자중웨이퍼수율을떨어뜨리는불량원인인자를찾아내는것이고 <Figure 1> 의 1 과같이나타낼수있다. 품질불량원인분석은웨이퍼테스트에서리페어된후양품전환되었음에도그칩이패키지테스트에서품질불량을일으켰을때웨이퍼테스트에서어떤잠재불량을가지고있었는가에대한원인분석이고이는 <Figure 1> 의 2 와같이나타낼수있다. 본연구에서는 <Figure 1> 의 2 의경우로불량원인분석방법론을실험하였고이는 <Figure 1> 의 1 에도확장될수있다. 반도체산업뿐만아니라모든제조업에서불량에대한공정원인을찾아내는것은가장기본적이면서도중요한항목이다. 불량에대한빠르고정확한공정원인분석은곧불량의빠른개선을의미하며이는수율및품질의향상을의미한다. 하지만반도체공정은수십에서수천개가넘는공정원인인자가있고, 그데이터또한이상치 (Outlier) 가극심하고정규분포를띄지않는비모수적특성을보이기때문에불량에대한원인분석이쉽지않다. 하지만반도체현장에서는모든사람이이해할수있도록쉽고, 정확하며, 연산속도가빠르고, 그결과의해석력이
112 옥명훈 백준걸 좋은공정원인분석방법을요구한다. 이에본연구에서는비모수적검정방법인 K-S 검정 (Kolmogorov-Smirnov test) 을응용하고이를웨이퍼테스트에서생성된불량결점수데이터에적용해분석실무자들이간단하면서도직관적으로공정원인분석을할수있도록하는방법론을제안하고자한다. 2. 데이터설명및특성 2.1 불량결점수데이터 본연구의실험은산업현장에서양산되고있는반도체데이터를사용하였다. <Table 1> 과같이웨이퍼테스트공정과패키지테스트공정의데이터를합쳐사용하였고데이터는원인변수 (X 인자 ) 76 개, 결과변수 (Y 인자 ) 1 개, 정상관측치 457,979 개, 불량은총 6 종류 ( 불량 A, 불량 B,, 불량 F) 의관측치 5,279 개로구성되었다. 원인인자 X 1, X 2,, X 76 는웨이퍼테스트공정시여러테스트조건별로생성된불량결점수를의미하고, 결과변수 Y 는패키지테스트공정에서의양품칩 (Pass Chip) 및불량칩 (Fail Chip) 여부를보여주고만약불량칩이라면그불량의종류까지나타낸다. Table 1. Failbit Data Scheme CHIP ID X 1 X 2 X 76 Y C 1 1,128 763 12 Pass C 2 576 183 10,273 Fail A C 3 152 23,231 1,037 Fail B C 463258 1,024 65 722 Pass 웨이퍼테스트공정에서불량결점들이리페어된양품의칩들은조립후패키지테스트공정이진행된다. 하지만리페어가된칩이라하더라도웨이퍼테스트에서불량결점이많았던칩들은잠재불량을가지게되며이는패키지테스트에서불량칩으로발현이될가능성이높다 (Park and Kim, 2015). 이때어떤불량결점수 (X 1, X 2,, X 76) 가잠재적불량이되어패키지테스트의불량칩 (Y) 을야기하는지에대한파악이필요하다. 즉결과변수 Y 를야기하는원인인자 X 가무엇인가를찾는문제이다. Figure 4. Non-Parametric Characteristic of Failbit 웨이퍼테스트에서생성된불량결점수데이터는테스트장비의결점수측정오류나 FAB 에서의파티클 (Particle) 에의한웨이퍼내국부적인공정문제로극심한이상치를가지게된다. 이에실무에서는불량결점수데이터에서평균을대표값으로내는경우는거의없으며대체적으로중위수값을사용한다. 하지만중위수값을사용할경우에그값이 0 으로나오는경우가많고, 이는실제불량결점수가있는칩들을불량결점이없는칩으로왜곡할수있다. <Figure 5> 에서보는바와같이변수 (X 2) 의평균은제 3 사분위수 (Q 3) 과 95 퍼센타일 (U 95) 사이에위치하기때문에대표값으로부적절하고변수 (X 29 ) 의중위수는결점수가있는칩의비율이 25% 나있음에도불구하고그값이 0 이기때문에이또한적절하지못하다. 2.2 데이터특성 웨이퍼테스트에서생성된불량결점수데이터는정규성을보이지않는다. <Figure 4> 는불량결점수데이터의분포를그린것으로변수 (X 1) 과같이 0 값에극심하게몰려있거나, 변수 (X 24 ) 와같이쌍봉을이루기도하는등그분포의모양이다양하다. Figure 5. Failbit s Representative Value
Root Cause Analysis Methods in Semiconductor Manufacturing System Using Modified K-S(Kolmogorov-Smirnov) Test 113 위와같은데이터분포에서의두가지문제점으로불량결점수데이터에서는정규성이가정되어야하는모수적검정은사용이힘들며비모수적검정과알고리즘이검토되어야한다. 할수있게된다. 이는곧수율과품질의상승을의미한다. 두모집단으로부터각각크기 m 과 n 인확률표본을 과 이라하고두모집단의누적분포함수를 라한다. 3. K-S Test 를이용한불량원인분석 (1) 3.1 Kolmogorov-Smirnov Test Kolmogorov-Smirnov Test( 이하 K-S Test) 는대표적인비모수검정방법으로하나의모집단이어떤특정한분포를따르는가를알아보기위한일표본검정 (One sample K-S Test) 과두모집단이서로동일한분포를가지는가를파악하는이표본검정 (Two Sample K-S Test) 으로나뉜다. 본연구에서는다룰이표본 K-S 검정은두집단의분포유사성을두집단의누적분포함수의비교를통해측정한다. <Figure 6> 에서보이듯이양품칩과불량칩두집단의확률밀도함수 (Probability Density Function) 차이가많이날수록누적분포함수 (Cumulative Distribution Function) 에서도그차이가심하게된다. K-S 검정에서두모집단의누적분포함수 와 가서로동일한가를검정하기위해식 (2) 와같은가설을설정한다. : 모든 에대해 (2) : 적어도한점 에대해 검정통계량 ( ) 은아래식 (3) 과같으며 <Figure 7> 에서나타난바와같이두데이터의누적확률분포차이중최대치로써두분포가차이가많이날수록그통계량은값이크게나타난다. (3) Figure 6. Comparison of Cumulative Density Functions of Two Groups 이를본연구의실험과관련시켜생각해보면패키지테스트공정에서불량칩집단과양품칩집단을나누고두집단의웨이퍼불량결점수의누적분포를 K-S 검정을통해비교하여어떤웨이퍼테스트항목 (X 인자 ) 에서그분포의차이를보였는지알아보는것이된다. 만약차이가나는웨이퍼테스트항목이있다면해당테스트항목의불량결점은잠재불량이되어패키지에서불량칩을유발하는것이된다. <Figure 6> 에서변수 (X 6 ) 는변수 (X 17 ) 대비양품칩과불량칩을잘구분짓는인자이고변수 (X 6) 가잠재불량이되어패키지테스트에서불량칩을발생시키는원인인자가되는것이다. 이러한불량원인인자를쉽게파악할수있다면그에해당하는웨이퍼테스트항목의테스트조건을강화하여미리불량을스크린 (Screen) 및리페어함으로써패키지테스트공정의불량을미리예방 Figure 7. K-S Plot and K-S Statistic K-S 통계량을이용한검정법은유의수준 α 에서 이면 를기각한다. 유의수준 α에따른 m과 n이충분히큰경우 는 <Table 2> 와같이계산되어진다 (Song et al., 2015). Table 2. Approximate Value of 0.1 0.05 0.01 m n m n
114 Myung Hoon Oak Jun Geol Baek 3.2 K-S Test 의응용및변형 (1) K-S Plot 의변형불량결점수데이터로 K-S Plot 을그려보면크게세가지의문제점이있다. 첫째, <Figure 8> 의첫번째그래프와같이양품칩과불량칩사이에실제차이가존재하더라도이상치에의해그차이를시각적으로구분하기어렵다. 둘째, X 변수의값은전부스케일이틀리기때문에하나의그래프에여러 X 변수를표현할수없다. 셋째, 양품칩은불량칩과비교하는기준이되므로모든 X 변수에대해동일하게표현될필요가있지만그렇지못하다. 이에이러한문제를해결할수있는방법으로 <Figure 8> 의두번째그림과같이 X 변수의값을퍼센타일 ( 백분위수 ) 변환하였다. 퍼센타일로변환된 X 변수는 0 에서 1 사이의값으로스케일링이되기때문에이상치에상관이없어지고여러 X 인자를한그래프로표현할수있게된다. 또양품칩은랜덤하게불량결점수분포에존재하기때문에그확률분포가일항분포에근접한다. 이에 K-S Plot 에서양품칩은일항분포의누적함수인 ( 대각선 ) 의형태로표현이되고불량칩과의비교가쉬워진다. 즉, 기존의 K-S Plot 을반도체불량의공정원인분석에용이하도록변형및개선한것이다. 마지막으로 K-S Plot 의가독성을높이기위해 X 축과 Y 축을바꾸었다. (2) 수정된 K-S 통계량제안기존의 K-S 통계량 ( ) 또한불량결점수데이터에적용한결과하나의모순을보였다. 동일한통계량값을가지지만그동일한통계량을가지는영역이불량결점수가높은구간일때와아닐때에대한것이다. 일반적으로패키지테스트의불량칩은웨이퍼불량결점수가높았던칩에서발생하기때문에동일한 K-S통계량을가지더라도불량결점수가높은구간에서발생한 X변수가불량원인인자로써더적합하다. <Figure 9> 은실제불량결점수데이터에서동일한 K-S 통계량을가진두개 X변수에대한예이며동일한통계량 D를가지더라도변수 (X 1 ) 이변수 (X 6 ) 보다 D통계량이구해진불량결점수의구간이높기때문에불량원인으로타당하다. 이러한문제를해결하기위해새로운통계량식 (4) 를제시한다. Figure 9. Inconsistency of Existing K-S Statistic (4) 기존통계량식 (3) 에서 는패키지테스트에서 Fail 된 m개칩에대한웨이퍼불량결점수의누적분포함수를의미하며 는패키지테스트에서 Pass한 n개칩에대한웨이퍼불량결점수의누적분포함수를의미한다. 새롭게제안된 K-S 통계량식 (4) 에서 는패키지테스트에서불량이된칩의개별누적분포값이고 을제곱한후평균을구한것은단순히 의평균을취하는것보다자기자신만큼의가중치를곱한후평균을취하는것이앞에서언급한동일한통계량에서의모순을해결하는데유리하기때문이다. 즉패키지테스트의불량칩이웨이퍼불량결점수가높은구간에서존재하는경우에낮은구간에서불량칩이존재할때보다높은가중치를얻어그통계량이증가하게된다. 는양품칩에대한항이고 K-S Plot의변환에서항상대각선으로나타나기때문에 항은대각선을제곱했 을때 ( ) 의면적인 으로상수처리를하였 다. 그리고통계량값이 0 보다작은경우는불량결점수가적을수록패키지테스트에서불량칩이된다는역설적인말이되므로그값을 0 으로처리하기위해 0 과통계량값의최대 (Max) 를취하였다. Figure 8. Conversion of K-S Plot
K-S 검정 (Kolmogorov-Smirnov Test) 을응용한반도체제조시스템에서의불량원인분석방법론 115 새로운통계량과기존의통계량의상관그래프를그려보면아래 <Figure 10> 과같다. 새로운통계량은기존의단점을보완하면서도기존통계량과 R 2 가 0.9 로그상관성이매우높아기존의통계량을대신하기에무리가없어보인다. Figure 10. Correlation between Original and Modified K-S Statistic (3) 새로운통계량에대한 K-S 가설검정새롭게제안된통계량에서 0 이하의값을 0 으로대체하지않았을때의통계량 456 개에대한분포는 <Figure 11> 과같다. 도수분포도와 Q-Q Plot(Quantile-Quantile Plot) 을통해새로운통계량이정규분포를가진다는것을확인할수있다. 해당정규분포는 N(0, 0.7) 을따르기때문에이에따른유의수준 α 의기각역을구해보면 <Table 3> 과같다. 4. 실험결과 4.1 K-S Plot 결과 <Figure 12> 는기존의 K-S Plot 을불량원인분석에용이하도록변형한결과이다. 기존 K-S Plot 에서는 X 변수하나에대한패키지불량칩과양품칩의 K-S Plot 이생성되는데제안된 K-S Plot 에서는양품칩의경우중요한정보가아니고항상대각선으로나타나므로양품칩의정보는삭제하고불량칩에대한 76 개 X 변수의 K-S Plot 을하나의 K-S Plot 으로합쳐표현하였다. 이는본논문의제 3.2.1 절내용과같은변환이있었기때문에가능하다. <Figure 12> 의결과를보면패키지불량을야기시킨 X 변수는총 76 개중 3 개 (X 6, X 14, X 15 ) 임을쉽게파악할수있다. 3 개변수만이다른변수들과달리유난히대각선에서멀리떨어져있기때문이다. 그리고각 X 변수에대한패키지불량칩의웨이퍼불량결점수의분포를확인할수있다. 예를들어변수 (X 6) 에서패키지불량의 60% 가웨이퍼불량결점수상위 10% 안에분포하고있는것을확인할수있다. 반도체산업에서는불량에대한제어가중요한데제어측면에서해석을해보면변수 (X 6) 의웨이퍼불량결점수상위 10% 를제어한다면패키지불량을대략 60% 감소시킬수있다는말이다. Figure 12. Combine of Modified K-S Plot Figure 11. The Normality of Proposed K-S Statistic 양품칩집단과불량칩집단의누적분포함수가서로동일한가를검정하기위해식 (5) 와같은가설을설정한다. : (5) : 유의수준 α 에서 이면 를기각한다 Table 3. Critical Region According to Significance Level α significance level 0.1 0.05 0.01 0.005 0.001 (α) Critical region 0.09 0.11 0.16 0.18 0.22 <Figure 13> 은패키지테스트의 6 가지불량에대한 K-S Plot 을전부그려본것으로패키지테스트에서발생하는여러종류의불량에대한원인인자분석을한눈에쉽게파악할수있다. 불량 A, 불량 B, 불량 C 는이를유발하는 X 변수가없는것이고불량 D, 불량 E, 불량 F 는이를유발하는 X 변수가있는것이다. 즉불량 A, 불량 B, 불량 C 는완전히새로운 X 변수에대한개발이필요한것이고, 불량 D, 불량 E, 불량 F 는이를유발하는 X 변수가존재하므로해당 X 변수를잘컨트롤하면패키지테스트의불량을줄일수있다. 4.2 성능비교척도 성능평가척도로는민감도 (Sensitivity) 와특이도 (Specificity) 가모두반영이되있는 AUROC (Area Under ROC Curve) 를사용
116 옥명훈 백준걸 하였다. 민감도와특이도의정의는아래식 (6), 식 (7) 과같으며민감도는실제총불량대비모델에서불량으로예측한비율을의미하고특이도는실제총정상대비모델에서정상으로예측한비율을나타낸다. Sensitivity Specificity (6) (7) - TP(True Positive) : 불량을불량으로예측 - FN(False Negative) : 불량을정상으로예측 - TN(True Negative) : 정상을정상으로예측 - FP(False Positive) : 정상을불량으로예측 Figure 14. ROC Curve 본연구에서다루어지고있는 K-S 검정의성능비교를위해대표적인비모수검정인윌콕슨 (Wilcoxon) 검정과리샘플링 (Resampling) 기반 T-test 와의성능을비교하였다. 성능평가알고리즘으로는일반적으로비모수알고리즘중그성능이우수한랜덤포레스트를사용하였고결과의신뢰도를높이기위하여 10-fold Cross Validation 을하였다. 만약불량에대한원인인자를잘찾아내는검정방법일수록그찾아진원인인자를통한예측력이우수할것이며반대로불량에대한원인인자를잘찾아내지못하는검정방법은그예측력이떨어질것이다. 즉각검정방법들의통계량과예측력을대변하는 AUROC 값의상관성을통해검정방법들의성능비교가가능하다. 4.3 성능비교결과 AUROC 값과의상관성을통해각검정방법들의성능을비교해본결과는 <Table 5>, <Figure 15> 와같다. Table 5. Comparison of the Performance of four Nonparametric Tests Non-parametric Test Method R 2 value Wilcoxon Test 0.48 Resampling t-test(1,000 times) 0.05 Existing K-S Test 0.57 Modified K-S Test 0.60 Figure 13. Experimental Results of K-S Plot ROC Curve 는 <Figure 14> 와같이 X 축을 1- 특이도 Y 축을민감도로나타내어지는그래프로해당 Curve 아래의면적을 AUROC 라고한다. AUROC 는 0 에서 1 사이의값을가지며분류성능이이상적일경우 1, 무작위한분류성능을가질경우 0.5 의값을갖는다. 즉 AUROC 의값이 1 에가까울수록좋은분류성능을가진다. 본연구의실험데이터에서 K-S 검정의성능이가장우수함을알수있었다. 즉 K-S 검정의통계량이불량에대한원인인자를선정하는데가장적합한통계량이며그선택된인자를통한예측력또한가장우수한것을알수있었다. 리샘플링 T 검정의성능이크게떨어지는이유는이상치가많은웨이퍼불량결점수데이터상평균을대표값으로사용하면안되지만해당검정에서양품칩과불량칩의평균을비교하게되기때문에그과정에서정확도가떨어진것으로보인다.
Root Cause Analysis Methods in Semiconductor Manufacturing System Using Modified K-S(Kolmogorov-Smirnov) Test 117 제안된 K-S 검정이기존 K-S 검정보다 R 2 가 0.03 개선됨을확인했다. 하지만그개선폭이크지않은이유는첫째, 본연구제 3.2 절의 (2) 에서언급했듯이제안된통계량과기존통계량은그상관성이매우높아서로크게다르지않기때문이고둘째, 기존통계량의모순케이스가많지않았기때문이다. 하지만기존 K-S 통계량은제 3.2 절의 (2) 에서언급한모순에의해반도체실무분석시개념상공격을받을수밖에없는통계량이다. 그러므로그성능이동일하거나조금이라도개선이되었다면제안된통계량을사용하는것이바람직해보인다. 5. 결론 반도체제조시스템에서불량에대한공정원인을파악하는것은수율과품질향상을위한가장기본이면서도중요한항목이다. 특히웨이퍼불량결점수데이터는수율과품질에직결되는반도체데이터로각종불량원인분석에많이활용된다. 하지만그비모수적특성과극심한이상치에의해분석이쉽지않다. 하지만반도체현장에서는분석이빠르고쉽고정확하며그해석이쉬운통계방법론을원한다. 본연구는이에초점을맞추어반도체현장에서원하는방법론을찾는실험을진행하였다. 그결과비모수적검정인 K-S Test 가불량결점수데이터에서매우좋은성능을보인다는것을알수있었다. 첫째, K-S Plot 을통해여러원인인자에대한정보를한눈에직관적으로파악할수있었고쉬운해석이가능하였다. 둘째, 다른비모수검정대비가장뛰어난정확도를보였다. 셋째, 연산속도또한가장우수했다. K-S 검정방법론은본연구에서진행된실험이외에도 FAB 공정원인분석과같은더넓은분야에도충분히적용이가능해보인다. 추후과제로본연구의방법론을여러공정에활용을해보고, 반도체제조시스템에서의정석적인불량원인분석방법론으로확장을해보고싶다. 참고문헌 Figure 15. Comparison of Four Correlation Graph in Terms of Nonparametric Test Statistic versus AUROC Value 4.4 연산속도비교결과 실험은인텔코어 i3-2120 CPU 3.30GHz, 8GB RAM, 64 비트운영체제의컴퓨터에서 R 로프로그래밍하여진행하였다. 연산속도결과는 <Table 6> 과같으며 K-S 검정이연산속도면에서우수했다. 특히제안된 K-S 검정은기존 K-S 검정보다연산방식이간단하기때문에시간이 1/4 로단축되었다. Table 6. Comparison of Computing Time Non-parametric Test Method Computing time(hour) Wilcoxon Test 2.07h Resampling t-test (1,000 times) 6.37h Existing K-S Test 1.01h Modified K-S Test 0.25h Baek, D.-H. and Nam, J.-G. (2002), Semiconductor yield improvement system using the data mining, IE interfaces, 2002 single issue, 293-300. Hsu, S. C. and Chien, C. F. (2007), Hybrid data mining approach for pattern extraction from wafer bin map to improve yield in semiconductor manufacturing, International Journal of Production Economics, 107(1), 88-103. Kang, P., Kim, D., Lee, S.-K., Doh, S., and Cho, S. (2012), Estimating the Reliability of Virtual Metrology Predictions in Semiconductor Manufacturing : A Novelty Detection-based Approach, Journal of the Korean Institute of Industrial Engineers, 38(1), 46-56 Kim, K. and Baek, J. (2014), A prediction of chip quality using OPTICS(Ordering Points to Identify the Clustering Structure)-based feature extraction at the cell level, Journal of the Korean Institute of Industrial Engineers, 40(2), 151-160. Lilliefors, H. W. (1967), On the Kolmogorov-Smirnov Test for normality with mean and variance unknown, Journal of the American Statistical Association, 62, 399-402. Massey F. J. (1951), The Kolmogorov-Smirnov test for goodness of fit, Journal of the American Statistical Association, 46, 68-78. Moon, B. K. and Lee, D. H. (2017), Semiconductor exports myths and export competitiveness international comparison, Institute for International Trade, TRADE FOCUS, 36, 1-9. Nam, W. S. and Kim, S. B. (2015), A Prediction of Wafer Yield Using Product Fabrication Virtual Metrology Process Parameters in Semiconductor Manufacturing, Journal of the Korean Institute of Industrial Engineers, 41(6), 572-578.
118 Myung Hoon Oak Jun Geol Baek Park, J. S. and Kim, S. B. (2015), Predicting Package Chip Quality Through FailBit Count Data from the Probe Test, Journal of the Korean Institute of Industrial Engineers, 41(4), 408-413. Song, M. S. and Park, C. S., and Kim, H. K. (2015), Non-parametric Statistics, freeaca, 160. Suh, J. H. and Lee, C. G. (2002), Redundancy analysis simulation for EDS process, Journal of the Korea society for simulation, 11(3), 49-58. Uzsoy, R., Lee, C. Y., and Martin-Vega, L. A. (1992), A review of production planning and scheduling models in the semiconductor industry part I : system characteristics, performance evaluation and production planning, IIE transactions, 24(4), 47-60.