http://www.pcbkorea.com/ 일본동향 -EMI 대책의 PCB 설계 인터넥스가 PCB 설계 (Artwork) 을일본에수출하면서그간습득하였던기술의일부를소개 하고자한다. 좋은전자제품을만들기위하여일본인은어떻게 PCB 를설계하고있고, 어째 서그렇게하는지를이해하는데에다소나마도움이되었으면한다. 설계를일본에수출해오면서 PCB 설계가전자제품의품질에어떤영향을미칠수있는가에대하여많은것을생각하게되었다. 여기서소개하는내용을부분적으로살펴보면, 국내의 PCB 설계작업자들에게전혀생소한기술들이아닌것만은틀림없다. 그러나주어진규칙을얼마나잘지키느냐, 혹은지키려고노력하느냐의자세에는분명히차이가있다고생각된다. 좋은설계를위하여만들어놓은규칙을완벽히이행한다는것은그리쉽지가않다. 국내의 Artwork 설계습성에젖어있던당사로서도커다란어려움이있어왔다. 그러나지금돌이켜보면 PCB 설계를왜 Art + Work이라고칭하였고그속에내재된 Art의속성을한층더이해하는데도움이되었다고생각한다. 여기서설명될규칙들은그들의설계에서 " 가능한경우적용한다 " 는기준이아니고, " 어떤경우에라도반드시적용한다 " 는규칙이다. 실제이런규칙을수행해나가고있는설계작업을뒤에서관찰해보면 PCB를그리는것인지정물화를그리고있는지착각할때가있다. 그만큼최초의회로특성에서최종의부품실장까지고려하면서갖가지설계요구사항이펼쳐지고, 물론그요구사항은대단히단호하다. 오늘날많은전자제품속에서 "EMI 대책 " 이본격화되어가고있고, PCB 제조뿐만이아니라설계에서도 EMI를고려한설계가절실히요구되고있다. 그러나아직까지 PCB 설계에서는뚜렷한기준이나산술식에의한대책이마련되어있지는않고, 경험에의해서이러이러한규칙을적용할경우 EMI의문제를줄일수있었다는경험론적인설계기술이받아들여지고있다. 당사에서는소위고급설계에대한규칙을크게 5개부분으로나누고있다. 첫째 PCB 제조대책설계 ( 제조 ), 둘째 PCB 제조대책설계 (Tool 제작의품질및납기 ), 셋째 Debugging용 Documents, 넷째 EMI 대책설계, 다섯째 Assembly 대책설계등이다. 각부분별로적게는 5 ~ 6개사항에서많게는 15개사항까지의매우엄선된규칙을포함하고있다. 물론국내의모든설계에이규칙들을모두적용할수는없고, 충분한효과를필요로하며또한가치가인정되는설계에한하여제한적용하고있는데, 이경우고객으로부터많은호평을받고있다. 그러나한편으로는설계의단순배선이후, 이런규칙을적용하는데에있어서상당히많은
시간이소요되고있기때문에, 고객으로부터의평가가단순히부품 Pin 수의계산에그칠 경우, 위에언급된고급기술을적용하기란쉽지가않다. 여기서는 EMI 대책설계에관한 11 가지의규칙을설명하고자한다. EMI 일반전자기기의 EMC(Electromagnetic Compatibility : 전자환경적합성 ) 는 EMI(Electromagnetic Interference) 와 EMS(Electrmagnetic Susceptibility) 로나눌수있다. EMI는 Emission이라고도불리우며, 전자기기로부터발생되는 Noise가다른부품에방해를주는문제를다루며, EMS는 Immunity라고도불리우며, 그방해에대해서 Noise에대한그전자기기의내력에대한문제를다루고있다. 일반적으로 EMI를좋게하면 EMS도좋다고는하지만, 전자방사특성이좋은전자회로가반드시전자감수특성에대해강하다는일반론은위험하다. PCB의 EMI 문제는회로설계, Device 설계, 부품실장, PCB 설계등통합적이며전체적으로해결해나가는것이반드시필요하다. PCB 그자체를생각해볼때, 공중에방사되는불필요한전자파란도체 Pattern(Line) 이안테나가되어발생시키는것이므로, 이것을억제한다는것은어떻게하던지도체 Pattern이안테나의역할을못하게하고, 안테나에 Energy를공급하지못하게하는데에관건이있다. 또한전원선에유기되는고주파전압은, 전원과 Ground 사이에고주파대의전위차가생겨서발생되기쉽기때문에, 어떻게하던지전원과 Ground Pattern을강화해서안정시키는가가대책의관건이된다. 단순히 PCB 의다층회로만이문제를해결한다는것은의미가없고, 설계의요소요소에다 음의규칙들을적용하면서, PCB 설계에서할수있는대책을소개하고자한다. EMI 대책설계 (E01) : 발진소자 Clock Line 의최단거리배치 (1.5cm 이내 ) (E01) : 통상 OSC, X-tal등으로대표되는발진소자들로부터의 Clock Signal Line의길이는 PCB 상에서짧으면짧을수록좋다. 이규칙을모르는 PCB 설계자는아무도없을테지만, 이런규칙의철저한준수, 더나아가어떠한경우에라도 1.5cm이내라는엄격한제한등이반드시지켜져야한다. 이외에도 Clock 주파수가빠른 Line이반드시존재하기마련이며, 이모든 Line의 " 최소길이 " 라는명제가부품배선시에배선가능성이나편의성보다는우선해서, 부품배치시에적용되어야한다. (E02) : (E01) 의 Clock Line 을최소 0.4mm 굵기로최우선직선배선 (E01) 의대상 Line 을가능한한두껍게최우선직선배선하되그때의최소회로폭은 0.4mm(16mil) 에서 0.6mm(23mil) 이다. 배선밀도가아주높은설계에서는 0.4mm 로해주고,
그밖의설계에서는 0.6mm 로하여준다. Via 의사용을가능한한억제하되, 피치못할경우에 라도 Small Via Hole(0.3mm 이내 ) 은사용치않는다. (E03) : (E02) 의 Clock Line을최소 0.4mm 굵기의 Ground Line으로 Setting (E02) 에서최단거리로최우선배선된중요 Line 들을최소 0.4mm 굵기의 Ground Line으로전체를 Shielding해야한다. Shielding Line은반드시 Grounding되어야한다. 실제로고밀도배선판의설계시에지금까지의 (E01) 에서 (E03) 의규칙을철저히지키다보면, 나머지일반 Line의배선공간은심각할정도의타격을받는다. 실제의설계에서설계작업자는일반 Line의배선공간의확보를위해서최소회로폭 0.4mm의제한을자꾸어기게되는데, 이때에설계감독자의엄격함과냉정함이절대로필요하다. (E02) 와 (E03) 으로인하여결과적으로일반 Line의배선은무척어려워지게마련이다. 산술식으로지연시간을산출한다는것은불가능하지만, 고밀도기판일수록그영향은막대하다. (E04) : (E03) 의 Shielding Line의최대 1 ~ 2cm마다 Ground Via를사용내층 Ground층과연결 (E03) 의 Shielding Line을 Ground에접속시켜야하는데, 4층이상 Board에서는 Ground Via 를사용하여내층과연결시키고, 양면의경우에는 Shielding Line 전체를 Beta Ground의일부분이되도록설계한다. (E05) : 외층 Signal Layer의 Epoxy 부분을가능한 Beta Ground로보강이규칙은모든배선이끝나고, 그배선의형태가 PCB 제조에맞도록정리가끝난후에, 정성과끈기로이루어지는 Ground 보강의공정이다. Board의모든빈부분을철저하게 Ground Fill을통하여 Beta Ground를설정한다. 작업시주의할점은거의모든빈공간을없앤다는것이며, Cu가형성되는 Ground 외곽과모든꼭지점이절대로 90도를이루면안되고, 철저히 45도를이루도록하는데, 이것은 PCB 제조측면에서각별히요구되는사항이다. CAD System의특성으로서는 Area Fill의영역이임의의 Polygon으로설정가능하여야하며, 기존 Polygon의 Editing, 부분첨가, 부분삭제등이자유로와야하며, Polygon Fill내의부품 Hole, Via Hole과의연결부위에 Thermal Relief의형성및 Clearance의형성이선택가능하여야한다. 이작업은보통밀도의기판의경우, 크기를약 200mm X 250mm 정도로가정할때, 빠른 H/W를사용하더라도작업시간이 Signal Layer당 10시간이상이소요된다. 이공정에관련된사항 (E05, E06, E07) 이국내의 PCB 설계가가장취약한부분이며, 설계를외주한고객으로서도중요성을소홀히하기쉬운부분이다. (E06) : Beta Ground 내의각꼭지점에반드시 Ground Via 삽입
Beta Ground 내의예각을이루는각꼭지점에모이는전하를없애려는것이므로이유는간 단하다. (E05) 의작업후모든 Polygon 의꼭지점마다 Gound Via 를삽입한다. 작업의기준 은앞의예와마찬가지로철저히모든꼭지점에적용한다. (E07) : Beta Ground 내에가능한많은 Ground Via를삽입외층 Signal에형성된 Beta Ground의전위차를없애야하므로, 1cm미만간격으로많은 Ground Via를삽입한다. (E05) 에서 (E07) 의작업은끈기와정성없이는불가능하다. 좋은전자제품을만든다은기본적인의식고취가설계작업자에게선행되어야한다. (E08) : 배선시 45도배선규칙엄수배선시에 1GHz이하의주파수대의경우 45도나 90도나차이가없다는보고는있지만, 45도배선의경우선의길이가통계적으로 90도보다약 5% 정도짧다는보고가있다. 따라서이 45도배선규칙은철저히지켜져야하며, 이요구사항은 PCB 제조측면에서도각별히요구되는사항이다. (E09) : 2mm 이상의 Power/Ground 선에대해서는반드시 Multiple Via 사용특별히굵은 Line의배선시에 Via를통하여배선면을바꾸려할때한개의 Via로서는흐르는전류량을감당하기어려우므로가능한두개이상의 Via를사용하여대처한다. 다른방법으로는보통 Via보다도훨씬큰 Via를사용할수도있다. (E10) : OSC, X-tal 밑에는오직 Ground만허용되며 Via나 Line은절대금지통상 OSC등부품의밑에는 Ground Pattern을설정하고 Solder Mask를벗겨내기때문에당연하지만, 부품밑에 Ground Pattern 설정은물론 Ground 내에 Via를사용하거나 Line이지나가서는절대로안된다. 이규칙은국내의설계에서도대개는지켜지고있다. (E11) : 특수 : SMC Chip 부품사이의배선은최대한개만허용하며정중앙을지나도록한다. 특별히까다로운경우에만적용되지만, SMC Chip사이의배선제한에관한규칙이다. Chip 부품의특성상통상하나는 +, 나머지는 -로부하가걸리기때문에그사이의 Line의부하를 0으로만들기위한규칙이다. 규칙은간단하나이제한으로말미암아야기되는배선의난이성은무척심각하다. 고밀도기판의경우부품면에는대개의 QFP, SOP, DIP 부품이배치되고, Sodler면에는 Flow Soldering으로해결되는 SMC Chip 부품이자리를차지하게된다. SMC Chip 부품 Land 사이로한개의 Line만허용하면서배선을마치기란고밀도기판의경우대단한노력과시간을요하게된다. 대략이상과같은규칙들이당사에서시행하고있는고급설계기술중 EMI 관련사항들이
다. [ 그림1] 은단순배선이끝난후의부품면의예이다. 이기판은 4층기판으로서 8mil Line Width, 8mil Clearance, 0.6mm Via를사용했고 QFP, SOP, DIP은부품면에, SMC Chip 은 Solder면에배치하고있다. 배선의난이도는대개의 NoteBook PC보다약간어려운정도이다. [ 그림2] 와 [ 그림3] 은앞에서서술한규칙 (E11 포함 ) 을모두적용한후의부품면과 Solder면의예이다.
기타여기에덧붙여또하나의규칙을소개하여보면 PCB 제조대책설계규칙중 9번째 (M09) 인데내용으로서는 Silk Screen Data가부품 Hole, Via Hole, SMC Land 위에절대로겹치지않게하는규칙이다. 겹치게되면우선식자를알아볼수없게되고, 부품 Hole 속으로 Ink가흘러들어가부품실장시에장해가되기때문에마련된규칙이다. 이유가간단하
기때문에쉽게이루어질것같으나, 국내설계의경우이규칙을철저히지키는설계는거의없다. 그러나일본설계의경우단 0.5mm라도겹치게되면검도과정에서 Check되어반송된다. 거의무조건적으로지켜야만하는규칙인데 Silk Screen이있는해당층당거의 4 시간이상의작업시간을요한다.[ 그림4] 와 [ 그림5] 는같은 Model의양면 Silk Screen Data 를 Solder Mask Data와겹치게하여그린그림이다.
자세히관찰하여보면 (M09) 의규칙을철저히지키고있다. 실제로는 Silk 의공간을확보하 기매우어렵기때문에화살표등으로실부품등을가리키고있는경우가많다. 소요시간 : PCB 설계란아무리좋은 CAD System 이있다하더라도세세한규칙의적용
은작업자가일일히해주어야한다. 단지그세세한일을하는데 System 특성상모자라는 기능은없어야하며, 또있더라도얼마나빠르고간단하게그일을할수있는가가중요하다 고생각된다. 여기에서소개한규칙들은대부분 CAD System에서자동으로하기에는현재의 CAD System의기능이너무도부족하다는것을부인할수없다. 즉모든것을사람이해주어야하는데, 그림의 Model인경우소위단순배선의연결이끝난후, EWS급의 CAD S/W와 CISC 21Mips급의 H/W에서약 4년의경력을가진작업자의경우 배선의정리 : EMI 대책설계적용 : (M09) 적용 : 약 6 시간 약 25 시간 약 8 시간 의시간을소요했다. 즉약 40시간정도의노력을단순배선이후에기울여야좋은설계가나온다는뜻이된다. 그러나유감스럽게도국내의설계여건상이런규칙들을적용하기가매우어렵다. 전자제품에대한총체적인품질평가보다는각공정별단순품질평가및단기적이며획일적인원가절감에만급급하기때문에, PCB 설계라는조그만분야에서조차충분한노력의필요성이무시되고좋은설계가나오는데에커다란장해가되고있다. 결론 (E01) 에서 (E11) 까지의규칙은 PCB 설계시주의해야할많은규칙중의일부에해당된다. 이는소위설계선진국이라는일본에서그간경험으로쌓여진 EMI 대책설계의일부분이다. 이런것들이철저히지켜지게되면 PCB의품질향상, 납기단축, 궁극적인전자제품의품질향상등이로운점이매우많다. 앞으로는 PCB 설계가단순배선이라는이제까지의인식은배제되어야만한다. 좋은 CAD System도많이보급되었고, 습득된기술로좋은설계와나쁜설계를구분할수도있게되었다. Set Maker, PCB 설계회사, PCB 제조회사, 부품 Assembly 회사등의일련된협조와이해가결국국내전자제품의품질향상으로이어질수있다는확신을가지며이글을맺고자한다.