Digital Logic Circuits CHAPTER 03 논리게이트 CONTENTS 3.1 기본논리게이트 3.2 NAND 게이트와 NOR 게이트 3.3 Exclusive-OR 게이트 3.4 논리게이트의구현 3.5 논리게이트 IC 칩을이용한회로구현

Transcription

1 Digital Logic Circuits CHAPTER 3 논리게이트 CONTENTS 3. 기본논리게이트 3.2 NAND 게이트와 NOR 게이트 3.3 Exclusive-OR 게이트 3.4 논리게이트의구현 3.5 논리게이트 IC 칩을이용한회로구현

2 CHAPTER 3 논리게이트 디지털시스템은트랜지스터 (transistor) 를이용하여구현되는논리게이트들에의해구성된다. 이장에서는제장에서설명한기본논리연산들및변형된몇가지연산들을수행하는논리게이트들의동작특성과응용사례에대하여설명하고자한다. 그리고논리게이트들의내부회로를구현하기위한각종트랜지스터회로의구성도와동작원리를분석해본다. 3. 기본논리게이트 디지털회로의설계에서사용되는가장기본적인논리게이트들은.5절에서소개하였던 AND 게이트, OR 게이트및 NOT 게이트이다. 그들의동작특성을보여주는진리표는이미설명하였으므로, 여기서는그게이트들의기호들만다시살펴보면그림 3-과같다. (a) AND 게이트 (b) OR 게이트 (c) NOT 게이트 그림 3- 기본적인논리게이트들 4

3 CHAPTER 3 논리게이트 3.. AND 게이트 AND 게이트는두개혹은그이상의입력들에대하여 AND 연산을수행하고, 그결과 값을출력으로발생하는전자회로이다. 그림 3-2는입력단자 A와 B로그림에서와같은파형 (waveform) 을가진입력신호들이각각들어올때, AND 게이트가어떤파형의출력신호를발생하는지를보여주고있다. 여기서파형이란 과 에해당하는전기적신호 ( 예 : V와 5V) 가시간에따라연속적으로바뀌는모습을그림으로표현한것을말한다. 그림 3-2를보면 AND 게이트는두입력신호들이게이트의각입력단자로들어와서통과하는동안에두신호가모두 에해당하는전압을가지는경우에만출력신호가 이되고, 어느입력으로든 에해당하는신호가들어오는순간에는출력신호가 으로떨어지는것을확인할수있다. 그림 3-2 입력파형들에대한 AND 게이트의출력파형 그림 3-2의좌측과같은파형들이각각입력단자 A와 B로들어오는시간흐름동안에 t 부터 t 사이에는입력신호들이모두 이므로, 출력신호 F 는 이된다. t ~ t 2 에서는 A=, B=이므로출력신호 F=이다. 그러나 t 2 ~ t 3 에서는 A와 B가모두 이므로출력신호 F=이된다. 그이후의시간흐름에서는 t 6 ~ t 7 에서 A와 B가모두 이므로 F=이되고, 그외에는적어도어느한입력이 이므로 F로는 이출력된다. 5

4 디지털논리회로 예제 3- 극장에관객이입장할때마다센서 (sensor) 가작동하여펄스 (pulse) 신호를한개씩발생시키는장치가설치되어있다. 영화가시작되기직전 분동안입장하는관객수만카운트하여디스플레이해주는회로를구성하라. 풀이그림 3-3에서보는것과같이, 관객이입장할때마다생성되는펄스신호들을 2-입력 AND 게이트의한입력단으로연결하고, 입장객수를카운트할시간구간 ( 영화시작전 분 ) 동안만 상태를유지하는카운트신호를 AND 게이트의다른입력으로인가해준다. 그러면카운트신호가 인동안에들어오는펄스들만 AND 게이트를통과하게되며, 그출력을카운터 (counter) 로입력시켜계수한다음에디스플레이하면된다. ( 카운터와디스플레이회로에대해서는제8장과제9장에서자세히설명된다.) 게이트 디스플레이 카운트신호 카운터 분전영화시작 그림 3-3 선택구간동안의신호들만카운트하는회로 AND 게이트의동작은세개혹은그이상의입력신호들에대해서도동일하게수행된다. 예를들어, 3-입력 AND 게이트의경우에는입력신호 A,B,C 가모두 일때만출력 F=이되며, 그들중의어느하나라도 이라면 F=이된다. 이게이트에대한기호와진리표는그림 3-4와같은데, 입력신호가세개이기때문에입력조합의수는 2 3 =8개가된다. 6

5 CHAPTER 3 논리게이트 A B C F (a) 기호 (b) 진리표 그림 입력 AND 게이트의기호와진리표 예제 3-2 자동차운전자가엔진을켠후 5초이내에안전벨트를착용하지않으면경고음 (alarm) 이울리는회로를구성하라. 단, 경고음이울린후에라도안전벨트를착용하면즉시경고음이꺼지도록한다. 풀이엔진스위치가켜지면 을발생하는신호를 3-입력 AND 게이트의첫번째입력으로연결하고, 그신호를지연회로 (delay circuit) 로입력시켜 초후에 로세트되도록한다음에 AND 게이트의두번째입력으로들어가게한다. 그리고안전벨트를착용하지않으면 을출력하고, 착용한즉시 이되는신호를세번째입력으로연결하여그림 3-5(a) 와같이회로를구성하면된다. 그림 3-5(b) 는엔진을켠다음 5초후에안전벨트를착용한경우에대한입출력파형들을보여주고있다. 결과적으로, 경고음은 초동안울리다가꺼진다는것을알수있다. 엔진스위치 (E) ON(), OFF() 지연회로 D(5 초지연 ) A 안전벨트 (S) 미착용 (), 착용 () (a) 3- 입력 AND 게이트를이용한회로구성도 경고음스피커 7

6 디지털논리회로 초 5 초 초 5 초 t 엔진점화 (E) 지연된신호 (D) 안전벨트 (S) 경고음신호 (A) 경고음발생 (b) 입출력파형 그림 3-5 안전벨트경고음발생회로 3..2 OR 게이트 OR 게이트는두개혹은그이상의입력값들에대하여 OR 연산을수행하고, 그결과값 을출력으로발생하는전자회로이다. 그림 3-6은입력 A와 B로그림에서와같은파형을가지는입력신호들이각각들어올때, 2-입력 OR 게이트가어떤출력파형을발생하는지를보여주고있다. 두입력신호들이게이트로들어오는시간흐름동안에두신호의레벨이모두 일때는출력신호가 이된다는것을알수있다. 그러나두입력신호들중의어느하나라도 이들어온다면, 출력신호는 이된다. 그림 3-6 입력파형들에대한 OR 게이트의출력파형 OR 연산도세개혹은그이상의입력들에대하여다중-입력 OR 게이트에의해동일하게수행될수있다. 그림 3-7은세개의입력단자들을가진 OR 게이트가입력파형들에 8

7 CHAPTER 3 논리게이트 대하여어떤출력파형을발생하는지를보여주고있다. 이경우에도세입력값들이모두 일때만출력 F= 이되며, 어느한입력으로든 이들어온다면 F= 이된다는것을확인 할수있다. 그림 입력 OR 게이트의입출력파형 예제 3-3 어떤주택에침입탐지시스템을설치하려고한다. 현관문과두개의창문에침입탐지센서가각각한개씩설치되어있으며, 그들중의어느한곳에서라도침입자가있어센서출력이 이된다면경고음이울리도록시스템을구성하라. 풀이그림 3-8과같이세개의센서들의출력을각각 3-입력 OR 게이트로입력시키고, 그출력을이용하여경고음발생장치를구동시키면된다. 센서 창문 A 센서 창문 B 현관문 센서 경고음발생장치 그림 3-8 주택침입방지시스템을위한 OR 회로 9

8 디지털논리회로 3..3 NOT 게이트인버터 (inverter) 라고도불리는 NOT 게이트는입력으로하나의신호만받으며, 그입력 신호를반전시켜출력을발생하므로, 출력신호 F는그림 3-9와같이발생한다. 즉, 입력신호 A가 일때는 F로 이출력되며, A=일때는 F=이된다. 그림 3-9 입력파형에대한 NOT 게이트의출력파형 예제 3-4 부호비트를가진 2진수에대하여 의보수 를취함으로써반대부호의수로바꾸어주는보수기 (complementer) 의내부회로를구성하라. 풀이어떤 2진수에대하여 의보수를취하기위해서는모든비트들을 은 로, 은 으로반전시켜야한다. 만약데이터의길이가 8비트라면, 보수기는그림 3-과같이 8개의인버터들을이용하여구성할수있다. 그림에는한예로서양수인 을 의보수로표현된음수로변환한결과가표시되어있다. 그림 3- 인버터를이용한 8- 비트보수기의구성도

9 CHAPTER 3 논리게이트 3.2 NAND 게이트와 NOR 게이트 디지털시스템에서는지금까지살펴본기본게이트들의변형인 NAND 게이트와 NOR 게이트도널리사용되고있다. 이게이트들은내부전자회로를비교하면오히려기본게이트들보다더간단하지만, 기능적으로는 AND 게이트와인버터혹은 OR 게이트와인버터를결합한것으로볼수있다. 이절에서는 NAND 게이트와 NOR 게이트의동작특성에대하여살펴보기로한다 NAND 게이트 NAND 게이트는 AND 게이트와반대되는출력신호를발생하는전자회로이다. 그림 3-은 2-입력 NAND 게이트에대한기호와그동작특성을나타내는진리표를보여주고 있다. 즉, 이게이트는입력신호 A와 B 중의어느하나라도 이면출력신호 F=을발생하며, 두입력들이모두 인경우에만 F=이된다. 결과적으로, 이게이트는 AND 게이트의출력단에인버터를연결한것과같은기능을수행한다. A B F (a) 기호 (b) 진리표 그림 3- NAND 게이트의기호와진리표 그림 3-2는그림의좌측과같은파형을가지는신호들이입력 A와 B로각각들어올때 NAND 게이트가어떤파형의출력을발생하는지를보여주고있다. 그림에서보는바와같이, 두입력신호들이게이트로들어오는시간흐름동안에두신호의값들이모두 일때는출력신호가 이된다. 그러나입력신호들중의어느하나라도 인경우에는출력신호가 이된다는것을알수있다.

10 디지털논리회로 그림 3-2 입력파형들에대한 NAND 게이트의출력파형 예제 3-5 프린터에서토너가부족해지거나용지가없는경우에는경고등이켜지게하는회로를구성하라. 풀이토너가충분할때는, 부족하면 을발생하는신호와종이가있는경우에는, 없는경우에는 을발생하는신호를그림 3-3과같이 NAND 게이트의두입력으로각각연결하여회로를구성한다. 그렇게하면둘중의어느한입력이라도 이되는경우에경고음발생신호가 로세트된다. 출력신호 은 +5V를의미하므로, 회로의저항을통하여적절한전류가흐르게되어경고등이켜지게된다. 토너 충분 (), 부족 () R 있음 (), 없음 () 프린터용지 경고등 그림 3-3 프린터소모품부족경고등발생회로 다음절에서자세히설명하겠지만, NAND 게이트는내부전자회로가 AND 게이트보 다더간단하다. 따라서미세한차이지만시간지연도더짧고전력소모도더적기때문 2

11 CHAPTER 3 논리게이트 에, 실제회로구현에서다른게이트와결합하여다양한용도로사용되고있다. 예를들어, 이게이트는그림 3-4(a) 와같이두입력단자들을연결하여하나의입력만받도록회로를구성한다면, 인버터와같은기능을수행할수있다. 또한그림 3-4(b) 와같이 NAND 게이트의출력에 (a) 의회로를직렬로연결한다면, AND 연산을수행할수도있다. 이와같이 NAND 게이트는다른논리연산기능을수행하는게이트로재구성하는것이용이하기때문에만능게이트 (universal gate) 라고도불린다. (a) 인버터로의변환 (b) AND 게이트로의변환 그림 3-4 NAND 게이트의재구성 NOR 게이트 NOR 게이트는 OR 게이트와반대되는출력신호를발생하는전자회로이다. 그림 3-5 는 2-입력 NOR 게이트에대한기호와동작특성을나타내는진리표를보여주고있다. 즉, 이게이트는입력신호 A와 B 중의어느하나라도 이면출력신호 F로 을발생하며, 두입력신호들이모두 인경우에만 F=이된다. 결과적으로, 이게이트는 OR 게이트의출력단에인버터를연결한것과같은기능을수행한다. A B F (a) 기호 (b) 진리표 그림 3-5 NOR 게이트의기호와진리표 그림 3-6은그림에서와같은파형을가지는신호들이입력 A와 B로각각들어올때 NOR 게이트가어떤파형의출력을발생하는지를보여주고있다. 두입력신호들이게이트로들어오는시간흐름동안에두신호들의값이모두 일때는출력신호가 이된다. 그러나두입력신호들중의어느하나라도 인경우에는출력신호가 이된다는것을 3

12 디지털논리회로 확인할수있다. 그림 3-6 입력파형들에대한 NOR 게이트의출력파형 예제 3-6 어떤은행에서사용중인금고는근무시간이아닐때는담당직원과보안요원이모두입회한경우에만열수있다. 따라서그조건이만족되지않은상태에서는 금고사용불가 를알리는적색경고등이켜져있도록해주는회로를구성하라. 풀이근무시간중일때, 근무시간외에는 을발생하는신호를그림 3-7과같이 NOR 게이트의한입력으로접속한다. 그리고담당직원이나보안직원이입회한경우에는, 아니면 이되는두개의신호를 AND 게이트로접속하고, 그출력을 NOR 게이트의다른입력으로연결하여회로를구성한다. 그러면근무시간외에는담당직원과보안요원중의어느한사람이라도없는경우에는 AND 게이트의출력이 이되기때문에 NOR 게이트의두입력이모두 이되므로, 회로의최종출력은 로세트되어경고등이켜진상태가된다. 근무시간중 (), 시간외 () 담당직원있음 (), 없음 () R 보안요원있음 (), 없음 () 경고등 그림 3-7 NOR 게이트를이용한은행금고경고등제어회로 4

13 CHAPTER 3 논리게이트 NOR 게이트도기호상으로는 NOR 게이트의출력단에인버터가추가로접속된형태이지만, 내부전자회로는 OR 게이트보다더간단하다. 따라서시간지연도더짧고전력소모도더적기때문에, 실제회로구현에서다양한용도로사용되고있다. 이게이트도그림 3-8(a) 와같이두입력단자들을연결하여하나의입력만받도록회로를구성한다면, 인버터와같은기능을수행할수있다. 또한그림의 (b) 와같이 NOR 게이트의출력에 (a) 의회로를직렬로연결한다면, OR 연산을수행할수있다. 이와같이 NOR 게이트도다른논리연산기능을수행하는게이트로재구성하는것이용이하기때문에, NAND 게이트와마찬가지로만능게이트라고불린다. (a) 인버터로의변환 (b) OR 게이트로의변환 그림 3-8 NOR 게이트의재구성 3.3 Exclusive-OR 게이트 다양한응용들을위한디지털시스템을쉽게구성할수있도록하기위하여, 지금까지설명한기본적인논리게이트들외에도몇가지변형된게이트들이구성되어있다. 그대표적인게이트가 exclusive-or 게이트 ( 익스크루시브-OR 게이트라고읽음 ; 이하 XOR 게이트라함 ) 이다. XOR 연산은몇개의기본게이트들을이용하여구현되기도하지만 ( 제4장에서설명 ), 단일회로로구현할수도있기때문에그림 3-9(a) 와같이하나의기호로표시하고있다. 앞에서설명한게이트들과는달리, 항상두개의입력만가지는 XOR 게이트는두입력의값이같을때는출력으로 을발생하고, 서로다를때는 을발생한다. 즉, 그림 3-9(b) 의진리표에서보는바와같이, 입력 A와 B가모두 이거나 A와 B가모두 인경우에는출력 F=이된다. 그러나 A=, B= 혹은 A=, B=인경우에는 F=이된다. 따라서이게이트는두값이서로같은지혹은다른지를비교하는기능을쉽게구현할수있게해준다. 5

14 디지털논리회로 A B F (a) 기호 (b) 진리표 그림 3-9 XOR 게이트의기호와진리표 그림 3-2은그림에서와같은파형을가지는신호들이입력 A와 B로각각들어올때 XOR 게이트가어떤파형의출력을발생하는지를보여주고있다. 그림의결과에서보는바와같이, 두입력신호들이게이트로들어오는시간흐름동안에모두 이거나모두 일때는출력신호가 이된다. 그러나두입력신호들이서로다른값을가지는경우에는출력신호가 이된다는것을확인할수있다. 그림 3-2 입력파형들에대한 XOR 게이트의출력파형 예제 3-7 제2장에서설명하였던 2진덧셈규칙을다시쓰면아래표와같다. 합 (S) 과올림수 (C) 를생성하는회로를구성하라. A B S C 6

15 CHAPTER 3 논리게이트 풀이합 (S) 은두비트가같으면, 다르면 이된다. 그리고올림수 (C) 는두비트가모두 일때만 이된다. 따라서합은두입력비트들간에 XOR 연산, 올림수는 AND 연산을각각수행하면얻을수있으므로, 아래와같은회로를구성하면된다. A B 합 (S) 올림수 (C) 그림 진수덧셈을위한회로 XOR 게이트의다른응용예로는비교기 (comparator), 오류검출을위한패리티발생기 (parity generator) 및패리티검사기 (parity checker) 등으로매우다양한데, 그회로들의 구성에대해서는제 6 장에서자세하게설명할것이다. 유사한기능을가지는변형된게이트로서그림 3-22과같은 exclusive-nor 게이트 ( 이하 XNOR 게이트라함 ) 가있다. 그림 3-22(a) 에서보는바와같이이게이트의기호는위의 XOR 게이트와유사하지만, 출력단에버블 (bubble: 작은원 ) 이추가되는것이다르다. 버블표시는 XNOR 게이트의출력값이 XOR 게이트의반대가된다는것을의미한다. 즉, 그림 3-22(b) 의진리표에서와같이, 두입력값이같은경우에는출력 F=을발생하고, 서로다른경우 (A=, B= 혹은 A=, B=) 에는 F=을발생한다. A B F (a) 기호 (b) 진리표 그림 3-22 XNOR 게이트의기호와진리표 7

16 디지털논리회로 그림 3-23은좌측과같은파형을가지는신호들이입력 A와 B로각각들어올때 XNOR 게이트가어떤출력파형을발생하는지를보여주고있다. 두입력파형들이게이트로들어오는시간흐름동안에두입력신호들이모두 이거나모두 일때는출력신호가 이된다. 그러나두입력신호들이서로다른값을가지는경우에는출력신호가 이된다는것을확인할수있다. 그림 3-23 입력파형들에대한 XNOR 게이트의출력파형 예제 비트길이의두개의 2진수들 (A = a a, B = b b ) 간에크기를비교하고, 같은경우에는 을출력하는회로를구성하라. 풀이 2진수들이같은크기라는것을판단하는조건은동일한자릿수를가지는비트들의값이서로같아야한다 ( 즉, a =b 및 a =b ). 따라서먼저 XNOR 연산을이용하여두비트씩을비교한다. 만약두 XNOR 연산들의결과가모두 이라면, 2진수 A와 B의크기가같다는것을의미한다. 따라서그림 3-24와같이두개의 XNOR 게이트들을이용하여두비트들을비교한다음에, 그결과들을 AND 게이트로입력시킨다. 그러면두수가동일한경우에는회로의최종결과로 이출력될것이며, 어느한비트라도다르다면, 이출력된다. 8

17 CHAPTER 3 논리게이트 a b F = (A=B) (A ) a b 그림 진수들간의크기를비교하는회로 3.4 논리게이트의구현 지금까지설명한논리게이트들은전자회로소자 (electronic component) 들을이용하여구현된다. 여기서전자회로소자란트랜지스터 (transistor), 다이오드 (diode) 및저항 (resistor) 등을말하며, 그들을적절히결합하여해당논리연산을수행하는게이트회로를반도체칩상에제조하게된다. 그들중에서핵심소자인트랜지스터는반도체회로의제조공정에따라몇가지로분류될수있으며, 각각은전력소모량, 공간및속도측면에서장단점을가지고있다. 논리게이트들은구현에사용되는트랜지스터및부품들의종류에따라아래와같은계열 (family) 로분류된다. RTL(Resistor-Transistor Logic) DTL(Diode-Transistor Logic) TTL(Transistor-Transistor Logic) MOSFET(Metal-Oxide Semiconductor Field-Effect Transistor) CMOS(Complementary Metal-Oxide Semiconductor) 이와같은구현방법들을이용하여게이트회로를설계하는것은전자공학및반도체공학에관한세부적인지식이필요하며, 이책의범위를벗어난다. 따라서이절에서는논리게이트들의동작원리를이해하는데필요한수준에서간략히설명하고자한다. 9

18 디지털논리회로 3.4. RTL 및 DTL 게이트회로 논리게이트들은.4절에서설명한스위치회로로구현될수도있다. 그러나반도체기술이개발된이후에는기계장치인스위치를전자부품인트랜지스터로대체할수있게됨에따라, 게이트회로의속도가높아지고크기도대폭축소되었다. RTL 계열과 DTL 계열은반도체부품이개발된초기의논리연산회로구현에사용된기술로서, 현재는거의사용되지않고있지만회로의구성과동작원리를이해하는데도움이되기때문에먼저살펴보기로한다. RTL 및 DTL 게이트의회로를분석하기위해서는먼저 2극트랜지스터 (bipolar transistor; 이하트랜지스터라고함 ) 의동작원리를이해해야한다. 이트랜지스터는내부구성요소인다이오드회로의극성에따라 NPN 형과 PNP 형으로분류되는데, 반도체재료인실리콘 (silicon) 을이용하면 NPN 트랜지스터가된다. 그림 3-25(a) 는 NPN 트랜지스터의그래픽기호를보여주고있다. 이트랜지스터는세개의단자들을가지고있는데, 이들은각각베이스 (base: B), 콜렉터 (collector: C), 에미터 (emitter: E) 라고부른다. 그림 3-25(b) 는 NPN 트랜지스터의베이스단자와콜렉터단자에각각저항 R B 와 R C 가접속된스위칭회로를보여주고있다. 각저항은내부회로에흐르는전류의크기를조절하기위하여삽입된다. 회로에서보는바와같이콜렉터는 Vcc(+5V) 와접속되어전원공급통로가되며, 에미터는접지 (V) 와연결된다. 트랜지스터의스위칭동작은베이스단자로인가되는입력전압 Vi에의해결정된다. Vi에의해베이스와에미터간의전위차인 V BE 가인가되는데, 그값이일정기준전압 (threshold voltage; 일반적으로.6V) 이상이되면실리콘트랜지스터의특성에따라베이스전류 (I B ) 가급속히증가하게된다. 만약 Vi가논리적 을나타내는 +5V가된다면, 트랜지스터는포화 (saturation) 영역에들어가게되어콜렉터와에미터사이에전류가 I C =Vcc/R C 크기로흐르게된다. 이것은사실상트랜지스터의콜렉터와에미터가서로접속되어전도상태 (conduction state) 가된것을의미하며, 회로에서스위치가닫힌상태에해당한다. 결과적으로, 콜렉터가접지와연결된것과같은상태가되므로출력전압 Vo는 V가된다. 그런데만약 Vi=V, 즉 V BE 가 V 혹은그에근접한값이되면, 트랜지스터는차단상태 (cutoff state) 가되어 I C 는흐르지못한다. 이것은스위치가열려있는상태에해당하며, 이경우에는 Vo=Vcc가된다. 트랜지스터는베이스전류에따라다양한크기의증폭기능을가지지만, 논리연산회 2

19 CHAPTER 3 논리게이트 로에서사용될때는입력전압으로 논리적 을나타내는 V 혹은 논리적 을나타내는 +5V 만인가되기때문에전도 ( 포화 ) 상태혹은차단상태에서만동작하게된다. 콜렉터 (C) V CC (+5V) R C 베이스 (B) R B V O 에미터 (E) V i V BE I C (a) 기호 (b) 스위칭회로 그림 3-25 NPN 트랜지스터및스위칭회로 이제그림 3-25(b) 회로의전체동작을논리적입력에대한연산동작관점에서다시살펴보기로한다. 만약입력전압이 V라면트랜지스터는차단상태가되어출력전압은 +5V가된다. 그리고만약입력전압이 +5V라면트랜지스터는전도상태가되어출력전압은 V가된다. 결과적으로, 이회로는입력전압의레벨을반전시켜주는인버터 (NOT 게이트 ) 로서동작하게되는것이다. 그리고이것은저항 (resistor) 과트랜지스터를이용하여구성되었기때문에 RTL 회로라고부른다. RTL 회로는그림 3-26과같이두개의트랜지스터들 (Q, Q 2 ) 을직렬로접속하고, 각트랜지스터의베이스단자로는서로다른입력신호 A와 B가인가되도록구성할수도있다. 이경우에만약두입력들로 V가인가된다면, 두트랜지스터는모두차단상태가되어 I C 는흐르지못하며, 결과적으로출력 F=Vcc(+5V) 가된다. 그리고입력 A로 5V가인가되고입력 B는 V라면, Q 은전도상태가되지만 Q 2 는차단상태가되어전류가흐르지못하므로, 이경우에도 F=5V가된다. 그러한상태는입력 A로 V, B로 5V가인가되는경우에도같은결과를얻게된다. 2

20 디지털논리회로 그러나만약두입력으로모두 5V가인가되는경우에는 Q 및 Q 2 가모두전도상태가되어 I C 가흐르게되므로, 출력 F=V가된다. 이와같은동작과정은그림 3-26(b) 에정리되어있는데, 이것은 2-입력 NAND 게이트의동작특성을보여주는진리표에해당한다. 즉, 그림 3-26(a) 는 NAND 게이트를 RTL로구현한회로이다. V CC R C A R A Q F A B F V V 5V V 5V 5V B R B I C Q 2 5V 5V V 5V 5V V (a) NAND 게이트회로 (b) 진리표 그림 3-26 NAND 게이트의 RTL 구현및진리표 그리고이회로의출력단에그림 3-25(b) 의인버터회로를연결한다면, AND 게이트회로가된다. 앞에서는논리적으로 AND 게이트의출력에인버터를접속하여 NAND 게이트를구성한다고설명하였지만, 여기서확인할수있는바와같이실제로는 NAND 게이트에인버터를추가하여 AND 게이트를구성하는것이다. 즉, NAND 게이트의내부회로가더간단하며동작시간도더짧다는것을알수있다. 그러한이유때문에 NAND 게이트를기본게이트라고도부르는것이다. 그림 3-26(a) 의회로에세번째트랜지스터를 Q 2 아래에직렬로추가접속한다면, 3-입력 NAND 게이트가된다. 그림 3-27(a) 는두개의트랜지스터들을병렬로접속한 RTL 구현을보여주고있다. 이회로의경우에는입력전압 A와 B가모두 V라면두트랜지스터들이차단상태가되기때문에, 출력 F=Vcc(5V) 가된다. 그러나만약 A와 B 중에서어느하나라도 5V가들어온다면, 해당트랜지스터는전도상태가되어모든전류는그트랜지스터의에미터로흐르게되 22

21 CHAPTER 3 논리게이트 므로, 출력전압은 V가된다. 또한두입력이모두 5V인경우에도같은결과가나타난다. 즉, 그림 3-27(a) 의회로는입력신호 A와 B 중의어느하나라도 5V라면출력이 이되는 2-입력 NOR 게이트를구현한것이며, 그림 3-27(b) 는그회로의동작특성을보여주는진리표이다. 그리고그림 3-27(a) 회로에트랜지스터를한개더병렬로접속한다면, 3-입력 NOR 게이트가된다. 또한앞에서설명한 NAND 게이트의경우와마찬가지로, 회로의출력단에그림 3-25(b) 의인버터회로를접속한다면 OR 게이트회로를구성할수있다. V CC R C A B F R A A Q R B B Q 2 F V V 5V 5V V 5V V 5V 5V V V V (a) NOR 게이트회로 (b) 진리표 그림 3-27 OR 게이트의 RTL 구현및진리표 다이오드 (diode) 와트랜지스터로구성되는 DTL 회로는 RTL 회로와마찬가지로실제게이트구현에사용되지는않지만, 회로동작의이해를돕기위하여간략히살펴보기로한다. 그림 3-28은 DTL 방식으로구성된 2-입력 NAND 게이트회로를보여주고있다. 이회로에서는각입력신호가다이오드와접속되어있다. 다이오드의그래픽기호는그림 3-28(a) 와같으며, 양극에해당하는애노드 (anode) 와음극에해당하는캐소드 (cathode) 간에 +5V의정방향전압이인가된다면전류가흐르게되어스위치를닫은것과같은전도상태가된다. 그러나만약 V 혹은역방향전압이걸린다면, 전류가흐르지못하여스위치가열린것과같은차단상태가된다. 그림 3-28(b) 의회로를보면각입력단은다이오드의캐소드와접속되어, 두입력들중의어느하나라도 V가되면 Vcc(+5V) 와입력단자간에정방향의전위차가발생하여전류가흐르게된다. 따라서트랜지스터 Q 의베이스로인가되는전압은 V가되며, 결과적 23

22 디지털논리회로 으로트랜지스터 Q 은 V BE 가기준전압에미달하게되므로차단상태가된다. 따라서출력전압 F는 논리적 의상태를나타내는 5V가된다. 그러나만약두입력으로동시에 5V가인가된다면, Vcc와다이오드의캐소드간에는전위차가없기때문에전류가흐르지못하게된다. 그러한경우에는 Vcc가 Q 의베이스단자로인가되어 Q 이전도상태가되므로, F=이된다. 즉, 이회로는 2-입력 NAND 게이트의동작을수행하게되는것이다. 트랜지스터의베이스에접속된두개의다이오드들은입력단의잡음 (noise) 신호로인한오동작을방지하기위하여삽입된다. V CC R D R C F 애노드 (A) 캐소드 (C) A Q V AC B R B (a) 다이오드의그래픽기호 (b) NAND 게이트회로 그림 3-28 다이오드의기호및 NAND 게이트의 DTL 구현 그림 3-28(b) 의회로에서입력단에같은방법으로다이오드를한개더추가한다면 3-입력 NAND 게이트를구성할수있다. 그리고이회로의출력단에그림 3-25(b) 의인버터회로를접속하면 AND 게이트회로가된다. 또한회로입력단의다이오드들을모두반대방향으로위치시켜입력신호 A와 B가각각다이오드의애노드와접속되도록하고, Vcc와다이오드사이의연결을제거하여회로를재구성한다면, 이회로는 NOR 게이트가된다. 즉, 입력들중의어느하나라도 5V가된다면, 다이오드를통하여전류가 Q 의베이스로흘러 Q 이전도상태가되므로 F=이되는것이다. 그러나만약 A=B=이라면, Q 2 는차단상태가되어 F=5V가된다. 24

23 CHAPTER 3 논리게이트 TTL 게이트회로 논리게이트회로의안정성을높이기위하여 RTL 및 DTL 회로를개선한것이 TTL 회로이다. TTL 게이트는소규모반도체 IC 칩으로제조되는대표적인디지털부품이며, 약간의회로수정을통하여속도, 전력소모량및가격측면에서다양한유형으로제조되고있다. TTL 게이트는 DTL의입력단다이오드들을트랜지스터로대체한것으로서, 기본적인회로는그림 3-29와같다. 그림 3-29의 2-입력 TTL NAND 게이트회로를보면, 입력신호들이연결되는 NPN 트랜지스터 Q 은입력단자수만큼의에미터들을가지고있다. 그리고 Q 의콜렉터가 Q 2 의베이스로접속되며, Q 2 의콜렉터전압이회로의출력이된다. 만약입력신호들중에서어느하나라도 V가된다면, Vcc(+5V) 와그에미터간에는순방향회로가구성되어전류가흐르게된다. 따라서 Q 2 는 V BE 가기준전압에미달하게되므로차단상태가되어, 출력 F=5V가된다. 그러나만약입력 A와 B로동시에 5V가인가된다면, Q 의베이스와에미터들사이에는전류가흐르지못한다. 그렇게되면 Q 의베이스와콜렉터접합부분이순방향바이어스 (forward-biased) 상태가되어, Vcc가 Q 2 의베이스전압으로인가된다. 그렇게되면 Q 2 는포화상태가되어콜렉터와에미터간에전류가흐르므로, 출력 F=V가되는 NAND 연산이이루어지는것이다. V CC R B R C F A B Q Q 2 그림 입력 TTL NAND 게이트회로 25

24 디지털논리회로 그림 3-29의회로에서입력단트랜지스터인 Q 의에미터들의수를추가하면다중-입력 NAND 게이트를만들수있다. 그리고이회로의경우에도출력단에그림 3-25(b) 와같은인버터회로를접속하면 AND 게이트가된다. 앞에서설명한바와같이 TTL 게이트는널리사용되고있기때문에사용환경및응용에따라적절히선택하여사용할수있도록다양한특징을가진회로들이개발되어있다. < 표 3-> 은 TTL 게이트의유형들과몇가지특성들을보여주고있다. 기본적인트랜지스터들로구성되는회로를표준 TTL 게이트라고부르는데, 이유형의게이트회로들을집적시킨 IC 칩의번호는 74 로시작된다. 예를들어, 네개의 NAND 게이트들이집적되어있는 IC 칩의번호는 74이고, AND 게이트와 OR 게이트칩의번호는각각 748과 7432이다. TTL 게이트는반도체칩에집적시킬때뒤에서설명할다른유형들에비하여면적을많이차지하는편이기때문에주로소규모인 SSI 칩으로제조된다. 일반적으로네개의게이트들이하나의 IC 칩에포함되는경우에전력소모량은 mw이며, 게이트응답시간에해당하는전파지연 (propagation delay) 은 9ns 정도이다. 모바일기기와같이전력소모량을최소화시켜야하는응용을위하여저전력 (low-power) TTL 칩도개발되었는데, 이유형의칩은 mw의전력만소모하는대신에, 전파지연은 33ns로길어져속도가느려지는단점을가지고있다. 그러한칩의번호에는 74L과같이숫자들사이에 L 이추가된다. 반면에, 속도를높인고속형 TTL 칩 (74H) 의경우에는전파지연이 6ns로짧아진대신에, 전력소모량은 22mW로증가한다. 다음단계의개선된유형은쇼트키 (schottky) TTL 게이트이다. 이회로는속도를더높이기위하여포화상태까지도달하지않고도 과 의상태전이를할수있는트랜지스터를사용한다. 그결과로서, < 표 3-> 에서보는바와같이전파지연이 3ns로크게줄어들었다. 그러나그칩의전력소모량은상당한높은편이기때문에, 저전력쇼트키 (low-power schottky) TTL 및고급쇼트키 (advanced schottky) TTL과같은개선된회로들이계속하여개발되었다. 그들중에서도가장탁월한성능을가지는유형은신속 (fast) 함을특징으로하는 F 형칩으로서, 전력소모량과속도가각각 4mW 및 3ns이다. 26

25 CHAPTER 3 논리게이트 < 표 3-> TTL 게이트의유형과특성들 ( 예 : NAND 게이트 ) TTL 유형칩번호표기전력소모량 [mw] 전파지연 [ns] 표준형 74 9 저전력형 74L 33 고속형 74H 22 6 쇼트키형 74S 9 3 저전력쇼트키 74LS 2 9 고급쇼트키 74AS 8.7 신속형 74F MOS 게이트회로 전자 (electron) 와정공 (hole) 에의해전류가흐르는 2극트랜지스터와는달리, 그둘중의하나에의해전류흐름이가능한전계효과트랜지스터 (field-effect transistor: 이하 FET 라고함 ) 를이용하여게이트회로를구현할수도있다. FET는 JFET(junction FET) 와 MOSFET(metal-oxide semiconductor FET) 로구분되는데, JFET는주로선형회로에사용되며, MOSFET가디지털게이트회로의스위칭소자로사용된다. MOSFET는반도체칩상에제조될때차지하는면적이 TTL 회로에비하여 2~3% 정도밖에되지않기때문에고밀도집적이가능하여, VLSI 칩을위해주로사용되고있다. MOSFET로는 NMOS라고부르는 n-채널트랜지스터와 PMOS라고부르는 p-채널트랜지스터가있는데, 동작전압의극성이서로반대이다. 이트랜지스터는드레인 (drain), 소스 (source) 및게이트 (gate) 라는세개의단자들을가지고있으며, 그래픽기호는그림 3-3(a) 와같다. NMOS 트랜지스터는게이트와소스간의전압 V GS 로기준값이상의양전압 (positive voltage) 이인가된다면전도상태가되어, 드레인으로부터소스로전류가흐르게된다. 그러나만약 V GS =V라면, 트랜지스터는차단상태가되어전류가흐르지못한다. 그림 3-3(b) 는하나의 NMOS 트랜지스터를이용한간단한스위칭회로를보여주고있다. 전원 V DD (+5V) 와드레인사이에는전류의크기를조절하기위한부하저항 (load resistor) R D 가접속된다. 만약게이트에인가되는입력전압 Vi가 V라면, 트랜지스터는차단상태가되어출력전압 Vo는 +5V가된다. 그러나만약 Vi=+5V가된다면, 트랜지 27

26 디지털논리회로 스터는전도상태가되어 V DD 와접지사이에전류 I DS 가흐르게되므로출력전압 Vo=V 가된다. 즉, 이회로는입력신호가 논리적 이라면출력은 논리적 이되는인버터회로 가되는것이다. V DD 드레인 (D) R D V o 게이트 (G) V i I DS 소스 (S) (a) 그래픽기호 (b) 인버터회로 그림 3-3 NMOS 트랜지스터의기호와 NMOS 인버터회로 그림 3-3(a) 는두개의 NMOS 트랜지스터들을직렬로접속한회로를보여주고있다. 이회로에서는두개의입력 A와 B 중에서어느하나라도 V가된다면, 그입력을받은트랜지스터는차단상태가되기때문에 V DD 와접지사이에는전류가흐르지못하게되어출력 F=V DD 가된다. 그러나만약 A와 B로동시에 +5V가인가된다면, 두트랜지스터모두전도상태가되기때문에 V DD 와접지사이에전류가흐르게되므로, 출력 F=V가된다. 즉, 이회로는 2-입력 NAND 게이트를 NMOS로구현한결과를보여주고있다. 그림 3-3(b) 는두개의 NMOS 트랜지스터들을병렬로접속하여 NOR 게이트를구현한회로를보여주고있다. 이회로에서는두개의입력 A와 B 중에서어느하나라도 +5V 가인가된다면, 그신호를받는트랜지스터는전도상태가되기때문에 V DD 와접지사이에전류가흐르게되어출력 F는 V가된다. 그러나만약 A=B=V라면, 두트랜지스터는모두차단상태가되어출력 F=+5V가된다. 즉, 이 NMOS 회로는 2-입력 NOR 연산을수행하게되는것이다. 28

27 CHAPTER 3 논리게이트 V DD V DD R D R D F F A A B B (a) NAND 게이트회로 (b) NOR 게이트회로 그림 3-3 NAND 게이트및 NOR 게이트의 NMOS 구현 그런데 NMOS 트랜지스터의드레인과게이트를서로접속하고 V DD 를공통으로인가한다면, 그트랜지스터는항상전도상태로있으며일정저항값을가지는수동적소자가되는데, 이것을 NMOS 저항이라고부른다. 따라서게이트회로에서부하저항 R D 대신에그와같이접속한트랜지스터를사용하는경우가많은데, 그이유는반도체칩의제조과정에서 NMOS 트랜지스터가저항보다더적은면적을차지하고만들기도쉽기때문이다. 한예로서, NMOS NOR 게이트의출력단에인버터를접속하여 OR 게이트를구성한그림 3-32(a) 회로를살펴보기로하자. 이회로에서는 V DD 와구동트랜지스터사이에 NMOS 저항을연결하여부하저항으로사용하고있다. 즉, 이회로의좌측부분은그림 3-3(b) 의 NOR 게이트회로를 NMOS 저항을이용하여재구성한것이고, 우측부분은그림 3-3(b) 의인버터회로를재구성한것이다. 그와유사한다른예로서, 그림 3-32(b) 는 XOR 게이트를 NMOS 트랜지스터들을이용하여구현한회로를보여주고있다. 이회로에서는입력신호 A와 B뿐아니라그들을반전시킨 A 및 B 신호의사용도가능하다고가정하고있다. 만약두입력값들이동시에 V(A=B=) 라면, 아래편좌측의두 NMOS 트랜지스터들은차단되지만우측의두트랜지스터들은모두전도상태가되므로출력 F=이된다. 그리고 A=B=+5V인경우에는좌측의두트랜지스터들 (Q 2, Q 3 ) 이모두전도상태가되어, 우측트랜지스터들 (Q 4, Q 5 ) 의상태와상관없이 F=이된다. 그러나만약입력 A와 B가서로다른값을가진다면 29

28 디지털논리회로 (A=V, B=5V, 혹은 A=5V, B=V), 아래편의직렬로연결된두트랜지스터들중의하나 (Q 2 혹은 Q 3, Q 4 혹은 Q 5 ) 는차단상태가되기때문에출력 F=+5V가된다. 결과적으로, 두입력값들이같을때는 논리적 을발생하고, 서로다를때는 논리적 을발생하는 XOR 게이트가구현된것이다. V DD V DD Q F F A Q 2 A Q 4 A B B Q 3 B Q 5 (a) OR 게이트회로 (b) XOR 게이트회로 그림 3-32 NMOS 저항을이용한 NMOS 게이트회로들 CMOS 게이트회로 앞에서설명한바와같이 MOSFET의유형으로는 NMOS뿐아니라 p-채널트랜지스터인 PMOS도있다. PMOS는게이트의전압이 V가되면전도상태가되고, +5V가인가되면차단상태가된다. 즉, NMOS와는반대극성의전압에대하여응답하는특성을가지고있다. 그러한동작특성때문에 PMOS 트랜지스터의그래픽기호는그림 3-3(a) 의게이트단자에버블 (o) 을표시한다. 그런데이와같이서로반대되는동작특성을가지는 NMOS 및 PMOS 트랜지스터들을함께이용하여게이트회로를구성할수도있는데, 이것을 CMOS(complementary MOS) 게이트라고한다. 그림 3-33(a) 는 PMOS 와 NMOS 트랜지스터들을직렬로연결하여구성한인버터회로 를보여주고있다. 이회로는 PMOS 를 V DD (+5V) 와접속하고, 그아래에 NMOS 를연결 3

29 CHAPTER 3 논리게이트 한형태이다. 그리고두트랜지스터의게이트들은서로접속되어동시에입력신호가인가되며, 아래쪽트랜지스터의드레인전압이회로의출력이된다. 만약입력신호 Vi = V 라면, 위의 PMOS는전도상태가되고아래의 NMOS는차단상태가된다. 그러한동작을개념적인스위치회로로나타낸것이그림 3-33(b) 이다. 이경우에는그림과같이출력단자가 V DD 와접속된것과같은상태가되므로 Vo=V DD 가된다. 그러나만약 Vi=+5V라면, PMOS는차단상태가되고 NMOS는전도상태가된다. 그림 3-33(c) 는그경우에대한동작을스위치회로로표시한것이다. 이때는그림과같이출력단자가접지와접속된것과같은상태가되어 Vo=V가된다. 결과적으로, 그림 3-33(a) 의회로는 CMOS로구현한인버터 (NOT 게이트 ) 인것이다. V DD V DD V DD Vi V o Vi= V o =V DD Vi=5V V o =V (a) 인버터회로 (b) Vi = V 일때 (c) Vi = +5V 일때 그림 3-33 CMOS 인버터회로및스위칭개념도 CMOS의동작특성을이용하여 2-입력 NAND 게이트를구현하면그림 3-34(a) 와같아진다. 이회로에서는먼저두개의 PMOS 트랜지스터들을병렬로위치시킨다음에 V DD 를접속하며, 그아래에두개의 NMOS 트랜지스터들을직렬로접속한다. PMOS인 Q 의게이트는 NMOS인 Q 3 의게이트와접속되어입력 A를동시에받으며, Q 2 의게이트는 Q 4 의게이트와접속되어입력 B를받는다. 만약입력 A와 B 모두혹은그둘중의어느하나라도 V라면, Q 과 Q 2 중에서적어도하나는전도상태가되지만 Q 3 혹은 Q 4 가차단되기때문에, 출력 F=V DD (+5V) 가된다. 그러나만약 A=B=+5V라면, Q 과 Q 2 는모두차단상태가되고 Q 3 과 Q 4 가모두전도상태가되기때문에, 출력 F는접지된것과같아져 V 가된다. 그림 3-34(b) 의진리표는그와같은동작특성들을보여주고있다. 이진리표에서 3

30 디지털논리회로 on 은해당트랜지스터가전도상태라는것을나타내며, off 는차단상태를나타낸다. 결 과적으로, 이회로는 NAND 연산을수행한다는것을확인할수있다. V DD Q Q 2 A B Q Q 2 Q 3 Q 4 F F V V on on off off 5V A Q 3 V 5V 5V V on off off on off on on off 5V 5V B Q 4 5V 5V off off on on V (a) NAND 게이트회로 (b) 진리표 그림 3-34 CMOS NAND 게이트회로및진리표 그림 3-35(a) 는 CMOS NOR 게이트회로를보여주고있다. CMOS NAND 게이트회로와는반대로, 이회로에서는위쪽의 PMOS 트랜지스터들이직렬로접속되고아래의 NMOS들은병렬로접속된다. 이회로에서도 Q 과 Q 3 의게이트들은서로접속되어입력 A를동시에받으며, Q 2 와 Q 4 의게이트들은접속되어입력 B의단자가된다. 만약입력 A 와 B 모두혹은그둘중의어느하나로 +5V가인가된다면, Q 과 Q 2 중의하나는차단상태가되어 Q 과 Q 2 와의접속은단절되지만, Q 3 와 Q 4 는모두전도상태가되기때문에출력단자는접지와접속되는상태가되어 F=이된다. 그러나만약 A=B=V가된다면 Q 과 Q 2 는모두전도상태가되고, Q 3 와 Q 4 는모두차단상태가되기때문에출력 F=V DD 가된다. 이동작특성들을진리표로정리한결과는그림 3-35(b) 와같다. 결과적으로, 이회로는 NOR 연산을수행한다는것을확인할수있다. 32

31 CHAPTER 3 논리게이트 V DD A Q A B Q Q 2 Q 3 Q 4 F V V on on off off 5V B Q 2 F V 5V 5V V 5V 5V on off off on off on on off off off on on V V V Q 3 Q 4 (a) NOR 게이트회로 (b) 진리표 그림 3-35 CMOS NOR 게이트회로및진리표 CMOS로구현한 NAND 게이트및 NOR 게이트의출력단에각각그림 3-33(a) 의인버터회로를연결하면, AND 게이트와 OR 게이트가된다. 그리고그림 3-34(a) 및그림 3-35(a) 의회로에 PMOS 트랜지스터와 NMOS 트랜지스터를동일한방법으로하나씩더접속한다면, 각각 3-입력 NAND 게이트및 3-입력 NOR 게이트를구성할수있다. 3.5 논리게이트 IC 칩을이용한회로구현 제장에서설명한바와같이논리게이트는반도체 IC 칩으로제조된다. 그런데 IC 칩에는많은수의트랜지스터들을집적시킬수있기때문에, 일반적으로하나의 IC 칩내에여러개의게이트들을포함시킨다. 앞에서설명한기본적인논리게이트들은각각 개이하의트랜지스터들을이용하여구성할수있다. 따라서논리게이트 IC 칩 ( 이하 IC 칩이라함 ) 은제장에서설명한 IC 분류에서 SSI에속한다. 일반적으로하나의 SSI급 IC 칩에는 4~6개정도의게이트들을넣는다. 그리고각 IC 칩은부여된고유의번호를통하여구분할수있다. 33

32 디지털논리회로 이장에서공부한논리게이트들을포함하고있는 IC 칩들은그림 3-36과같다. 먼저, 그림의 (a) 와같이 748이라는번호가부여된 IC 칩에는네개의 AND 게이트들이포함되어있다. 그리고내부회로로전원을공급하기위한 Vcc(+5V) 및접지 (ground: GND) 핀이필요하다. 따라서 748 칩은네개의 2-입력 AND 게이트들의입출력핀들과두개의전원핀들을합하여모두 4개의핀을가진 DIP형 IC 칩으로제조된다. 그림에서보는바와같이 IC 칩의상단부 (top) 에는반원모양이파여져있으며, 그좌측아래의첫번째핀이 번으로지정된다. 그리고반시계방향으로 번부터 4번까지의핀번호가지정된다. (a) 748(AND 게이트 ) (b) 7432(OR 게이트 ) (c) 74(NAND 게이트 ) (d) 742(NOR 게이트 ) 그림 3-36 논리게이트 IC 칩들의내부구성및핀번호 34

33 CHAPTER 3 논리게이트 그림 3-36 의 (b), (c) 및 (d) 는각각 7432(OR 게이트 ) 칩, 74(NAND 게이트 ) 칩, 그리 고 742(NOR 게이트 ) 칩의내부구성과핀번호들을보여주고있다. 이들은모두 748 칩과 마찬가지로해당게이트들이네개씩포함되어있으며, 핀번호도같은방법으로지정된다. 그림 3-37 의 744 칩은여섯개의 NOT 게이트들을포함하고있는 IC 칩으로서, hex inverter 칩이라고부른다. NOT 게이트는입력핀과출력핀이각각한개씩만필요하기 때문에, 그림과같이 4 핀칩에여섯개를넣을수있다. 그림 칩의내부구성과핀번호 이와같이각종논리게이트들을포함하고있는 IC 칩들을이용하여논리회로를구현하 는방법은필요한칩의핀들을리드선 (lead wire) 을이용하여서로연결해주면된다. < 예 제 3-9> 는그러한구현을위한한가지예를보여주고있다. 35

34 디지털논리회로 예제 3-9 아래와같은논리회로를 IC 칩들을이용하여구현하는방법을제시하라. 그림 3-38 < 예제 3-9> 를위한논리회로 풀이그림 3-38의회로는두개의 AND 게이트들과한개씩의 OR 게이트및 NAND 게이트로구성되어있으므로, 748, 7432 및 74 칩이필요하다. 748에는네개의 AND 게이트들이포함되어있지만, 회로구현에는두개만필요하므로그들중에서두개를선택하여사용하면된다. 그리고 OR 게이트와 NAND 게이트는한개씩만필요하므로, 7432와 74 칩에서각각한개만사용하면된다. 회로구현은그세개의 IC 칩들을그림 3-39와같이적절히배열하고, 사용할게이트들의입력및출력핀들을그림 3-36의내부구성을참고하여서로연결해주면된다. 각칩에서실제사용할게이트들은임의로선택하면되지만, 칩들간에연결되는리드선들의길이가가능한한최소화될수있도록하는것이바람직하다. 이예에서는 748 칩의우측에위치한두개의 AND 게이트들이선택되었으며, 7432 칩에서는좌측아래에위치한 OR 게이트, 그리고 74 칩에서는좌측상단에위치한 NAND 게이트가각각사용되었다. 결과적으로, 입력신호 A와 B는 748 칩의 2번핀과 3번핀으로들어가며, C와 D는각각 9번핀과 번핀으로들어간다. 그리고회로의출력 F는 74 칩의 3번핀을통해나가게된다. 각칩에서 4번핀으로는전원 (+5V) 이공급되고, 7번핀은접지 (GND) 로접속된다. 36

35 CHAPTER 3 논리게이트 그림 3-39 IC 칩들을이용한그림 3-38 회로의구현방법 마지막으로, XOR 게이트와 XNOR 게이트를위한 IC 칩들을살펴보기로하자. 먼저 XOR 게이트는그림 3-4(a) 와같이 7486으로번호가붙여진칩에네개씩이들어있다. 이칩도전원공급을위한 Vcc(+5V) 및 GND 핀을포함하여 4개의핀을가진다. 그림 3-4(b) 는네개의 XNOR 게이트들을포함하고있는 칩을보여주고있다. 이칩의 XNOR 게이트들은더많은부하전류 (load current) 를공급할수있도록하기위하여 open collector 형이라는특수구조를가지고있으며, 그것을나타내기위하여각게이트의출력에별표 (*) 가표시되어있다. 이칩은핀번호가지금까지설명한칩들과는약간다르게할당되어있다. 즉, 하단의두게이트들은 5번및 6번핀과 8번및 9번핀이각게이트의입력핀으로사용되고, 4번과 번핀은각각출력핀으로사용된다. 37

36 디지털논리회로 (a) 7486(XOR 게이트 ) (b) 74266(XNOR 게이트 ) 그림 3-4 XOR 게이트및 XNOR 게이트칩들의내부구성및핀번호 예제 3- XOR 게이트칩을이용하여 4- 비트데이터에대한짝수패리티비트를생성하는회로를구현 하라. 풀이네개의데이터비트들을각각 b, b 2, b 3, b 4 라하고, 짝수패리티비트를 P E 라고한다면, P E 는그림 3-4(a) 와같이데이터비트들간에 XOR 연산을연속적으로수행함으로써생성할수있다 ( 그원리에대해서는제6장에서자세히설명함 ). 그런데이회로는 7486 칩의핀들을그림 3-4(b) 와같이접속하면구성할수있기때문에, 한개의칩만사용하여전체회로구현이가능하다. (a) P E 비트생성을위한회로 38

37 CHAPTER 3 논리게이트 (b) 7486 칩을이용한구현 그림 3-4 짝수패리티비트생성을위한회로의구현 39

38 디지털논리회로 기본문제 3. 2-입력 AND 게이트에대한설명으로적합하지않는것은? 가. 한입력이 이라면, 출력은항상 이다. 나. 두입력이모두 일때만출력이 이된다. 다. 두입력단자를묶으면, 인버터가된다. 라. 출력에인버터를접속하면 NAND 게이트가된다 입력 OR 게이트에대한설명으로적합하지않는것은? 가. 두입력이모두 이라면, 출력은 이된다. 나. 한입력이 이면, 출력은 이된다. 다. 두입력들중의하나만 이라면, 출력은 이된다. 라. 출력에인버터를접속하면 NOR 게이트가된다. 3.3 NAND 게이트가기본게이트혹은만능게이트라고불리는이유에해당하지않는것은? 가. 내부회로가가장간단하다. 나. 다른게이트들을구성하는데사용될수있다. 다. 속도는느린편이다. 라. 전력소모가상대적으로적다. 3.4 NAND 게이트의출력이 이되는조건은아래의어느것인가? 가. 모든입력이 이다. 나. 어느한입력이 이다. 다. 어느한입력이 이다. 라. 모든입력이 이다. 4

39 CHAPTER 3 논리게이트 3.5 입력이모두 일때만출력이 이고, 그외는 인게이트는? ( 단, 정논리인경우임 ) ) [ 정보처리산업기사 : 22 년제 3 회 ] 가. AND 나. OR 나. NAND 라. NOR 3.6 NOR 게이트의출력이항상 이되기위한기본적인조건은아래의어느것인가? 가. 모든입력이 이다. 나. 어느한입력이 이다. 다. 어느한입력이 이다. 라. 모든입력이 이다. 3.7 AND 게이트의두입력신호가각각인버터를통과한다음에입력되도록한다면, 그회로의기능은아래의어느게이트와같아지는가? 가. NAND 게이트다. OR 게이트 나. NOR 게이트라. XOR 게이트 3.8 NOR 게이트의두입력신호가각각인버터를통과한다음에입력되도록한다면, 그회로의기능은아래의어느게이트와같아지는가? 가. AND 게이트다. OR 게이트 나. NOR 게이트라. XOR 게이트 3.9 두비트의값이같은지비교하는데적합한게이트는어느것인가? 가. AND 게이트다. OR 게이트 나. NOR 게이트라. XOR 게이트 3. 다음중에서기능이다른연산자는? [ 정보처리산업기사 : 24 년제 3 회 ] 가. Complement 나. OR 다. AND 라. EX-OR 2) ) 정논리 (positive logic) 란 V를, +5V를 로취급하는일반적인논리회로를말한다. 반면에부논리 (negative logic) 는 V를, +5V를 으로취급하는논리회로를말한다. 2) 이책에서는 XOR이라함. 4

40 디지털논리회로 3. 2-입력게이트를이용하여인버터를구현하는방법이아닌것은? 가. NAND 게이트의두입력단자를연결한다. 나. NOR 게이트의한입력단자를 으로고정시킨다. 다. XOR 게이트의한입력단자를 으로고정시킨다. 라. XNOR 게이트의한입력단자를 으로고정시킨다. 3.2 의보수를구하는데유용하게사용될수있는게이트는어느것인가? 가. AND 게이트다. OR 게이트 나. NOT 게이트라. XOR 게이트 3.3 아래의게이트구현기술들중에서전력소모량이가장낮은것은? 가. RTL 다. NMOS 나. TTL 라. CMOS 정답 3. 다 3.2 나 3.3 다 3.4 라 3.5 나 3.6 나 3.7 나 3.8 가 3.9 라 3. 가 3. 다 3.2 나 3.3 라 42

41 CHAPTER 3 논리게이트 연습문제 3. 그림 3-42 와같은입력파형들이두개의입력 A 와 B 를가진아래와같은게이트들로 인가될때발생되는출력파형을각각구하라. () AND 게이트 (2) OR 게이트 그림 3-42 문제 3. 을위한입력파형들 3.2 세개의인버터 (NOT 게이트 ) 가직렬로접속되어있다. 첫번째인버터의입력을 A, 그출력을 B라고하자. 직렬접속이므로신호 B는두번째인버터의입력으로연결되며, 그인버터의출력은 C라고하자. 그다음으로, 신호 C는세번째인버터로입력되는데, 그인버터의출력을 D라고하자. 입력 A로그림 3-43과같은파형을가진신호가인가된다고할때, B, C 및 D의파형을각각구하라. 그림 3-43 문제 3.2 를위한입력파형 3.3 두개의입력 A와 B를가진아래와같은게이트들로그림 3-44와같은입력파형들이인가될때발생되는출력파형을각각구하라. () NAND 게이트 (2) NOR 게이트 그림 3-44 문제 3.3 과 3.4 를위한입력파형들 43

42 디지털논리회로 3.4 앞의그림 3-44와같은입력파형들이아래의게이트들로인가되는경우에발생되는출력파형을각각구하라. () XOR 게이트 (2) XNOR 게이트 3.5 세개의입력 (A, B, C) 을가진아래와같은게이트들로그림 3-45와같은파형의신호들이인가될때발생되는출력파형을각각구하라. () 3-입력 AND 게이트 (2) 3-입력 OR 게이트 (3) 3-입력 NAND 게이트 (4) 3-입력 NOR 게이트 그림 3-45 문제 3.5 와 3.6 을위한입력파형들 3.6 위의그림 3-45와같은입력파형들이그림 3-46의회로로입력되는경우에출력 F의파형을구하라. 그림 3-46 문제 3.6 을위한조합회로 44

43 CHAPTER 3 논리게이트 3.7 아래의물음에답하라. () 어떤의사결정회의에서두위원 (A, B) 이각안건에대한의견을표명하기위한스위치를한개씩가지고있다. 각위원은안건에찬성한다면스위치를누르고, 반대한다면스위치를누르지않는다고하자. 두위원의의견이같은경우에만출력으로 을발생하여 의견일치 를나타내는램프가켜지도록해주는장치를어떤한개의논리게이트만이용하여구성하라. 단, 스위치는누르면 을발생하고, 누르지않으면 을발생한다. (2) 두위원의의견이같더라도, 위원장인 C가 확인 스위치를눌러야램프가켜지도록장치를보완한다면, 전체회로를어떻게구성하면되겠는가? 단, 확인스위치도누르면 을발생하고, 누르지않으면 을발생한다. 3.8 그림 3-8과같은침입탐지시스템이설치된주택을증축하여방을한개더만들었다. 그방에는창문이두개 (C, D) 가있는데, 그창문들에설치된센서들의출력은초기값이 이며, 침입이발생한경우에는 이된다고가정한다. 집안어느곳에서든침입이발생하면경고음이울리도록, 원래의회로를수정하라. 단, 모든논리게이트들은입력단자의수가두개인것을사용하라. 3.9 전조등 (headlight) 을켜고자동차를운행한후에엔진을끄면전조등도자동적으로꺼지게하는회로를구성하고자한다. 즉, 엔진점화스위치 (ignition switch) 가 off 되었을때전조등스위치가 on인경우에는전조등을 off시키기위한구동신호 (+5V) 를발생하는회로를구성하라. 3. 그림 3-25(b) 와그림 3-26(a) 의회로를결합하여 RTL AND 게이트회로를구성하라. 3. 그림 3-28(b) 의회로를변형하여 DTL NOR 게이트회로를구현하라. 3.2 그림 3-32(a) 의회로를 3- 입력 OR 게이트로변형하라. 3.3 그림 3-34(a) 의회로를 3- 입력 NAND 게이트로변형하라. 45

44 디지털논리회로 3.4 그림 3-36 및 3-37의 IC 칩들을이용하여그림 3-47과같은회로의동작을실험할수있도록구현하라. 그림 3-47 문제 3.4 를위한회로 비트길이의 ASCII 코드에대한짝수패리티비트 (P E ) 를생성하는회로를 XOR 게이트 (7486) 칩들을이용하여구현하는방법을제시하라. [ 힌트 : 그림 3-4 참조 ] 46