<30335FBCDBC7D1C1A42DC4BFC6D0BDC3C5CD20B8D6C6BCC7C3B6F3C0CCBEEEB8A62E687770>

Size: px

Start display at page:

Download "<30335FBCDBC7D1C1A42DC4BFC6D0BDC3C5CD20B8D6C6BCC7C3B6F3C0CCBEEEB8A62E687770>"

유진 창
6 years ago
Views:

1 Journal of the Korea Academia-Industrial cooperation Society Vol. 17, No. 9 pp , ISSN / eissn 커패시터멀티플라이어를갖는 CCM/DCM 이중모드 DC-DC 벅컨버터의설계 최진웅 1, 송한정 1,2* 1 인제대학교나노융합공학과, 2 인제대학교나노매뉴팩처링연구소 Design of a CCM/DCM dual mode DC-DC Buck Converter with Capacitor Multiplier Jin-Woong Choi 1, Han-Jung Song 1,2* 1 Department of Nanoscience & Engineering, Inje University 2 Center for nano Manufactoring, Inje University 요약본논문에서는휴대전자기기의내부전원단을위한, CCM/DCM 기능의이중모드감압형 DC-DC 벅컨버터를제안한다. 제안하는변환기는 1 MHz 의주파수에서동작하며, 파워단과제어블럭으로이루어진다. 파워단은 Power MOS 트랜지스터, 인덕터, 커패시터, 제어루프용피드백저항으로구성된다. 제어부는펄스폭변조기 (PWM), 오차증폭기, 램프파발생기, 오실레이터등으로이루진다. 또한본논문에서보상단의큰외부커패시터는, 집적회로의면적축소를위하여 CMOS 회로로구성되는멀티플라이어등가커패시터로대체하였다. 또한,. 본논문에서, 보상단의외부커패시터는집적회로의면적을줄이기위하여곱셈기기반 CMOS 등가회로로대체하였다. 또한제안하는회로는칩을보호하기위하여출력과전압, 입력부족차단보호회로및과열차단보호회로를내장하였다. 제안하는회로는 0.18 μm CMOS 공정을사용하여, 케이던스의스펙트라회로설계프로그램을이용하여설계및검증을하였다. SPICE 모의실험결과, 설계된이중모드 DC-DC 벅변환기는 94.8 % 의피크효율, 3.29 mv의리플전압, 2.7 ~ 3.3 V의전압조건에서 1.8 V의출력전압을보였다. Abstract This paper presents a step-down DC-DC buck converter with a CCM/DCM dual-mode function for the internal power stage of portable electronic device. The proposed converter that is operated with a high frequency of 1 MHz consists of a power stage and a control block. The power stage has a power MOS transistor, inductor, capacitor, and feedback resistors for the control loop. The control part has a pulse width modulation (PWM) block, error amplifier, ramp generator, and oscillator. In this paper, an external capacitor for compensation has been replaced with a multiplier equivalent CMOS circuit for area reduction of integrated circuits. In addition, the circuit includes protection block, such as over voltage protection (OVP), under voltage lock out (UVLO), and thermal shutdown (TSD) block. The proposed circuit was designed and verified using a 0.18 μm CMOS process parameter by Cadence Spectra circuit design program. The SPICE simulation results showed a peak efficiency of 94.8 %, a ripple voltage of 3.29 mv ripple, and a 1.8 V output voltage with supply voltages ranging from 2.7 to 3.3 V. Keywords : Buck, CCM, CMOS, DC-DC converter, DCM, Integrated circuit, SPICE 1. 서론 전력반도체기술분야중에서최근각광을받고있는 휴대기기용 PMIC는휴대기기에전원공급및관리하는장치로수요가점점증가하고있다 [1-2]. 이러한휴대기기들은배터리전원으로부터다양한내부시스템에전원 본논문은 2015년교육부와한국연구재단의지역혁신창의인력양성사업의지원을받아수행된연구임 (NRF-2014H1C1A ) * Corresponding Author : Han Jung Song (Inje University) Tel: hjsong@inje.ac.kr Received June 15, 2016 Accepted September 9, 2016 Revised (1st July 27, 2016, 2nd September 8, 2016) Published September 30,

한국산학기술학회논문지제 17 권제 9 호, 2016 을공급하여야한다. 그러므로배터리전압을내부시스템전원전압으로전력변환하는 IC는장시간사용하기위해넓은부하조건에서높은효율을갖는 DC-DC 컨버터가필요하다 [1]. 따라서이를구현하기위한다양한 PMIC 개발이증가하고있다.

18 μm공정을이용하여설계하였으며, 보상단의큰커패시터를집적화하기위해커패시터멀티플라이어기법을사용하여칩을설계하였다 [4]. 2.2 이중모드 DC-DC Buck Converter 그림 2에제안하는이중모드 DC-DC Buck Converter 의블록도를나타내었다.

또한칩을보호하기위한 UVLO (Under Voltage Lock Out; 저전압보호회로 ), OVP (Over Voltage Protection; 고전압보호회로 ), TSD (Thermal Shut Down; 과열보호회로 ) 등보호회로를내장하였다. 2. DC-DC 벅컨버터 2.

2 한국산학기술학회논문지제 17 권제 9 호, 2016 을공급하여야한다. 그러므로배터리전압을내부시스템전원전압으로전력변환하는 IC는장시간사용하기위해넓은부하조건에서높은효율을갖는 DC-DC 컨버터가필요하다 [1]. 따라서이를구현하기위한다양한 PMIC 개발이증가하고있다. 기존에많이사용되는 PWM 제어방식은중부하 (Medium load) 서효율이높으나경부하 (Light load) 에서는스위칭손실증가로인해효율이매우감소한다 [3]. 특히휴대기기의 Standby 상태에서는큰문제로대두되고있다. 본논문에서제안된집적회로는 0.18 μm공정을이용하여설계하였으며, 보상단의큰커패시터를집적화하기위해커패시터멀티플라이어기법을사용하여칩을설계하였다 [4]. 2.2 이중모드 DC-DC Buck Converter 그림 2에제안하는이중모드 DC-DC Buck Converter 의블록도를나타내었다. 제안하는회로는 Power MOS (NMOS, PMOS), 인덕터, 커패시터, 저항으로구성되는파워부분과 PWM신호를생성하는컨트롤러부분으로이루어진다. 또한칩을보호하기위한 UVLO (Under Voltage Lock Out; 저전압보호회로 ), OVP (Over Voltage Protection; 고전압보호회로 ), TSD (Thermal Shut Down; 과열보호회로 ) 등보호회로를내장하였다. 2. DC-DC 벅컨버터 2.1 DC-DC Buck Converter 의구성및원리그림 1은기존의 DC-DC 벅컨버터의블록도를나타낸것이다. 기존의감압형 DC-DC 컨버터의구조는 Power MOSFET과스위치의 on/off를담당하게될컨트롤블록으로구성된다. DC-DC 벅컨버터는로드저항에따라효율이달라진다. 일반적으로로드저항이커져서벅컨버터의출력전류가줄어들면 (Light load), 이때그림 1에서보이는것과같이역전류가흐르게되어효율이감소하게된다. 따라서이러한역전류를흐르지않게하기위한제어기가필요하다. 뿐만아니라집적화를위해보상단의큰커패시터를커패시터멀티플라이어로의대체도요구된다 [4]. Fig. 2. Proposed dual mode buck converter 부하가중부하 (50 ma ~ 350 ma) 로동작시 CCM (Continuous Conduction Mode) 로동작하여안정적인 PWM 파형을출력하며, 부하가경부하 (10 ma ~ 50 ma) 로동작시 ZCD (Zero Current Detection) 회로에서영전류를검출하여 RCP (Reverse Current Protection) 회로를거쳐 DCM (Discontinuous Conduction Mode) 로동작하여역전류를차단하고효율을보상하게된다. 이러한동작알고리즘을그림 3에나타내었다. Fig. 1. Block diagram od the conventional DC-DC buck converter Fig. 3. Operation algorithm in CCM/DCM mode 22

커패시터멀티플라이어를갖는 CCM/DCM 이중모드 DC-DC 벅컨버터의설계 Table 1. Design specifications of the proposed circuit Parameter Spec. Units Supply Voltage 3.7 V Output Voltage 1.

3 커패시터멀티플라이어를갖는 CCM/DCM 이중모드 DC-DC 벅컨버터의설계 Table 1. Design specifications of the proposed circuit Parameter Spec. Units Supply Voltage 3.7 V Output Voltage 1.8 V Switching Frequency 1 MHz efficiency 90 % Load Current 350 ma 과삼각파를입력으로받아스위칭펄스를출력한다. 이비교기는높은이득을가지는정궤환의소스결합차동쌍 (Source-Coupled differential pair) 으로구성되어있다. 2.3 멀티플라이어커패시터 DC-DC 컨버터의피드백시스템에서안정화를위해보상단의역할이중요하다 [5]. 보상단은큰커패시터와저항으로구성되는데, 칩의부피가상당히커진다. 이러한단점을보완하기위해큰커패시터대신에 CMOS 회로로커패시터특성을갖도록설계하여구현하였다. 보상단의멀티플라이어커패시터회로를그림 4(a) 에나타내었다. 이러한부피가줄어든커패시터멀티플라이어회로를사용하여 DC-DC 벅변환기의위상마진, 발진등의안정성에대한요건들을조절하였다. (a) Fig. 5. Hysteresis comparator 인버터체인 (Inverter Chain) 단은비교기의출력응답속도를상승시키기위해사용되었다. 오차증폭기는 DC-DC Buck Converter의출력전압을피드백 (Feedback) 받아기준전압과비교후입력간의차이를증폭하여출력한다 [6]. 본논문에서사용한에러앰프 (Error Amplifier) 의회로도및동작원리는그림 6에나타내었다. 기존의폴디드캐스코드앰프 (Folded Cascode Amplifier) 에서공통소스단 (Common Source) 을삽입하여출력저항을증가시킴으로써높은전압이득을얻을수있다. 에러앰프의높은전압이득은피드백에러율 (Feedback Error Ratio) 을감소시킬뿐만아니라 Transient Response 특성을향상시킨다. (b) Fig. 4. Equivalent capacitor using multipliers (a) schematic (b) AC analysis 2.4 히스테리시스비교기및오차증폭기그림 5의히스테리시스비교기 (Hysteresis comparator) 는 PWM 제어신호를출력하기위해 Error Amp 의출력 Fig. 6. Schematic of the error amplifier 23

한국산학기술학회논문지제 17 권제 9 호, 2016 에러앰프의동작원리로는 M11의드레인전압이감소시 M19가차단되어 M9의 VGS가상승하여 가증가한다. 또한 가 보다 15 % 더큰값을가지게함으로써출력단의왜곡이생기지않도록하였다. 이는안정적인 Current Reference를가지므로이후보상문제에서안정적인전류레벨을가질수있다.

4 한국산학기술학회논문지제 17 권제 9 호, 2016 에러앰프의동작원리로는 M11의드레인전압이감소시 M19가차단되어 M9의 VGS가상승하여 가증가한다. 또한 가 보다 15 % 더큰값을가지게함으로써출력단의왜곡이생기지않도록하였다. 이는안정적인 Current Reference를가지므로이후보상문제에서안정적인전류레벨을가질수있다. 기적으로 Reset이되며 D-FF 및 RS-Latch등의로직 (Logic) 을통해역전류의신호를얻을수있다. 그림 8에서경부하조건시의영전류검출신호파형을나타내었다. 3. DC-DC 벅컨버터모의실험결과 스위칭컨버터를설계시고려해야할사항으로스위칭주파수및인덕턴스등을고려하여인덕터에흐르는충. 방전전류를설정한다. Low side 스위치대신환류다이오드를사용할시경부하에서 DCM에서동작하게되어인덕터의흐르는전류가 0 이하의값이되면전류가흐르지않는다. 하지만고주파의스위칭주파수에서는다이오드의리커버리 (Recovery) 특성이떨어져서추가적인손실이발생하므로싱크로너스 (Synchronous) 타입의스위치방식으로설계한다. 싱크로너스타입의경우 DCM으로자동전환되지않아경부하시역전류로인한손실이발생하므로인덕터전류가 0 ma시전류를차단하여야한다. 본논문에서는역전류발생시 ZCD회로에서영전류를검출후 RCP 회로를거쳐 DCM모드로전환됨으로써경부하시효율을보상하는방법을제시한다. ZCD 및 RCP 회로는그림 7에나타내었다. Fig. 8. Zero current detected signal in condition heavy and light load 영전류신호를 DC-DC Buck Converter의 Control Logic을통해 CCM/DCM 모드가전환되며이를그림 9 에나타내었다. Fig. 9. CCM/DCM mode transfer simulation Fig. 7. Schematic of the ZCD (zero current detector) 역전류가발생하면 Low side 스위치에서전류가 Lx 노드에서 GND (Ground) 로흐르게되어노드 Lx의전압이 GND보다높아지게된다. 영전류가감지되면비교기에서 High 값을출력하게되며, Clock 신호에의해주 중부하시인덕터전류는 CCM에서동작하나경부하시 0 ma 이하를지나는역전류는차단되어 DCM모드로동작하는결과를보였다. 그림 10에제안하는 DC-DC buck Converter의출력전압을나타내고있다. 출력전압은 1.8 V, 리플 (Ripple) 은약 4 mv가출력되는것을확인할수있었다. 그림 11은로드전류에따른효율특성을나타낸것이다. 경 24

5 커패시터멀티플라이어를갖는 CCM/DCM 이중모드 DC-DC 벅컨버터의설계 부하시에낮은효율을보상하여기존의 DC-DC Buck Converter [1] 의경부하조건보다 10 % 의효율상승을보였다. 표 2에본논문에서제안하는변환기와, 최근발표된유사한기능을갖는전류모드방식의 DC-DC 벅변환기 [1] 와성능비교를하였다. 4. 결론본논문에서는이중모드 DC-DC Buck Converter를설계하여 0.18 μm 공정을이용하여시뮬레이션을통해회로를분석하였다.. 설계된이중모드 DC-DC Buck Converter는 2.7 V ~ 3.3V 의입력전압에대해서출력전압이 1.8 V로나왔고, 출력전류는 0 ma ~ 350 m A 로, 넓은부하조건에서도구동이가능할것으로보인다. 또한, 경부하시에낮은효율을보상하여기존의 DC-DC buck converter의경부하조건보다 10 % 의효율상승을보였다. 뿐만아니라커패시터멀티플라이어기법을사용하여벅컨버터의면적을줄일수있었다. 제안하는이중모드 DC-DC buck converter는넓은부하범위를가지는휴대기기에매우적합한기술로사용이될것이다. Fig. 10. Simulated output of the dual mode DC-DC buck converter Fig. 11. Efficiency of the dual mode DC-DC buck converter Table 2. Performance comparison of DC-DC buck converter Subject [1] This work IC process 0.35 µm 0.18 µm Input voltage 2.5~3.3V 2.7~3.3V Output Voltage V 1.8V Clock 1MHz 1MHz Max. output current 750mA 500mA Compensator(capacitor) N/A on-chip Peak efficiency 93.5% 94.8% Ripple 15mV 3.29mV References [1] Youngkook Ahn and Jeongjin Roh, "A 93.5% Efficiency, 400mA Cufrrent-Mode DC-DC Buck Converter with Watchdog functions", ISOCC 2009 [2] L. M. Piao, "A study on Design of PMIC of SEPIC/BOOST Topology with Integrated current sensing circuit", Inha University Master degree, [3] X. Zhang, P. Chen, Y. Okuma, K. Ishida,Y. Ryu, K. Wa anabe, T. Sakurai and M. Takamiya, A 0.6-V Input 94% Peak Efficiency CCM/DCM Digital Buck Converter in 40-nm CMOS with Dual-Mode-Body- Biased Zero-Crossing Detector, IEEE Asian Solid-State Circuits Conf, DOI: [4] Ying Jianhua and Huang Yang, "Design of an LDO with capacitor multiplier." Journal of Semiconductors, vol. 31, no. 7, pp , DOI: [5] K.N. Leung and P.K.T.Mok, "Analysis of multi-stage amplifier Frequency compensation", IEEE Trans. Circuits Syst. I, Fundam. Theory Appl., vol. 48, no. 9, pp , DOI: [6] Jeonsin Roh, "High-performance Error Amplifier For Fast Transient DC-DC Converters". IEEE Tran. Circuits and Systems, vol. 40, no. 11, pp , DOI: 25

(Han-Jung Song) [ 정회원 ] 1986 년 2 월 : 한양대학교전자공학과 ( 공학사 ) 1988 년 2 월 : 한양대학교전자공학과 (

6 한국산학기술학회논문지제 17 권제 9 호, 2016 최진웅 (Jin-Woong Choi) [ 준회원 ] 2015 년 2 월 : 인제대학교나노융합공학부 ( 공학사 ) 2015 년 2 월 ~ 현재 : 인제대학교나노융합공학과재학중 < 관심분야 > 반도체, 회로설계, 소자 송한정 (Han-Jung Song) [ 정회원 ] 1986 년 2 월 : 한양대학교전자공학과 ( 공학사 ) 1988 년 2 월 : 한양대학교전자공학과 ( 공학석사 ) 2000 년 2 월 : 한양대학교전자공학과 ( 공학박사 ) 2004 년 3 월 ~ 현재 : 인제대학교나노공학부정교수 < 관심분야 > 반도체소자신뢰성및회로설계 26

Journal of the Korea Academia-Industrial cooperation Society Vol. 15, No. 3 pp , ISSN 197

Journal of the Korea Academia-Industrial cooperation Society Vol. 15, No. 3 pp. 1700-1706, 2014 http://dx.doi.org/10.5762/kais.2014.15.3.1700 ISSN 1975-4701 / eissn 2288-4688 손현식 1, 이민지 1, 박원경 1, 송한정 1*