<333920BCDBC7D1C1A42DBCD2C7FC20C0FCC0DAB1E2B1E2B8A620C0A7C7D120BDBAC0A7C4A1B5E520C4BFC6D0BDC3C5CD20B9E6BDC42E687770>

Size: px

Start display at page:

Download "<333920BCDBC7D1C1A42DBCD2C7FC20C0FCC0DAB1E2B1E2B8A620C0A7C7D120BDBAC0A7C4A1B5E520C4BFC6D0BDC3C5CD20B9E6BDC42E687770>"

경민 사
5 years ago
Views:

1 한국산학기술학회논문지 Vol. 11, No. 12 pp , 2010 소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 권보민 1, 허윤석 2, 송한정 2* 1 인제대학교나노시스템공학과, 2 인제대학교나노공학부 Design of Step-down DC-DC Converter using Switched-capacitor for Small-sized Electronics Equipment Bo-Min Kwon 1, Yun-Seok Heo 2 and Han-Jung Song 2* 1 Department of Nano Systems Engineering, Center for Nano Manufacturing, Inje University 2 Department of Nano Engeering, Inje University 요약기존의 DC-DC Converter에서는전압변화및에너지축적소자로서자성부품인인덕터를사용하여자속발생에의한전력손실로효율이낮아지고, 자성부품의부피가크고무거우며가격이비싸반도체칩으로집적화하기에문제점을가지고있다. 이러한문제점을개선하기위해본논문에서는인덕터없는스위치드커패시터방식을이용한저전력강압형 CMOS DC-DC Converter를제안한다. 제안된 DC-DC Converter는 0.5um 공정을이용하여설계하였으며, 설계된 DC-DC 컨버터는 200kHz의주파수로동작하며 96% 이상의전력효율을 cadence 시뮬레이션을통하여얻을수있다. Abstract In this paper, a Step-down CMOS DC-DC Converter using low power switched capacitor method is designed in a 0.5 μm technology for the integration of devices. Conventional DC-DC converter is used inductor that can store energy in a magnetic field but have low efficiency because power consumption is caused by magnetic flux. And there were problems with size, weight and price to integrate chip. In this paper, a proposed Inductorless step-down CMOS DC-DC converter of low power using SC method is designed in a 0.5um technology to solve these problems. Designed DC-DC converter have 96% power efficiency with 200kHz frequency by using cadence simulation. Key Words : Switched capacitor, DC-DC converter, SC generator, PWM 1. 서론반도체소자와회로의집적화에관한기술개발에따라모든시스템들이다기능화, 고속화, 저소비전력화, 소형화되어가는방향으로발전하고있다. 그에따라휴대용멀티미디어기기들의사용또한급격하게증가하고있다. 이러한휴대용전자기기들은그림 1과같이직류안정화전원인 DC-DC converter를내장하여전력을공급하는데배터리의수명을최대 화할수있는저전력회로및효율적인전원관리회로 (PMIC) 의필요성이급증하고있다 [1]. 기존의직류안정화전원인연속제어방식과단속제어방식은전압변화및에너지축적소자로자성부품을사용하였는데이방식들은자속발생에의한전력손실로효율이낮고인덕터사용으로부피가크며가격도비경제적인단점이대두되고있다. 또한기존직류안정화전원에사용된인덕터는기생저항으로인해효율이 100 % 에가깝지못했고반도체칩 본논문은 IDEC(IC Design Education Center) 의지원으로이루어짐. * 교신저자 : 송한정 (hjsong@inje.ac.kr) 접수일 10 년 10 월 21 일수정일 (1 차 10 년 11 월 26 일, 2 차 10 년 12 월 16 일 ) 게재확정일 10 년 12 월 17 일 4984

소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 집적화의한계를지닌다. 이러한인덕터의문제점을개선하기위해커패시터의충 방전현상을이용하고 On 저항이비교적작고고속스위칭이가능한 MOSFET을사용하였다. 스위칭소자의 On 저항이작을수록변환기의효율은커진다 [2-3].

2 소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 집적화의한계를지닌다. 이러한인덕터의문제점을개선하기위해커패시터의충 방전현상을이용하고 On 저항이비교적작고고속스위칭이가능한 MOSFET을사용하였다. 스위칭소자의 On 저항이작을수록변환기의효율은커진다 [2-3]. 본논문에서제안하는 SC(switched capacitor) 방식의본회로는커패시터를직렬로충전시키고병렬로방전시킴으로써동작되며, DC-DC Converter의출력을제어하기위해소비전력이적은 CMOS PWM(pulse width modulation) 제어방식을사용하였다 [4]. 또한인덕터를사용하지않음으로써소형화를유리하게하였으며, 95% 이상의높은효율을구현하고자한다. 1/2배얻을수있는 DC-DC converter 이다. 또한 DTC를통해전도손실을최소화하였다. [ 그림 2] 제안하는 SC 방식강압형 CMOS DC-DC Converter 의블록도 2.1 강압형 SC 변환기회로 [ 그림 1] 휴대용멀티기기시스템블록도 2. 인덕터없는 SC 방식 DC-DC Converter 그림 2는본논문에서제안하는 SC방식을이용한 DC-DC Converter의블록도이다. 강압혁 SC방식 DC-DC converter 회로를제어하기위해 CMOS PWM 제어기가사용되었고제어기안에는 PV(Pulse Voltage), SG(Sawtooth Generator), OC(Output Control), OV(Output voltage), EI(Error Input), REF(Reference Voltage), DTC(Dead Time Controller) 가사용된다. 커패시터와 MOSFET 스위치를이용한 SC방식강압형회로에높은전압을인가시키면 CMOS PWM 제어기에의해서클럭이제어되어출력되는전압이입력된인가전압을보다 [ 그림 3] 강압형 SC방식변환기회로도 SC방식 DC-DC converter는커패시터의충 방전현상을이용한다. 전압의강압변환의경우입력전압에같은용량의커패시터를직렬로접속시켜충전시키며, 소자의기생용량은무시한다고가정한다. 동작원리는커패시터 C 1, C 2, C 3,, C n 의용량이같기때문에각각의커패시터는입력전압 V1 에대해서 V1/n으로충전된다. 이들커패시터들을병렬로접속변환하여방전시키면출력측에서 V1/n과등가인 V2로강압된출력전압을얻을수있다. SC 방식을이용하면인덕터의기생저항에의한효율저하를개 4985

3 한국산학기술학회논문지제 11 권제 12 호, 2010 선시킬수있다. 출력전압이 1/2가되는강압형 SC 변환기이며동작원리는 2상구동클럭신호에의해첫번째반주기동안은 M1과 M3가스위칭 On이되어커패시터 C 1 가노드를이어생기는루프를따라입력측에전압으로접속되어충전된다. 또한 M6과 M7도스위치 On되어커패시터 C 1 은방전되고 C 2 는충전된다. 따라서반주기마다커패시터의충 방전이반복되므로전주기에대하여출력을얻을수있다. C 1 = C 2 = C 3 일때위상 ø 0에서는반대로 C1 이충전되고 C 2 가방전된다. 등가회로의부하저항 RL 을제거한출력측개방전압은 V1/2이다 [5,6]. 2.2 CMOS PWM 제어기 SC방식 DC-DC Converter의효율은소자의내부저항과스위칭소자의 On 저항에의존한다. 작은 I2 값에서는 On 저항이미치는영향이작지만큰 I2값을가질때는 On 저항의영향이크게됨으로 On저항이작을때효율이더높아진다. SC 변환기회로에스위칭소자로쓰인 MOSFET이 On상태에있을때, 소스전압을 Vs, Clock 신호가 High Level, Low Level 일때전압을 VH,VL 라고하면 Va > (VH +VL)/2 이면 PMOS가동작하고 Va > (VH +VL) 이면 NMOS가동작한다 [7-8]. [ 그림 4] CMOS PWM 제어기의블록도본논문에서 SC방식을이용한전도손실을최소화한저전력 DC-DC Converter의출력전압제어를위해 CMOS를이용한 PWM 제어기와 DTC가사용된다. 소비전력이적은 PWM 방식으로 Clock 전압을제어하여출력전압을일정한값으로유지할수있다. 그림 5 ~ 그림 8은 PWM 제어기의블록도를구성하 는각부분의회로를나타내었다. 그림 5(a) 와같이오차증폭기는부하에인가된출력전압을귀환시켜, 귀환된전압과기준전압과의차이를증폭시켜다음단에있는비교기에전달한다. 오차증폭기는차동증폭기와 Second gain stage, Bias회로로구성된다. Gain stage로는소자수와전력소비, 칩면적을줄이기위해인버터를사용하였다. 입력단에주어지는오차증폭기의출력과 Sawtooth Gate 출력파형을서로비교해서 D-filp flop 에들어가는 Clock 신호를발생시킨다. 이때 SG의출력파형이오차증폭기의출력파형보다크면출력은 Low상태이고, SG의출력파형이오차증폭기의출력파형보다작으면 High상태가된다. 비교된출력파형에의해발생된 Clock 신호는 D-flip flop과 Complex Gate, Output Dirver를통하여스위칭소자를 On, Off 시키는 Clock 파형으로바뀌어진다. 따라서이스위칭소자를구동하는 Clock 폭을조절하면출력측에항상안정화된직류전압을얻을수있다. D-filp flop의회로는 Master-Slave 구조이며에지트리거 (Edge Trigger) 가된다. CK 단자가 Low인상태에서 D 단자의정보를가지고있다가 CK 단자의상승엣지에서출력전압이바뀐다. SG는오차증폭기의출력과비교하여원하는 PW(Pulse Width) 를만드는데쓰인다. 출력전압이기준전압보다작으면오차증폭기출력이변하여그 PW를높여주고, 기준전압보다높으면 PW를줄이는방향으로동작한다. SG는크게세부분으로나눌수있다. SG는클럭발생기, 짧은펄스발생기, 삼각파발생기로구성된다. Vpulse를부귀환하면발진을일으킬수있고발진주파수는앞단의바이어스전류와커패시턴스에의해결정된다. 짧은펄스발생회로는신호지연을이용하여구현하였다. NMOS로커패시터를연결한이유는펄스의상승시간을빠르게하기위해서이고, 다음단에연결되는삼각파발생기에서커패시터에저장된전하를순간적으로방전하기위해서그림 3과같이회로를구성하였다. 나머지커패시터는신호지연에사용된다. M1이 Off 되었을때, 커패시터에전압이일정하게상승한다. 어느지점까지상승하다가짧은펄스가 M1에가해지면순간적으로방전을해서삼각파모양을가진다. 커 4986

소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 패시턴스는주파수와바이어스전류를고려해서결정한다.

PWM 제어기는오차증폭기, 비교기, Dead Time 제어기, D-Flip Flop, Complex gate, Output Driver,

4 소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 패시턴스는주파수와바이어스전류를고려해서결정한다. 설계된 PWM 제어기는위와같은원리로동작하며, 기존의 PWM 제어기보다제어기자체소비전력을줄여저전력으로구동하게할수있다. 이션을살펴보면전압이득이 100dB의높은이득을가지도록설계하였다. 3. SPICE 모의실험해석 본논문에서제안하는 SC방식을이용한저전력강압형 CMOS DC-DC Converter에사용되는 PWM 제어기의각블록들을구동해보았다. PWM 제어기는오차증폭기, 비교기, Dead Time 제어기, D-Flip Flop, Complex gate, Output Driver, 발진및톱니파발생기등으로구성되었다. 시뮬레이션은 Cadence Tool을이용하였다. (b) DC 특성곡선 [ 그림 6] 비교기회로 그림 6은비교기블록으로 (b) 동작시뮬레이션을살펴보면기준전압이 2.5V일때, 입력전압이 2.5V보다작을때는출력전압은높은레벨로나타나고, 반대로 2.5V보다크면 0V를얻을수있다. (b) 이득곡선 [ 그림 5] 오차증폭기회로 그림 5 는오차증폭기블록으로 (b) 동작시뮬레 4987

한국산학기술학회논문지제 11 권제 12 호, 2010 발생하게된다. 마지막단에는커패시터에의해서서히충전이일어나고, 앞단의펄스전압에의해순간적으로방전되어삼각파로출력되도록하였다. 설계한삼각파회로의주파수는 200kHz를가진다.

(b) 동작특성곡선 [ 그림 7] D 플립플럽회로 그림 7은 Master Slave D Flip Flop 블록으로패스트랜스터와인버터단으로설계하였고, D와출력단 Q를연결하여 (b) 의시뮬레이션결과처럼 CK과 CKB에의해출력펄스전압은

그뒷단에충전과방전을빠르게하도록 NMOS로커패시터를구현하였다. 그리고여기에서쓰이는또다른커패시터는신호지연을위해사용하였다.

5 한국산학기술학회논문지제 11 권제 12 호, 2010 발생하게된다. 마지막단에는커패시터에의해서서히충전이일어나고, 앞단의펄스전압에의해순간적으로방전되어삼각파로출력되도록하였다. 설계한삼각파회로의주파수는 200kHz를가진다. D-Flip Flop이후 Complex gate블록과 Output Driver블록을지나면서서로상반되는펄스전압 PV1 과 PV2신호가형성되어 SC방식강압형 DC-DC 컨버터회로를제어한다. (b) 동작특성곡선 [ 그림 7] D 플립플럽회로 그림 7은 Master Slave D Flip Flop 블록으로패스트랜스터와인버터단으로설계하였고, D와출력단 Q를연결하여 (b) 의시뮬레이션결과처럼 CK과 CKB에의해출력펄스전압은 CK의 1/2배주파수를가지는신호를출력한다. (a) 회로도 (b) 동작특성 [ 그림 8] Sawtooth Generator 회로그림 8은삼각파발생회로로슈미트트리거의부귀환을이용하여일정한주파수를가지는오실레이터의특성을구현하였다. 그뒷단에충전과방전을빠르게하도록 NMOS로커패시터를구현하였다. 그리고여기에서쓰이는또다른커패시터는신호지연을위해사용하였다. 따라서펄스폭이좁은신호가 (b) 동작특성결과 [ 그림 9] 제안하는저전력 SC 방식강압형 DC-DC 변환기동작시뮬레이션 제안하는 SC방식 CMOS DC-DC Converter의전체회로는그림 9(a) 과같고동작시뮬레이션은그림 9(b) 와같다. 이컨버터의동작및성능을시험하기위해 Cadence Tool을이용하였으며부하저항에따라출력전압을확인해보았다. 입력전압이 5 V이고부하저항 RL =5kΩ 일때출력전압은약 2.5 V이다. 4988

소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 하지만부하저항값이 RL =1kΩ일때약 2.4 V의출력전압을얻었다. 그이유는부하에작은전류가흐르면 MOSFET의 On 저항만큼전압손실이되기때문이다. 이러한방식들과 SC방식의성능을비교해보았다.

6 소형전자기기를위한스위치드커패시터방식의강압형 DC-DC 변환기설계 하지만부하저항값이 RL =1kΩ일때약 2.4 V의출력전압을얻었다. 그이유는부하에작은전류가흐르면 MOSFET의 On 저항만큼전압손실이되기때문이다. 이러한방식들과 SC방식의성능을비교해보았다. 종래의 DC-DC 변환기에는부피를많이차지하고전력소모가큰인덕터를사용하나, SC방식은인덕터가없으므로사이즈측면에서더욱더경제적이며, 효율이종래의벅컨버터방식보다높았다. 따라서이논문에서는인덕터대신 MOS 스위치와커패시터를사용하는 SC 방식을이용하여강압형 CMOS DC-DC Converter를설계하였으며, 전도손실을최소화하기위해 DTC를사용하였다. 입력전압이 5V이며출력전압이입력의반인 2.5V를출력하는 DC-DC 컨버터를설계하였으며스위칭주파수가 200kHz로동작한다. 소비전력이작은 CMOS PWM 제어기를사용함으로써 96 % 이상의전력효율을얻을수있으며, 리플전압은 0.4% 로나타났다. [ 그림 10] 제안하는저전력 SC 방식강압형 DC-DC 변환기의레이아웃 그림 10은제안하는저전력 SC방식강압형 DC-DC 변환기의레이아웃이며, 0.5 um 1-poly 2-metal 공정을이용하여설계하였으며사이즈는 600um 650um이다. [ 표 1] 목표 spec. 과종래의벅스위칭방식과제안하는 SC PWM 방식의모의실험결과비교 Parameter Symb ol Spe c. convention al Buck converter[9 ] Simulation proposed SC PWM converter Units Switching frequency f khz Input Voltage Vin V Output Voltage Vout V Efficiency η % Voltage ripple V % 4. 결론 기존의직류안정화전원인연속제어방식 (Series Regulator) 과단속제어방식 (Switching Regulator) 은전압변화및에너지축적소자로인덕터를사용했고 참고문헌 [1] 노대석, 윤기갑, 김의환, 저압배전선로에연계된분산전원의과도특성해석에관한연구, 한국산학기술학회, Vol. 11, No. 10, [2] K. W. E. Cheng, M. Liu, and J.Wu, "Chaos study and parameter-space analysis of the dc-dc buck-boost converter, " Proc. IEE B, Elect. Power Appl., vol. 150, no. 2, pp , [3] C. Batlle, I. Massana, and A. Miralles, "Lyapunov exponents for bilinear systems. Application to the buck converter, " Int. J. Bifurc. Chaos, vol. 13, no. 3, pp , [4] C. Y. Ho, B. W. Ling, Yan-Qun Liu, P. K. Tam, Kok-Lay Teo, "Optimal PWM Control of Switched-Capacitor DC-DC Power Converters via Model Transformation and Enhancing Control Techniques", Circuits and Systems, IEEE, vol. 55, pp , [5] G. Hoyler, "Voltage Multiplier with Integrated Metalized Switched-Mode Power Converter," Proceeding of the IEEE, Vol.76, pp , [6] T. Das, P. Mandal, "Switched-Capacitor Based Buck Converter Design Using Current Limiter for Better Efficiency and Output Ripple", VLSI Design of IEEE, pp , [7] B. R. Gregoire, "A compact switched-capacitor regulated charge pump power supply, " IEEE J. Solid-State Circuits, vol. 41, no. 8, pp , 4989

한국산학기술학회논문지제 11 권제 12 호, 2010 Aug. 2006. [8] H. Lee and P. K. T.

42, no. 6, pp. 1216-1229, Jun. 2007. [9] Linear Technology, "1.

인제대학교대학원나노시스템공학과재학중 송한정 (Han-Jung Song) [ 정회원 ] 1986 년 2 월 : 한양대학교전자공학부 ( 공학사 ) 1988 년 2 월 : 한양대학교대학원전자공학과 ( 공학박사 ) 2000 년 8 월 : 한양대학교대학원전자공학과

7 한국산학기술학회논문지제 11 권제 12 호, 2010 Aug [8] H. Lee and P. K. T. Mok, "An SC voltage doubler with pseudocontinuous output regulation using a three-stage switchable opamp, " IEEE J. Solid-State Circuits, vol. 42, no. 6, pp , Jun [9] Linear Technology, "1.5A, 200kHz Step-Down Switching Regulator" LT1578 datasheet 권보민 (Bo-Min Kwon) [ 준회원 ] 2009 년 2 월 : 인제대학교나노공학부 ( 공학사 ) 2009 년 3 월 ~ 현재 : 인제대학교대학원나노시스템공학과재학중 송한정 (Han-Jung Song) [ 정회원 ] 1986 년 2 월 : 한양대학교전자공학부 ( 공학사 ) 1988 년 2 월 : 한양대학교대학원전자공학과 ( 공학박사 ) 2000 년 8 월 : 한양대학교대학원전자공학과 ( 공학박사 ) 1988 년 1 월 ~ 1994 년 2 월 : 금성일렉트론선임연구원 1994 년 3 월 ~ 2004 년 2 월 : 충청대학전자정보과부교수 2001 년 3 월 ~ 2004 년 2 월 : University of Florida 방문연구원 2004 년 3 월 ~ 현재 : 인제대학교나노공학부부교수 < 관심분야 > 전자공학, 반도체, 회로설계 < 관심분야 > 전자공학, 반도체, 회로설계 허윤석 (Yun-Seok Heo) [ 준회원 ] 2005 년 2 월 ~ 현재 : 인제대학교나노공학부재학중 < 관심분야 > 전자공학, 반도체, 회로설계 4990

Microsoft Word - Lab.4

Microsoft Word - Lab.4 Lab. 1. I-V Lab. 4. 연산증폭기 Characterist 비 tics of a Dio 비교기 ode 응용 회로 1. 실험목표 연산증폭기를이용한비교기비교기응용회로를이해 응용회로를구성, 측정및평가해서연산증폭기 2. 실험회로 A. 연산증폭기비교기응용회로 (a) 기본비교기 (b) 출력제한 비교기 (c) 슈미트트리거 (d) 포화반파정류회로그림 4.1. 연산증폭기비교기응용회로