DBPIA-NURIMEDIA

Similar documents
제목을 입력하십시오

PowerPoint Presentation

(b) 미분기 (c) 적분기 그림 6.1. 연산증폭기연산응용회로

1_12-53(김동희)_.hwp

실험 5

실험 5

Microsoft Word - Lab.7

제목을 입력하십시오

DBPIA-NURIMEDIA

(b) 연산증폭기슬루율측정회로 (c) 연산증폭기공통모드제거비측정회로 그림 1.1. 연산증폭기성능파라미터측정회로

DBPIA-NURIMEDIA

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Apr.; 28(4),

Microsoft PowerPoint - Ch16

DBPIA-NURIMEDIA

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Sep.; 26(10),

DBPIA-NURIMEDIA

DBPIA-NURIMEDIA

( )1

PowerPoint Presentation

윤경국 김성환 김덕기 를감소시키고역률을향상시킬필요성이대두되고있다. 이상적인입력교류전원은돌발전압과고조파전류가전혀없다. 정류과정의비선형성으로인해 AC 전원측에나타나는불연속적인입력전류는입력전압과같은형상으로정형되어야한다. 역률개선및고조파저감방식은크게두가지- 수동과능동- 로대별

Microsoft Word - LAB_OPamp_Application.doc


Microsoft PowerPoint - Ch8

DBPIA-NURIMEDIA

<333720C0AFC0CEC8A32D4443C1A4C7D5C8B8B7CEB8A65FB0AEB4C25FB4C9B5BF5F C FB7B9B1D6B7B9C0CCC5CD2E687770>

Microsoft Word - KSR2015A135

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Oct.; 27(10),

½½¶óÀ̵å Á¦¸ñ ¾øÀ½

. 서론,, [1]., PLL.,., SiGe, CMOS SiGe CMOS [2],[3].,,. CMOS,.. 동적주파수분할기동작조건분석 3, Miller injection-locked, static. injection-locked static [4]., 1/n 그림

Microsoft Word - Lab.4

실험 5

<35335FBCDBC7D1C1A42DB8E2B8AEBDBAC5CDC0C720C0FCB1E2C0FB20C6AFBCBA20BAD0BCAE2E687770>

- 2 -

À̵¿·Îº¿ÀÇ ÀÎÅͳݱâ¹Ý ¿ø°ÝÁ¦¾î½Ã ½Ã°£Áö¿¬¿¡_.hwp

Microsoft PowerPoint - Ch13

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 29, no. 10, Oct ,,. 0.5 %.., cm mm FR4 (ε r =4.4)

슬라이드 1

DBPIA-NURIMEDIA

Microsoft PowerPoint - Ch15-1

<343020BCDBC7D1C1A42DC8DEB4EBC0FCC8AD20C7C3B7A1BDC3B8A620C0A7C7D D20C0FCB7F9B8F0B5E D F6E BCB3B0E82E687770>

RRH Class-J 5G [2].,. LTE 3G [3]. RRH, W-CDMA(Wideband Code Division Multiple Access), 3G, LTE. RRH RF, RF. 1 RRH, CPRI(Common Public Radio Interface)

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Nov.; 26(11),

Slide 1

Slide 1

Microsoft PowerPoint - Ch16

Microsoft PowerPoint - ch12ysk2015x [호환 모드]

28 저전력복합스위칭기반의 0.16mm 2 12b 30MS/s 0.18um CMOS SAR ADC 신희욱외 Ⅰ. 서론 Ⅱ. 제안하는 SAR ADC 구조및회로설계 1. 제안하는 SAR ADC의전체구조

DBPIA-NURIMEDIA

¼º¿øÁø Ãâ·Â-1

<313920C0CCB1E2BFF82E687770>

KMC.xlsm

Microsoft PowerPoint - 8. 전력

Journal of the Korea Academia-Industrial cooperation Society Vol. 15, No. 3 pp , ISSN 197

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Mar.; 25(3),

NCV8871 을이용한 Sepic 회로설계 VO 와같다. 그림 4 는인덕터전류및전압파형 을나타낸것이다. 전압 시간평형원리에따르면다음 과같은값들을얻을수있다. 1 인덕터 L1 의경우 V L1 I C1 C1 V D1 D1 L1 V C1 I D1 V IN C IN V S1 S

<333920BCDBC7D1C1A42DBCD2C7FC20C0FCC0DAB1E2B1E2B8A620C0A7C7D120BDBAC0A7C4A1B5E520C4BFC6D0BDC3C5CD20B9E6BDC42E687770>

제7회:스위칭전원의 노이즈 대책

10신동석.hwp

박선영무선충전-내지

DBPIA-NURIMEDIA

Microsoft PowerPoint - (공개)의료기기제작1-3.ppt [호환 모드]

Microsoft PowerPoint - ch03ysk2012.ppt [호환 모드]

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Jun.; 29(6),

전력시스템공학

PowerPoint 프레젠테이션

歯동작원리.PDF

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Jun.; 27(6),

<30335FBCDBC7D1C1A42DC4BFC6D0BDC3C5CD20B8D6C6BCC7C3B6F3C0CCBEEEB8A62E687770>

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Sep.; 30(9),

Microsoft PowerPoint - Ch12

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 26, no. 9, Sep GHz 10 W Doherty. [4]. Doherty. Doherty, C

서보교육자료배포용.ppt


8-VSB (Vestigial Sideband Modulation)., (Carrier Phase Offset, CPO) (Timing Frequency Offset),. VSB, 8-PAM(pulse amplitude modulation,, ) DC 1.25V, [2

DBPIA-NURIMEDIA

Microsoft PowerPoint - analogic_kimys_ch10.ppt

슬라이드 1

Microsoft PowerPoint - AC3.pptx

Microsoft PowerPoint - 6. FET 증폭기

?.,,,.. / OSHA( ) NFPA( ) ANSI/ISA( / ) TIA( ) IEC( ) CENELEC( ) IEEE( ).....?,,.. Fluke 160- FC %.,? NEC( ) 100 " / ". ( )....,,,, EMI, RFI.

< BCDBC7D1C1A42DB0A1C0FCB1E2B1E2BFEB20C1F7B7F9C0FCBFF820B8F0B5E22E687770>

슬라이드 1

High Resolution Disparity Map Generation Using TOF Depth Camera In this paper, we propose a high-resolution disparity map generation method using a lo

SEML ppt 서식

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Jan.; 26(1),

DBPIA-NURIMEDIA

슬라이드 1

<343720BFC0BCBAC3B62D4C454420B0A1B7CEB5EE20B1B8B5BFBFEB20C7CFC0CCBAEAB8AEB5E52E687770>

< C6AFC1FD28B1C7C7F5C1DF292E687770>

Microsoft PowerPoint 상 교류 회로

09È«¼®¿µ 5~152s

전력시스템공학

<353520B1E8BFCFBCAE2D20C6C4B7C2B9DFC0FCBFEB B57202E687770>

Microsoft PowerPoint - 250kW PV_PCS_KERI_0327.ppt

°í¼®ÁÖ Ãâ·Â

DBPIA-NURIMEDIA

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Jun.; 27(6),

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE. vol. 29, no. 6, Jun Rate). STAP(Space-Time Adaptive Processing)., -

THE JOURNAL OF KOREAN INSTITUTE OF ELECTROMAGNETIC ENGINEERING AND SCIENCE Jul.; 27(7),

Transcription:

자기구동능동클램프를이용한부스트입력형 ZVS 컨버터에관한연구 논 문 60-4-16 A Study on a Boost-Input Self-Driven Active Clamp ZVS Converter 진호상 * 김희준 (Ho-Sang Jin Hee-Jun Kim) Abstract - This paper proposes a boost-input self-driven active clamp ZVS converter eliminating the extra dirve circuit for the active clamp switch. The converter used the auxiliary winding of the transformer to drive the active clamp switch and to achieve asymmetrical duty control. This paper presents the operation principle and the analyzed results of dynamic characteristics including steady state characteristics of the converter proposed. The experimental results were used to verify the theoretical predictions. A 300W (15V/20A) prototype converter that only exhibited 2-turn winding number in the auxiliary winding was sufficient to drive the active clamp switch on the input voltage of 80V. Finally, the maximum efficiency of 91.2% was achieved for the prototype converter and the proposed converter had stable closed loop characteristic with phase margin 55. Key Words : Boost-input, Self-driven active clamp, ZVS switching, Dead time 1. 서론스위칭전원의소형화를위해서는스위칭주파수를고주파화시켜수동소자들의크기를소형화하는것이다. 그러나스위칭주파수가증가하면서스위칭손실및노이즈발생이증가하는단점이나타난다. 이러한배경하에서기존의 PWM 컨버터와같이전압및전류스트레스가작으며, 공진형컨버터와같이영전압스위칭 (Zero Voltage Switching: ZVS) 을하여스위칭손실을저감시켜고주파에서도고효율의실현이가능하고기존의 PWM 컨버터의제어와동일한방법으로제어가가능한소프트스위칭컨버터가많이연구되고있다 [1],[2]. 이러한소프트스위칭컨버터중에서부스트입력형능동클램프 ZVS 컨버터가최근주목을받고있다. 이컨버터는부스트컨버터와하프브릿지컨버터가결합된형태의컨버터로서능동클램프회로를적용함으로써소프트스위칭의특징뿐만아니라입력측인덕터에흐르는연속의입력전류에의하여 noise 저감면에서도큰장점을갖는다.[3],[4] 또한이컨버터는능동클램프스위치와클램프커패시터로구성되는능동클램프회로를이용하여주스위치의전압스트레스를저감시키는특징도갖고있다. 그러나기존의부스트입력형능동클램프 ZVS 컨버터는능동클램프스위치가부동 (floating) 스위치형태로되어있기때문에스위치를구동하기위해서는별도의구동회로가필요하다.[5] 게다가 ZVS 동작을위해서는주스위치와클램프스위치구동파형에서데드타임이일정한비대칭구동방식을적용해야하는데, 이를위해서는추가로지연회로가필요하게된다. 이러한문제를해결하기위해서본논문에서는자기구동능동클램프를이용한부스트입력형 ZVS 컨버터를제안하였다. 이컨버터는변압기의보조권선을이용하여능동클램프스위치를구동하므로별도의구동회로가필요없으며, 비대칭구동방식을적용할수있으므로 ZVS를위한데드타임구간을일정하게고정시킬수있다. 또한간단한 R-C 지연회로를통해데드타임을설정할수있다. 2절에서는제안된컨버터의회로구성및동작원리를설명하고, 정상상태해석결과를제시하였다. 3절에서는능동클램프스위치의자기구동방식에관하여설명하였다. 4절에서는상태공간평균화기법을적용하여동특성해석을하였다. 그리고 5절에서는동특성해석을바탕으로보상회로를적용하여폐루프특성을알아보았다. 마지막으로 6절에서는 300W급의컨버터를제작하여제안된컨버터의동작및동특성해석결과를실험을통해입증하였다. 2. 회로구성과동작원리및정상상태해석 2.1 회로구성과동작원리 * 준회원 : 한양대전자전기제어계측공학과석사과정 교신저자, 시니어회원 : 한양대전자시스템공학과교수 E-mail : hjkim@hanayang.ac.kr 접수일자 : 2010년 12월 22일최종완료 : 2011년 2월 12일 그림 1은자기구동능동클램프를이용한부스트입력형 ZVS 컨버터의회로도이다. Q 1 과 L i 는주스위치와입력인덕터를나타내며, Q 2 와 C 2 은능동클램프회로를구성한다. C 1 는큰용량의커패시터로주스위치 Q 1 이도통할때출력측으로에너지를공급하는전압원으로동작한다. N 1 과 N a 는 자기구동능동클램프를이용한부스트입력형 ZVS 컨버터에관한연구 781

전기학회논문지 60 권 4 호 2011 년 4 월 그림 1 자기구동능동클램프를이용한부스트입력형 ZVS 컨버터의회로도 Fig. 1 Circuit diagram of the boost-input self-driven active clamp ZVS converter 변압기의 1차측권선수과보조권선의권선수를나타낸다. 1차측권선과결합된보조권선을이용하여별도의구동회로없이도스위치 Q 2 의구동전압을생성할수있다. R-C 지연회로는스위치 Q 1 과 Q 2 가동시에차단되는데드타임을설정하여두스위치의 ZVS 동작이가능하게한다. 그림 2는이론적인동작파형을나타낸다. 각부의동작파형을보면 (t 1-t 2) 와 (t 4-t 5) 의두개의데드타임구간이존재한다. 주스위치 Q 1 과클램프스위치 Q 2 가영전압스위칭으로동작하기위해서는이두개의데드타임구간이일정해야한다. 대칭제어방식을이용하여구동할경우두스위치의도통시간이상보대칭적으로변하기때문에하나의스위치가가질수있는최대의시비율은 0.5 이내로제한되며, 시비율의변화에따라데드타임구간이변하므로영전압스위칭을실현하기가매우어렵다. 이를해결하기위해서제안된컨버터에는대칭제어방식과달리스위치의도통시간이서로비대칭적으로변하는제어방식을적용하여일정한데드타임구간을확보한다. 그림 3은제안된컨버터의모드별등가회로를나타낸다. 각구간별동작을상세히설명하면다음과같다. 1) 모드 1 (t 1-t 2): t 1 에서 Q 1 이턴오프가되면자화인덕턴스와누설인덕턴스및 C Q1, C Q2 의공진에의하여 C Q1 은충전이되고 C Q2 는방전이된다. Q 2 양단의전압이영전압이된후에도자화인덕턴스와누설인덕턴스의여분의에너지에의해스위치 Q 2 의역병렬다이오드 D Q2 로전류 i Q2 가흘러 Q 2 는영전압상태를유지한다. 출력측에서는환류모드로출력인덕터 L o 에축적되었던에너지를출력측으로방출시킨다. 여기서 C Q1, C Q2 는각각스위치 Q 1 및 Q 2 의기생커패시턴스를나타낸다. 2) 모드 2 (t 2-t 3): Q 2 의역병렬다이오드 D Q2 의도통이계속되고, t 2 에서 Q 2 가턴온되면서 Q 2 의영전압스위칭이이루어진다. 3) 모드 3 (t 3-t 4): 이구간에서는 D Q2 의도통이지속되다가전류 i Q2 의극성이바뀌면서채널이도통되기시작한다. 출력측에서는다이오드 D 3 만이도통되면서출력인덕터 L o 가에너지를축적하게되는데이때에너지는입력측으로부터공급받는다. 그림 2 이론적동작파형 Fig. 2 Theoretical waveform 4) 모드 4 (t 4-t 5): t 4 에서 Q 2 가턴오프되면자화인덕턴스와누설인덕턴스및 C Q1, C Q2 의공진에의하여 C Q1 은방전이되고 C Q2 는 782

Trans. KIEE. Vol. 60, No. 4, APR, 2011 (a) 모드 1 (b) 모드 2 (c) 모드 3 (d) 모드 4 (e) 모드 5 (f) 모드 6 그림 3 모드별등가회로 Fig. 3 Equivalent circuit for each mode 충전된다. Q 1 양단의전압이영전압이된후에도자화인덕턴스와누설인덕턴스의여분의에너지에의해 Q 1 의역병렬다이오드 D Q1 으로전류 i Q1 가흘러 Q 1 은영전압상태를유지한다. 출력측에서는환류모드로출력인덕터 L o 에축적되었던에너지를출력측으로방출시킨다. 그림 4는제안된컨버터에있어서스위치의도통및차단의동작상태에대응한등가회로를나타낸다. 여기서 r 1, r 2 는인덕터의권선저항을나타내며 r c 는출력커패시터의 ESR을나타낸다. 5) 모드 5 (t 5-t 6): Q 1 의역병렬다이오드 D Q1 의도통이계속되고, t 5 에서 Q 1 이턴온되면서영전압스위칭을한다 6) 모드 6 (t 6-t 7) Q 1 의채널을통해전류가흐르고, 출력측에서는출력인덕터 L o 가에너지를축적하게되는데이때에너지는 C 1 로부터공급받는다. (a) 상태 1 (Q 1 : on, Q 2 : off) 2.2 정상상태해석 해석의간결함을위해다음의사항을가정한다. 1. 모든반도체소자는이상적인소자로한다. 2. 데드타임은스위칭주기에비해매우짧은기간이므로무시한다. 3. (t 2-t 3) 와 (t 5-t 6) 의구간은무효전력의구간이므로해석에서제외한다. (b) 상태 2 (Q 1 : off, Q 2 : on) 그림 4 등가회로 Fig. 4 Equivalent circuit 자기구동능동클램프를이용한부스트입력형 ZVS 컨버터에관한연구 783

전기학회논문지 60 권 4 호 2011 년 4 월 그림 4의등가회로에서인덕터전류 i 1 과 i 2 와각각의커패시터전압 v c1, v c2, v co 를상태변수로택하고, 각상태에대한방정식을구하면다음과같다. 여기서 N은변압기 T의 1, 2차측권선비를나타낸다. 상태 1 에서의상태방정식 : 상태 2 에서의상태방정식 : 상태 1에서의시비율을 d라하면상태 2에서의시비율은 (1-d)=d' 이다. 식 (1) 및식 (2) 을이용하여평균화된상태방정식을구하면식 (3) 과같다. (3) 정상상태에서는상태변수,,,, 는직류값 (1) (2) I 1(=I i), I 2(=I o), V c1, V c2, V co(=v o) 로되어모든미분항은 0이된다. 따라서그결과를정리하면정상상태에서의해석결과로서다음과같은식을얻을수있다. 식 (4) 로부터정상상태에서의입출력전압비와 V c1, V c2 를구하면다음과같다. 이식으로부터기생요소인인덕터의권선저항및커패시터의 ESR을무시하면, 다음과같이간략화된정상상태해석결과를얻을수있다. 3. 능동클램프회로의자기구동 그림 5는제안된컨버터에있어서스위치의구동파형과변압기보조권선의전압파형을나타낸다. V gs1 은주스위치 Q 1 의구동신호이며 V Na 는보조권선의전압파형이다. 그리고 V gs2 는클램프스위치 Q 2 의구동신호를나타낸다. 이그림에서 t d1 과 t d2 는데드타임을나타내며, V tn 은 Q 2 의문턱전압을나타낸다. 비대칭제어방식을적용하기위해 Q 1 의도통구간이증가하면 Q 2 의도통구간은이와반대로감소를하게되고, 반대로 Q 1 의도통구간이감소하면 Q 2 의도통구간은증가할필요가있다. 이는변압기의 1차측전압파형을통해얻을수있다. 그림 4에서알수있듯이 V Na 의파형은변압기의 1차측파형에비례하며 Q 1 의구동신호 V gs1 과비대칭적으로동작하는것을알수있다. Q 1 과 Q 2 가동시에차단되었을때 V Na 의전압파형을 R-C 지연회로를거치게하여클램프스위치의구동파형 V gs2 를생성하게함으로써데드타임이발생한다. (4) (5) (6) 784

Trans. KIEE. Vol. 60, No. 4, APR, 2011 식 (3) 에서각회로변수의소신호미소변동을고려하고선형화과정을거쳐수식을정리한후 Laplace 변환을수행하면식 (10) 과같은주파수영역의방정식을얻을수있다. 그림 5 자기구동파형및관련파형 Fig. 5 Waveforms of the self-driven signal and associated signals (10) 그림 5로부터능동클램프회로를자기구동시키기위해서는 V gs2 의전압이 Q 2 의문턱전압이상이되어야한다는것을알수있다. V gs2 의전압파형이상승할때의표현식을구하면식 (7) 과같이된다. 식 (10) 을이용하여컨버터의제어전달함수를구하면다음과같다. (11) (7) 여기서 여기서 D는주스위치의시비율, 를나타낸다. 단 C iss 는 Q 2 의입력커패시턴스를나타낸다. t d1 을 V gs2 전압파형이상승할때의데드타임이라정의하면 V gs2 는 t=t d1 에서 V tn 이된다. 이는식 (7) 로부터얻을수있으며다음과같이나타낸다. (8) 능동클램프회로를자기구동시키는데필요한보조권선의권선수 N a 는식 (8) 을이용해다음과같이나타낼수있다. (9) (12) 4. 동특성해석제안된컨버터는출력전압의안정화를위한부궤환제어회로를가진다. 이부궤환회로에는컨버터의제어전달함수와함께폐루프를형성하여높은안정성을필요로하므로보상회로의설계가요구된다. 이를위해서는동특성해석을통한컨버터의제어전달함수를구할필요가있다. 자기구동능동클램프를이용한부스트입력형 ZVS 컨버터에관한연구 785

전기학회논문지 60권 4호 2011년 4월 C1 2640μF C2 1μ F Vc1 80V Vc2 111V R 0.75Ω D 0.28 N 3 fs 50kHz (13) 그림 7은 Matlab과 표 1을 이용하여 얻은 컨버터 루프이 득의 시뮬레이션 결과를 나타낸다. 이 그림에서 위는 이득 을 나타내며, 아래의 결과는 위상변화를 나타낸다. 시뮬레이 션 결과, 교차주파수 약 1.2kHz, 위상여유 42.4 의 안정한 폐 루프 특성을 보이고 있음을 알 수 있다. 가 되고, 를 나타낸다. 5. 보상 및 폐루프 특성 그림 6은 컨버터의 제어회로를 나타낸다. 회로의1차 측과 2차 측의 절연을 위해 opto-coupler를 사용하였다. 오차증폭 기는 2-pole, 1-zero의 보상으로서 R5=1.9kΩ, R6=2kΩ, C3=220nF, C4=180nF의 정수값을 이용하였다. 그림 7 루프 이득 시뮬레이션 결과 Fig. 7 Simulation result of loop gain 6. 실험결과 그림 6 제어회로 Fig. 6 feedback circuit 4절에서 구한 컨버터의 제어전달 함수를 이용하여 컨버터 의 루프이득을 구하면 다음과 같다. (14) 그림 8은 표 2에 나타낸 정수를 이용하여 구현한 300W급 의 부스트 입력형 자기구동 능동 클램프 ZVS 컨버터의 사 진이다. 시비율 D=0.28, 데드타임 td1=0.1μs, 그리고 Vtn을 4V라 가 정했을 때, 식(9)과 표 2의 값에 의해 능동 클램프 회로의 자기구동에 필요한 보조권선의 권선수는 1.9턴으로 계산되 며 최종적으로는 2턴으로 정하였다. 여기서 A(s)는 오차증폭기의 이득, 1/Vm은 비교기의 이 득, Ac는 opto-coupler의 이득을 나타내는데, 그 값은 각각 Vm=3, Ac=2.6이다. 표 1은 이 컨버터의 각 회로 정수값을 나타낸다. 표 1 시뮬레이션 정수 값 Table 1 Simulation parameters 786 Vi 80V Vo 15V Li 220μF r1 0.64Ω Lo 21μF r2 0.32Ω Co 1880μF rc 0.03Ω 그림 8 제안된 300W급 컨버터의 사진 Fig. 8 A photograph of 300W prototype converter proposed

Trans. KIEE. Vol. 60, No. 4, APR, 2011 표 2 컨버터설계사양 Table 2 Converter specification 입력전압출력전압출력전류출력전력스위칭주파수 V i=80v V o=15v I o=20a P o=300w f s=55khz IRFP4768PBF Q 1, Q 2 C iss=10.88nf C 1 C 2 R C 2640μF 1μF 1Ω 200pF N 1 15 변압기권선비 (n=n 1/N 2) n=3 그림 11 데드타임 t d2 를측정하기위한실험파형 Fig. 11 Experimental waveforms to measure the dead time t d2 그림 9는클램프스위치 Q 2 의 V ds2 와 V gs2 의파형을나타낸다. 이파형으로부터측정된 V ds2 와 V gs2 의피크대피크값은 110V와 20.5V이다. 측정된 V ds2 의값은계산치인 111.1V에근접함을알수있다. 그림 10과그림 11은 V gs1 과 V gs2 의파형을나타낸다. 측정된데드타임 t d1 은 0.125μs, t d2 는 0.1μs이다. 100 50 T(s) Simulation Experiment Magnitude(dB) 0-50 -100 그림 9 V ds2 와 V gs2 의실험파형 Fig. 9 Experimental waveforms of V ds2 and V gs2-150 10 2 10 3 10 4 Frequency(Hz) (a) 이득 100 0 T(s) Simulation Experiment Phase(deg) -100-200 -300 그림 10 데드타임 t d1 을측정하기위한실험파형 Fig. 10 Experimental waveforms to measure the dead time t d1-400 10 2 10 3 10 4 Frequency(Hz) (b) 위상그림 12 제안된컨버터의루프이득 Fig. 12 Loop gain of proposed converter 자기구동능동클램프를이용한부스트입력형 ZVS 컨버터에관한연구 787

전기학회논문지 60 권 4 호 2011 년 4 월 30 참고문헌 Output Voltage [V] 25 20 15 10 5 0 0 2 4 6 8 10 12 14 16 18 20 22 Output Current [A] 그림 13 로드레귤레이션 Fig. 13 Load regulation Efficiency [%] 100 95 90 85 80 75 70 0 5 10 15 20 Output current [A] 그림 14 효율 Fig. 14 Efficiency 7. 결론 [1] Liu, K. and F. C. Lee, Zero voltage switching technique in DC-DC converters, IEEE PESC86, pp. 58-70, 1986. [2] Jong-Lick Lin, and Chin-Hua Chang, Small-signal modeling and control of ZVT-PWM boost converters, IEEE Trans action on power Electronics, Vol. 18, No1, pp. 2-10, 2003. [3] Heldwem M.L. Ferrari de Souza, A. Barbi, I, A primary side clamping circuit applied to the ZVS -PWM asymmetrical half-bridge converter Power Electronics Specialists Conference, 2000.PESC 00. 2000 IEEE 31stannual, Vol. 1, pp.199-204. [4] S.Korotkov, V.Meleshin, A. Nemchinov, and S. Fraidlin, Small-signal modeling of soft switched asymmetrical half-bridge dc/dc converter, IEEE APEC95, pp.707-711, 1995. [5] Bum-sun Lim, Hee-Jun Kim, and Won-Sum Chung, A self-driven active clamp forward converter using the auxiliary winding of the power transformer,, IEEE Transactions on Circuit And Systems, Vol. 51, No.10, pp. 549-551, October 2004. [6] Sung-Nam Kim, Yong-Seung Oh, Hee-Jun Kim "Dynamic characteristics of Boost Input Type ZVS Converter using the Active Clamp Circuit",Trnas. KIEE. Vol.51B, No. 10, pp. 595-600. Oct. 2002. [7] Y. H. Leu and C. L. Chen, Improved asymmetrical half-bridge converter using a tapped output inductor filter, IEEEProc-Electr. PowerAppl, Vol. 150, No. 4, pp. 417-423, 2003. Polymer Science Part B : Polymer Physics Vol. 40, No. 1, pp. 1-9 (2002). [8] 정진법, 김희준 Boost 입력형능동클램프 DC-DC 컨버터의제어특성, 전력전자학회하계학술대회, pp. 510-513, 2001 본논문에서는자기구동능동클램프회로를사용하는부스트입력형 ZVS 컨버터를제안하였으며동작원리에대한정상상태해석과동특성해석및실험결과를통하여제안된컨버터의타당성을입증하였다. 최대효율은 91.2% 이며교차주파수 1.2kHz에서위상여유 55 의안정한루프이득을가진다. 이컨버터는보조권선을사용한자기구동회로를이용하여능동클램프스위치에사용되는별도의구동회로를제거하였으며, 동특성해석을이용한오차증폭기의보상을통해컨버터의안정성을향상시켰다. 이런특징으로인해제안된컨버터는향후직류전원장치에폭넓게응용될수있을것이다. 그림 12는제작된컨버터의루프이득을측정한결과이며그림 7의루프이득시뮬레이션결과와비교하였다. 5kHz 이상의고주파영역에서오차가발생하고있음을알수있다. 이는해석의간결함을위해가정한조건들과고주파영역에서의측정오차등에기인하는것으로생각된다. 실제측정된컨버터의위상여유는교차주파수약 1.2kHz 에서 55 로안정한폐루프특성을나타내고있다. 그림 13은제안된컨버터의로드레귤레이션을나타낸다. 마지막으로그림 14는제안된컨버터의효율을측정한결과이다. 최대측정효율은 91.2% 이다. 저자소개 진호상 ( 陳昊相 ) 1983년생. 2009년한양대학교전자정보시스템공학과졸업. 2011년동대학원전자전기제어계측공학과졸업 ( 석사 ). E-mail : hosang83@hanyang.ac.kr 김희준 ( 金熙峻 ) 1954년생. 1976년한양대학교전자공학과졸업. 1978년동대학원전자공학과졸업 ( 석사 ). 1986년일본큐슈대학교대학전자공학과졸업 ( 공박 ). 1987년~현재한양대학교전자시스템공학과교수. Tel : 031-400-5164 Fax : 031-407-9930 E-mail : hjkim@hanyang.ac.kr 788