Chapter 6. Feld Effect Transstor ( 전계효과트랜지스터 )
6.1 트랜지스터동작 트랜지스터 (Transstor) 두단자를통하는전류가제 3의단자의전류또는전압에변화에의해제어될수있게해주는 3단자소자. 제어특성으로인해작은교류신호를증폭하거나온 (on) 상태에서오프 (off) 상태로, 그리고다시원상태로스위칭시키게해줌. 증폭과스위칭역할을하는소자. 트랜지스터의동작 증폭 (Amplfcaton) : 전기적인신호, 빛, 음향등에의한신호의진폭을증대시킴스위칭 (Swtchng) : 신호의 On/Off 전환
6.1.1 부하선 부하선 : 도해적인소자방정식과해석적인소자방정식을결합하여정상상태에서의회로의 D ( 회로전체 전류 ) 와 v D ( 비선형소자에인가된전압 ) 를얻는방법 회로방정식 E R D v D D f(v D ) ( 부하선 ) D =0 인경우 Fg. 6-1 단자비선형소자 (a) 바이어스회로 (b) I- 특성과부하선 제 3 단자를추가함으로써 v G 값에의존하는 D -v D 곡선군을얻을수있으며, v G 값에관계없이 D 와 v D 의값은부하선상의점들로부터얻어짐 Fg. 6- 제 3단자에서의전압 G 에의하여제어될수있는 3단자비선형소자 (a) 바이어스회로 (b) I-특성과부하선 G =0.5 이면 I D 와 D 의직류값은점선으로보인것과같다
6.1. 증폭과스위칭 증폭 (Amplfcaton) 제어전압에교류전압을첨가해주면 v G 에작은변화를주어 D 의큰변화값을얻을수있음. 게이트전압을제어하여전류를증폭하는소자 : 전계효과트랜지스터 ( 전압제어 ) 작은베이스전류가소자의전류를변화시키는소자 : 쌍극성트랜지스터 ( 전류제어 ) 스위칭 (Swtchng) v G 를적당히변화시켜트랜지스터의동작점 (basng pont) 을부하선의아래쪽에서부터거의정상까지스위칭할수있음. 3단자로제어할수있는스위칭방식은디지털회로에서유용함. 기계식으로제어가불가능한곳에사용할수있음
6. 접합 FET 접합트랜지스터 (Juncton Feld Effect Transstor; JFET): 전압가변성인 p-n접합의공핍영역폭이전도성채널의유효단면적을제어하는트랜지스터소자. 전류 I D 는두개의 p + 영역사이의 n채널을통하여흐름. p + 영역과채널사이에역방향바이어스를인가하면공핍영역이 n형물질쪽으로침입하고, 이채널의유효폭이제한됨. 채널영역의저항률은도핑에의해결정되므로채널저항은유효단면적의변화에따라변하게됨. FET 에서중요한역할을하는부분 소스 (Source): 전자가흘러나오는채널의끝드레인 (Dran): 소스에서흘러나온전자가흘러가는끝게이트 (Gate): 전압을인가하여채널의폭을조절하는 p + 영역 (n채널일경우 )
6. 접합 FET - D + S G D - G + I D p + n p + (a) G 고농도로도핑된 p + 영역에서는전도도가크므로각게이트의전위는전체적으로균일하다고가정할수있으나저농도로도핑된채널에서는위치에따라전위가변화됨 Fg. 6-3 접합 FET 의단순화된단면도 (b) (a) 트랜지스터의기하하적구조 (b) 채널의세부도와 G =0 이고, I D 가작을때채널에따른전압변화
6..1 핀치오프와포화 선형영역 (lnear range) 게이트와소스는단락되어있어 ( G = S =0) x=0에서의전위는게이트영역의모든곳에서의전위와동일함. 매우작은전류가흐를때공핍영역의폭은평형상태의값과거의동일함. Fg. 6-4 게이트바이어스가 0일때 D 에대한 JFET의공핍영역 : (a) 선형영역역방향바이어스는비교적드레인근처에서크고 ( GD = - D ), 소스근처에서 0으로감소공핍영역은드레인부근에서채널속으로확장되어유효채널단면적은제한채널저항의증가로인해전압-전류는선형적관계로부터이탈
6..1 핀치오프와포화 핀치오프근처 (near pnch-off) 전류 I D 가증가함에따라전압 x 는드레인부근에서는크고, 소스부근에서는작아짐 G =0 일때게이트 - 채널사이접합에서각점을가로질러나타나는역방향바이어스는 x 와동일 핀치오프 : 드레인전압이충분히클때드레인지역에서공핍지역이서로만나채널이죄어지는현상 Fg. 6-4 게이트바이어스가 0 일때 D 에대한 JFET 의공핍영역 : (b) 핀치오프근처
6..1 핀치오프와포화 핀치오프를넘어선경우 전압과전류가더욱증가함에따라채널영역은공핍영역으로인하여더욱제한되고, 채널저항은더욱증가 D 가증가함에따라공핍영역이드레인부근에서서로맞닿아서채널을핀치오프핀치오프가발생하면전류는근사적으로핀치오프의값에서포화일단채널로부터전자들이공핍영역의전계로들어가면이들은완전히표동하여결국양의전위인드레인의접촉부로흐름 Fg. 6-4 게이트바이어스가 0 일때 D 에대한 JFET 의공핍영역 : (c) 핀치오프를넘어선경우
6.. 게이트제어 음의게이트바이어스영향 채널저항증가 G 가음으로됨에따라공핍영역이증가하여유효채널폭감소 낮은전류값에서핀치오프를유기 핀치오프상태는보다낮은 DS 전압에서도달되며, 포화전류는 G =0인경우보다감소핀치오프전압을넘어서면 I D 는 G 에의하여제어 G 를변화시킴으로써교류신호증폭가능 Fg. 6-5 음의게이트바이어스영향 (a) G 가음으로됨에따른공핍영역폭의증가 (b) G 가변화됨에따른채널에대한전류-전압곡선군
W ε( 0 ) Na N q NaNd ( 공핍영역의폭 ) W( xl) ( qn 6.. 게이트제어 핀치오프전압의수식적고찰 드레인에서의채널폭은역바향바이어스를핀치오프까지증가시킴에따라균 일하게감소된다고가정 게이트와드레인사이의역방향바이어스가 GD 이면 GD d 1/ ) d 1/ 공핍영역을무시할때채널의금속학적반쪽폭 0 은 GD 에비해무시할수있고, p + -n 접합의공핍영역은주로채널쪽으로확장된다고가정 Fg. 6-6 계산을위하여치수와미소체적을정의한채널의개략도
6. 접합 FET 채널의드레인단에서다음의경우에핀치오프발생 h( x L) a W( x L) 0 W( x L) a 핀치오프에서의 GD 를 p 로정의하면 1 P P qn d qa N d a 공핍영역을무시할때채널의금속학적반쪽폭 핀치오프전압 p 는 postve 이며, D 와 G 의관계는 P GD (pnch off) G D Fg. 6-6 계산을위하여치수와미소체적을정의한채널의개략도
6..3 전류 - 전압특성 ) ( x h Z dx dr (Z: z- 방향으로의채널깊이 ) dx d x h Z dr d I x x D ) ( (h(x) 항은 x 에서의채널폭 ) 채널전류의수식적고찰핀치오프에서의 I D 에대한식을구하고, 핀치오프를넘어선포화전류는이값으로거의일정하게유지된다고가정함. n- 형채널물질의미소체적 (Zh(x)dx) 의저항은전류는채널의거리에따라변하지않으므로거리 x 에서의채널의반쪽폭은게이트와채널간의국부적인역방향바이어스 Gx 에의존하므로 /, d p x G Gx N qa 1 1 1 ) ( ) ( ) ( p G x d Gx a qn a x W a x h
여기서 G 0 az/ρl; G 0 는게이트전압이없고드레인전류가낮은값을가질때의채널의전도도를의미한다. dx I d Za D x P G x 1 1 3 3 0 3 3 P G D P G P D P D G I dx d x h Z I x D ) ( 1 1 ) ( p G x a x h D - G = p 인핀치오프이전까지만타당 6..3 전류 - 전압특성드레인전류계산방법
6..3 전류 - 전압특성 포화전류 핀치오프 ( D - G = p ) 에서의값으로일정하게유지되고있다고가정하면 포화전류 : I D ( sat.) 3/ 1 G G G o p 3 3 P p 여기서 포화전류는 G 가 0 일때가장크며, G 가음으로갈수록감소 상호전달컨덕턴스 (Mutual transconductance) D P 1 G P 포화영역으로바이어스된소자의게이트전압변화에따른드레인전류의 변화 ; 상호전달컨덕턴스 g m 한편, 1 I ( sat.) D G ( sat.) G 0 1 (S or G P G I D( sat.) I DSS 1, ( G는음) P A/) 여기서 I DSS 는 G =0 일때의포화드레인전류
6.3.1 GaAs MESFET 금속 - 반도체 FET (Metal-Semconductor Feld Effect Transstor, MESFET) p-n 접합대신금속 - 반도체접합에역방향으로바이어스된쇼트키장벽을이 용하여, 공핍층을형성하여채널의폭을조절하는 FET * 쇼트키장벽의단순한구조로인해 MOSFET 보다정밀한기하학적구조로제작가능 확산과정이공정에전혀포함되지않으므로정밀한기하학적구조를이룰 수있으며, 매우작은크기로제작가능 고속디지털또는마이크로파회로에유용 * S 보다큰이동도와캐리어표동속도를갖는 III- 족화합물 MESFET 소자의경우는고속동작
6.3.1 GaAs MESFET 리소그래피공정으로소스와드레인의저항성 (Ohmc) 접촉을형성하기위한금속 (Au-Ge) 층과게이트의 Schottky barrer 를형성하기위한금속 (Al, T, W, Au) 층을형성 반절연성 GaAs 기판위에얇은 n-gaas 층을에피텍시로성장 소자는 n 영역을관통하여반절연성기판까지식각함으로써다른소자와격리가능 Fg. 6-7 반절연성기판위에에피택셜방식으로성장시킨 n 형 GaAs 에형성한 GaAs MESFET. GaAs 에서의쇼트키세이트를형성하기위해일반적으로사용하는 금속은 Al 또는 T, W, Au 합금이다. 저항성소스및드레인접촉은 Au 와 Ge 의 합금을이용할수있다. 이예에서소자는 n 형영역을관통하여반절연석기판 까지식각을함으로써같은칩에있는다른소자와격리된다.
GaAs MESFET 의특징 6.3.1 GaAs MESFET S 대신 GaAs를사용함으로써보다큰전자의이동도를얻을수있음. GaAs는보다높은온도에서동작이가능 (S보다큰밴드갭으로인해열적으로보다안정됨 ) GaAs MESFET 의제작방법 반절연성 GaAs기판으로부터시작하여표면에각트랜지스터의영역인얇은 n형층을 S 또는 Se와같은 I족의도너불순물을주입시켜형성함. 방사손상을제거하기위해열처리가필요함. n형층을에피택셜성장으로형성하였을경우에는열처리가불필요. n형층을형성하기위하여이온주입법을상용한 GaAs MESFET이집적회로에서가장널리사용되고있음.
6.3. 고전자이동도트랜지스터 (HEMT) III- 화합물반도체를사용하여 MESFET 를제작하여이들이종접합을이용할수있게하는에너지대역간극의특성을사용하여제작한소자 에너지대역간극이큰장벽 (AlGaAs) 에변조도핑하여전자는도핑된 AlGaAs 로부터우물로떨어지고그곳에포획되어전도성 GaAs 를형성하게됨 : 차원전자가스형성 도너는 GaAs 층이아닌 AlGaAs 층에있으므로우물내의전자는불순물산란을겪지않음. GaAs 우물에따른채널을갖는 MESFET 를제작하면우물안에있는전자의산란이줄어들고결과적으로이동도가증가하는것을이용할수있음. 이동도가증가하는효과는격자산란이줄어드는저온에서특히강하게나타남. AlGaAs 의도너로부터생성된자유전자는에너지대역간극이적은 GaAs 층으로확산되며, 이들은 AlGaAs/GaAs 계면의전위장벽에의해되돌아갈수없음. Fg. 6-8 (a) 변조도핑에서전도대만을나타낸개략도 (b) 불순물이도핑되지않은 GaAs층에전자를포획하기위해단일이종접합을이용
6.3. 고전자이동도트랜지스터 (HEMT) 변조도핑전계효과트랜지스터 (Modulaton Doped Feld Effect Transstor, MODFET) 또 는고전자이동도트랜지스터 (Hgh Electron Moblty Transstor, HEMT) 도핑된 AlGaAs 와도핑되지않는 GaAs 양자우물이나이종접합을사용해만든소자 HEMT 의장점 : 전리된불순물산란을제거하면서게이트에아주가까운얇은층에 많은전자밀도가위치하게할수있음. 정상적인동작조건하에서 HEMT 의 AlGaAs 층은완전히공핍되며, 전자는이종접합 에구속되어있으므로소자의동작은 MOSFET 과아주유사함. HEMT 의높은성능은매우높은차단주파수와빠른입출력시간을갖는소자로나타남. AlGaAs/GaAs, InGaAs/InP, InGaAsP/InP, InGaAs/InAlAs
6.3.3 단채널효과 채널길이가짧아지는경우의 JFET 과 MESFET 속도 - 전계곡선에서간단한구분적 pecewse-lnear approxmaton 임게전계 E c 에이르기까지는일정한이동도의존성을가짐그이상의전계에서는일정한포화속도 v s 를갖는것으로가정 d E 1 E / s Fg. 6-9 고전계에서전자의속도포화효과 (a) 전계가증가함에따라표동속도가포화되는근사 (b) 속도가포화된경우에대한드레인전류-전압특성. 게이트전압이증가함에따른곡선사이의공간이거의일정함을보여준다
6.4 금속 - 절연체 - 반도체 FET MIS(Metal-Insulator-Semconductor) FET oltage controlled devce 채널전류는채널로부터절연체 (Insulator) 에의해분리된게이트전극에인가되는전압에의해제어됨 ; 절연게이트전계효과트랜지스터 (Insulated-gate feld-effect transstor, IGFET) 라고도부름. MOS(Metal-Oxde-Semconductor) FET 반도체로 S를, 절연체로 SO 를, 그리고게이트전극으로금속이나고농도로도핑된다결정실리콘을사용함.
6.4.1 기본동작과제조 Fg. 6-10 증식형 n 채널 MOSFET: (a) 소자단면도와채널에따른평형에너지대역도 (b) 게이트전압에관한함수의드레인전류 - 전압출력특성
6.4.1 기본동작과제조 평형상태 MOS 의에너지밴드다이어그램에서 Ferm level 은평탄 n + 소스 / 드레인영역에서전도대는페르미준위와가깝게위치해있는반면, p + 형물질에서는가전자대가페르미준위와더가까움따라서전자가소스에서드레인으로가기위해서는전위장벽을넘어야함. 결과적으로평형상태에서전류는흐르지않음 게이트에 (+) 전압인가 게이트산화막아래에있는정공이기판으로밀려나면서공핍영역이형성되고, 음의전하유기 유기된전자는채널을형성하며, 드레인에서소스로전류가흐름 가전자대가페르미준위로부터멀어지게아래로움직이면서전위장벽을낮춤게이트전압이문턱전압 (threshold voltage, T ) 이상이되면장벽높이가감소하여드레인에서소스로전류흐름발생 (gate-controlled potental barrer) 문턱전압은채널을유기시키기위해필요한최소게이트전압의미
6.4.1 기본동작과제조 동작모드에따른분류 공핍형모드 (Depleton mode) : Normally-on 일부 n 형채널의소자는 0 의게이트전압에서이미채널을갖고있어서, 사실상이소자를 차단상태로만들기위해음의게이트전압이필요 정상전도상태에있는소자를공핍형트랜지스터라함 평형상태에이미존재하는채널을공핍시키기위해게이트전압을인가해야하기때문 증식형모드 (Enhancement mode) : Normally-off 일반적인 MOSFET 트랜지스터는게이트전압이 0 일때정상차단상태로되어있음 전도성채널을유기하기에충분한게이트전압을인가함으로써증식형으로동작
6.4.1 기본동작과제조 동작영역 ( 선형영역 ) 전자가 p형기판에유기되어채널이소스와드레인사이에형성채널은소스와드레인영역에연결되기때문에그구조가전기적으로유기된 n-형저항으로취급가능 GS 가증가할수록더많은전자가채널에존재드레인전류는드레인전압에따라선형적으로증가 Fg. 6-11 다른동작조건하에서의 n 채널 MOSFET 단면 (a) G > T 와 D < ( G - T ) 에대한선형영역
6.4.1 기본동작과제조 동작영역 ( 포화영역근처 ) 드레인전류가증가함에따라채널내 potental은소스의 zero로부터드레인부근의인가된드레인전압까지변화 (Ohmc voltage drop 발생 ) 게이트와채널사이의전압차가소스부근의 G 에서드레인끝근처의 G - D 까지감소 G - D = T 에서 pnch-off 발생 Fg. 6-11 다른동작조건하에서의 n ( 공핍영역 ) 채널 MOSFET 단면 (b) 핀치오프, G > T 와 D = ( G - T ) 에대해포화개시
동작영역 ( 포화영역 ) 6.4.1 기본동작과제조 드레인바이어스가 DSAT 이상증가하면 pnch-off 영역은소스쪽으로이동채널내전자들은 pnch-off 영역으로이끌려서채널에따른매우큰수직방향의전계때문에포화표동속도로이동드레인전압이증가하더라도드레인전류는증가하지않고포화 Fg. 6-11 다른동작조건하에서의 n 채널 MOSFET 단면 : (c) 강포화일때, G > T 와 D < ( G - T )
MOSFET 제작 6.4.1 기본동작과제조 p-s 의열산화공정으로게이트형성 게이트와채널사이에서게이트의절연체역할 n + poly-s 으로게이트전극형성 LPCD 공정으로산화막위에 n + poly-s 증착 도핑된다결정실리콘층은게이트를만들기위해패터닝과정을거치고수직벽을형성하기위해 RIE 로비등방식각을하게됨 소스 / 드레인영역의형성과정 n + 이온주입을통해소스 / 드레인영역에도핑 게이트자체는 n + 이온주입에대한마스크로이용되며, 이는소스와드레인이 게이트에최대한인접하게하고채널영역을보호하는데기여 이러한과정은소스와드레인을형성하기위해별도의사진공정이필요없기 때문에자기정렬 (self-algned) 공정이라함 금속화공정 주변회로설계에맞게금속화공정을통해주변회로와 MOSFET 을연결 산화유전막의 LPCD 공정, RIE 를이용한접촉구멍의식각, Al 같은적절한 금속의스퍼터링, 패터닝, 식각을포함
6.4.1 기본동작과제조 MOSFET 제작 ( 계속 ) 트랜지스터끼리전기적격리를위한국부산화 (Local Oxdaton of Slcon, LOCOS) 공정과정 MOSFET은두꺼운필드산화막층으로둘러싸여있으며이층은집적회로상의인접한트랜지스터로부터전기적인격리를이루기위해필요공정단계질화실리콘을증착하고산화영역에창을만들기위해마스크작업수행원하는두께의필드산화막을만들기위해열적산화질화실리콘제거사진식각공정과확산공정단계 (P + 영역형성 ) 표면세척및열적산화 ( 얇은게이트산화막을형성 ) 사진식각공정 ( 금속전극개구부제작 ) 및금속증착산화로부터실리콘표면을부분적으로보호하기위하여질화실리콘 (S 3 N 4 ) 사용질화실리콘은산소와물분자의확산에대하여고효율장벽
6.4. 이상적인 MOS 커패시터 이상적인 P 형반도체 MOS Capactor qφ m : 금속과산화막간의변형된일함수 ( 금속표면과산화막의전도대간의에너지차이 ) qφ s : 반도체와산화막간의변형된일함수 qφ F : 진성준위아래에있는페르미준위의위치 For an deal case, Φ m = Φ s Fg. 6-1 이상적인 MOS 커패시터에 대한에너지대역도 (a) 평형상태
6.4. 이상적인 MOS 커패시터 정공축적영역 (hole accumulaton regme); < 0 금속과반도체에 (-) 전압을인가하면금속에음전하가놓이며, 똑같은양의 양전하가반도체표면에축적게이트에인가되는 (-) 전압으로인해금속의에너지준위는평형상태위치보다상승 금속의페르미준위 (E Fm ) 는평형위치보다게이트전압 (q) 만큼위쪽에위치함. Φ m 과 Φ s 는인가전압에따라변하지않으므로 E Fm 이 E Fs 에비해 q만큼위에있으며산화물전도대역의경사 (tlt) 가생김. Fg. 6-1 이상적인 MOS 커패시터에대한에너지대역도 : (b) 음의전압은 p형반도체에정공의축적을일으킨다.
6.4. 이상적인 MOS 커패시터 정공축적영역 (hole accumulaton regme); < 0 ( 계속 ) 전계 (Electrc feld) 는 E (E c 와 E v 마찬가지로 ) 에서기울기를생기게함. E ( x) de dx 정공농도 p 의증가는 E - E F 의증가를의미함. 1 q p n e (E E F )/kt MOS 구조를가로지르는전류가없으므로, 페르미준위는변화가없음. (E E F ) 가증가하려면표면부근의에너지에서 E 가위로이동하여야하며, 그결과계면근처에서정공의축적을수용할수있도록반도체대역이휘어짐
6.4. 이상적인 MOS 커패시터 공핍영역 (depleton regme); > 0 금속의에너지준위는올라가고반대로 E Fm 은평형상태위치보다 q 만큼 내려감 산화물전도대역은기울어짐인가된 (+) 전압은금속에양전하를부착시키고, 반도체표면에는대응되는음전하가발생함. Fg. 6-1 이상적인 MOS 커패시터에대한에너지대역도 : (c) 양의전압은반도체표면으로부터정공이공핍되게한다. p-형물질의경우반도체표면으로부터정공이공핍되고, 그결과보상되지않은이온화된억셉터이온을남김공핍영역에서정공농도가감소하고, E 가 E F 로접근하며, 밴드가반도체표면부근에서아래로구부러짐
6.4. 이상적인 MOS 커패시터 반전영역 (weak nverson regme); 0 (+) 전압을계속증가시키면반도체표면에서의에너지밴드는더욱더아래 로휘어짐 양전압의증가로 E 는아래쪽으로크게구부러짐 E F E 로인해전도대에서전자밀도가크게상승함 Fg. 6-1 이상적인 MOS 커패시터에대한에너지대역도 : (d) 보다큰양의전압은반도체표면에반전 n형 층이형성되게한다. 인가된 (+) 전압에의해 p형반도체와산화막계면에반전 (nverson) 된 n형의표면층이생김반전층은 MOSFET에서전도성채널을형성시킨다.
6.4. 이상적인 MOS 커패시터 강반전 (strong nverson regme); Φ s = Φ F Φ s 가 Φ F 보다크면표면은반전되지만, n형의전도성채널이형성되기위해서는강반전이되어야함. 강반전을얻기위해표면에서 E 가 E F 아래로 Φ F 만큼더아래로내려가야함. Φ F 의표면준위는표면에서진성상태 (E =E F ) 로휘게하는데필요한양이며, E 는표면에서반도체가강반전상태로되기위해다시 qφ F 만큼낮아져야함 ( nv.) s F kt q ln N n a Φ s (nv.) : 강반전일때의반도체표면에서의대역휨 qφ : x 에서의 band bendng 정도를나타냄 qφ s : 반도체표면에서의 band bendng Φ s = 0 : flat band condton Φ s < 0 : hole accumulaton, Φ s > 0 : depleton Φ s > Φ F : nverson, Φ s > Φ F : strong nverson
kt q /kt q )/kt q( e p p e n n e n F / 0 0, ) ( ) (, ) ( n p N N q x ρ ε x ρ x a d s 1) ( 1) ( ) ( 0 0 kt q kt q s e n e p q x x x 6.4. 이상적인 MOS 커패시터반도체표면에서의전계를구하는방법임의의점 x 에서의전자와정공의농도 Posson 의방정식및전하밀도표현식 d e n e p q x d x kt q kt q s x 1) ( 1) 0( 0 0 0 1 1 0 0 0 kt q e p n kt q e ktp kt q kt q s E dx d E /
표면 (x=0) 수직전계 1 0 0 1 1 kt q e p n kt q e ql kt s kt q s kt q D s s s E 6.4. 이상적인 MOS 커패시터 p 형기판위에형성된 MOS capactor 의 Debye screenng length 전하의불균형이차단되거나없어져서전기적으로중성인것처럼보이는거리 0 q p L skt D 디바이차폐길이는수식에서나타낸것과같이캐리어농도가높을수록더욱더차단이쉽게일어나기때문에도핑농도에반비례한다. 공간전하밀도변화 1 0 0 1 1 kt q e p n kt q e ql kt ε ε Q s kt q s kt q D s s s s s s E Gauss s law 을사용하여단위면적당적분된공간전하를전속밀도와연관지어서사용한식
6.4. 이상적인 MOS 커패시터 표면전위 Φ s 의함수로서반도체 내의공간전하밀도변화 표면전위가 0 ( 평탄대역조건 ); 순수한공간전하는 0 ~exp(-qφ s /kt) ~exp(qφ s /kt) ( 강반전 ) 표면전위가음인경우 (Φ s < 0); 표면에서다수캐리어정공을끌어 당겨축적층형성함. ( 축적 ) ( 평탄대역 ) ( 이온화된억셉터 ) Φ F Φ s 축적공간전하는음의표면전위를가지며, 매우급격하게 ( 지수함수적으로 ) 증가함. 전형적인축적층의두께 : ~0 nm ( 공핍 ) ( 약반전 ) Φ F Φ s ( 반도체와실리콘산화막계면에서의표면전위 ) Fg. 6-14 실온에서 p- 형 (N a =4 x 10 15 cm -3 ) 에대한표면전위 Φ s 의함수로서반도체내의공간전하밀도변화. p s 와 n s 는반도체와실리콘산화막계면에서의정공, 전자농도이다. Φ F 는페르미준위와체적에서진성준위와의전위차이다.
6.4. 이상적인 MOS 커패시터 표면전위가양인경우 (Φ s > 0); 식에서지수항이매우크지만매우작은다수캐리어농도와소수캐리어농도비에곱해지므로초기에는무시할수있음. ~exp(qφ s /kt) 작은양의표면전위에대한공간전하는 ~Φ s 1/ 에따라증가 고정된도펀트 ( 억셉터 ) 에기인한공핍영역전하에대응 ~exp(-qφ s /kt) ( 축적 ) ( 이온화된억셉터 ) ( 강반전 ) 표면전위가매우큰경우 (Φ s ~ Φ F ) ( 평탄대역 ) Φ F 소수캐리어농도 n 0 로곱해진지수항 exp(qφs(nv.)/kt) 은다수캐리어농도 p 0 와같으므로이항우세 Φ s 이동반전전하는바이어스에따라매우급격히증가 전형적인반전층의두께는 5 nm 이고, 표면전위는 Φ F 에서고정 ( 공핍 ) ( 약반전 ) Φ F Φ s ( 반도체와실리콘산화막계면에서의표면전위 ) Fg. 6-14 실온에서 p- 형 (N a =4 x 10 15 cm -3 ) 에대한표면전위 Φ s 의함수로서반도체내의공간전하밀도변화. p s 와 n s 는반도체와실리콘산화막계면에서의정공, 전자농도이다. Φ F 는페르미준위와체적에서진성준위와의전위차이다.
6.4. 이상적인 MOS 커패시터 반전된표면에대한전하분포, 전계 및정전포텐셜 공핍근사 (depleton approxmaton) 가정 0 < x < W : 완전히공핍 x > W : 중성이라고가정 ~exp(-qφ s /kt) ( 축적 ) ~exp(qφ s /kt) ( 강반전 ) 공핍영역에서보상되지않은억셉터로인한단위단면적당전하 : qn a W 금속 ( 게이트 ) 에있는 (+) 전하 Q m 은반도체에있는 (-) 전하 Q s 와균형을이루며, Q s 는공핍층전하와반전영역으로인한전하 Q n 의합 Q m Q s qn W Q a n ( 평탄대역 ) ( 이온화된억셉터 ) Φ F ( 공핍 ) ( 약반전 ) Φ F Φ s Fg. 6-14 실온에서 p- 형 (N a =4 x 10 15 cm -3 ) 에대한표면전위 Φ s 의함수로서반도체내의공간전하밀도변화. p s 와 n s 는반도체와실리콘산화막계면에서의정공, 전자농도이다. Φ F 는페르미준위와체적에서진성준위와의전위차이다. Φ s ( 반도체와실리콘산화막계면에서의표면전위 )
Fg. 6-15 반전상태에있는이상적인 MOS 커패시터에서전하, 전계, 정전전위의근사적인분포. 반전영역의상대적폭은실례를들기위해의도적으로과장되게그렸으나전계와전위에대한그림에서는생략하였다. 반전영역의폭 인가되는전압 는절연체 ( ) 와반도체의공핍영 역 (Φ s ) 에부분적으로걸림 s ( 전계 ; 전하밀도의적분 ) ( 정전전위 ; 전계를적분 ) 절연체를가로지르는전압 ( ) 은양쪽의전하와관 계되며, 전하를정전용량으로나눈것 s Qsd Q 0 d, C s ε ε C Q 0 ε : 절연체의유전율 C : 단위면적당절연체의정전용량 공핍근사를이용한공핍층폭 강반전이이루어질때까지의 εs s qn 공핍영역은커패시터에걸리는전압이증가함에 따라증가함. 그후전압이더욱커지면공핍영역이 W 커지기보다는더욱강한반전층이형성됨 a 1/
Fg. 6-15 반전상태에있는이상적인 MOS 커패시터에서전하, 전계, 정전전위의근사적인분포. 반전영역의상대적폭은실례를들기위해의도적으로과장되게그렸으나전계와전위에대한그림에서는생략하였다. 강반전상태에서공핍층폭의최대값 강반전 (strong nverson) 에도달할때까지커패시터 에걸리는전압이증가함에따라공핍층폭증가 강반전이된이후의전압증가는공핍층보다더욱 강한반전층형성 공핍층폭최대값 kt s ( nv. ) F q N ln n a ( 전계 ; 전하밀도의적분 ) ( 정전전위 ; 전계를적분 ) W m εss(nv.) qn a 1/ 문턱전압 (threshold voltage) ε s kt ln (N q N 강반전상태에서공핍영역의단위면적당전하 Q qn W (ε qn 1/ d a m s a F ) 강반전을위해필요한문턱전압 T Q C d F a (deal case) a /n ) 1/
6.4. 이상적인 MOS 커패시터 n- 형채널 (p- 형기판 ) MOS 커패시터에대한 C- 관계 low frequency hgh frequency Fg. 6-16 n형채널 (p형기판 ) MOS 커패시터에대한정전용량-전압관계. > T 에대한점선은측정주파수가고주파일때만관측가능. 반도체가공핍영역에있을때, 반도체정전용량 C s 는 C d 로표기
6.4. 이상적인 MOS 커패시터 C- 특성 MOS 커패시터는 voltage-ndependent gate oxde capactance (C ) 와 voltage-dependent semconductor capactance (C s ) 의직렬연결 C 축적 (Accumulaton) ε /d, C s dq d dqs d 축적전하는표면전위에따라많이변화되므로 C s 는매우큰값 s C C ε /d 음의전압이인가된경우정공이표면에축적되며, 그결과 MOS 구조는거의평행판형커패시터와같아보이며절연체의성질에 의해주도되어 C ε /d
6.4. 이상적인 MOS 커패시터 공핍 (depleton) (+) 전압이인가됨에따라반도체표면은공핍되고, 공핍층정전용량 C d 는 C 와직렬연결 C 반전이될때까지전압증가에 W 가커지면서 C 는감소되어 T 에서반전상태에도달 공핍영역에서소신호반도체정전용량 (C s =dq/dφ s ) 은전하가 ~(Φ s ) 1/ 에따라증가하기 때문에 (Φ s ) -1/ 로감소강반전 (strong nverson) d ε 낮은주파수에서는반전전하 (nverson charge) 는 Φ s 에지수적 /W 으로증가하므로전체커패시터는 C 만으로구성 높은주파수에서게이트전압이아 주빠르게변하기때문에반전층에있는전하는응답하여변하지못해 소신호교류정전용량에기여하지 못하므로반도체정전용량은최대 공핍층폭에서의최소값 (C d mn ) C CCd C C d
6.4.3 실제표면의영향 게이트전극과반도체간의일함수차이 Φ s 는반도체의 dopng 농도에따라변함 Φ ms (=Φ m -Φ s ) < 0 ( 고농도 n 형 poly-s 게이트 ) 고농도로도핑된 p 형기판 ( 즉, E F 가 가전자대역에접근한경우 ) 에서가 장큰음의값을가짐 Fg. 6-17 n + 다결정실리콘에대한기판도핑농도에따른금속 - 반도체일함수전위차 Φ ms 의변화
6.4.3 실제표면의영향 평형상태에대한에너지밴드다이어그램 E F 을일치시킴에따라산화물에서전도대의경사 ( 전계의존재를의미 ) 발생일함수차이를수용하기위해평형상태에서금속은양으로, 반도체표면은음으로대전에너지밴드는반도체표면부근에서아래쪽으로휘어짐 Φ ms 가충분한음의값을가지면외부전압을인가하지않아도반전영역존재평탄대역 (flat band) 을얻으려면금속에음의전압 ( FB =Φ ms ) 을인가해야함 Fg. 6-19 음의일함수차이 (Φ ms <0) 의영향 : (a) 일함수차이로인한반도체표면에서에너지대역의휨과음전하의형성 ; (b) 음의전압을인가함으로써평탄대역조건을달성.
6.4.3 실제표면의영향 계면전하 (nterface charge) 게이트절연체와반도체-절연체계면에있는전하에의해영향을받음알칼리금속이온 ( 특히 Na + ) 이산화막의성장과정및후속공정중에산화물속에혼입가능계면에있는있는유효양전하 (Q ) 는반도체에음전하를유기시킴 Na + 이온은산화물내에양전하를초래하게되어반도체에음전하를유기시킴양이온전하의영향은이온의수와반도체표면으로부터의거리에의존반도체에유기되는음전하는 Na + 이온이반도체계면에서가깝게있을때더욱커짐 Fg. 6-19 산화물층과계면에있는전하의영향 : (a) 여러가지원인에의해생기는전하밀도 (C/cm ) 의정의 ; (b) 이전하들을산화물 - 반도체계면에서의양의등가면전하 Q 로나타낸것. 이양전하는반도체내에서등가적인음전하를유기하며, 이로인해평탄대역상태를이루기위해서음의게이트전압이필요하다.
6.4.3 실제표면의영향 산화물포획전하 : SO 의불완전성에기인하는포획된전하 (Q ot ) 존재계면포획전하 : S-SO 계면에서의계면상태로부터양전하 (Q t ) 발생반도체의결정격자가산화물계면에서갑자기끊어짐으로인해발생산화물고정전하 : 계면근처는고정된전하 (Q f ) 존재산화가일어남에따라 S은표면으로부터떨어져서산소와반응하는데, 산화가중지될때일부이온성 S가계면근처에존재표면에서 S의불완전한결합들과더불어이들이온은계면에서의양전하 (Q f ) 발생 Q f 의밀도는산화의속도와후속되는열처리및결정방향에의존 ex) S-SO 계면에서 Q t 와 Q f 로인한전형적인전하밀도 {100} 면인경우 1010/cm, {111} 면인경우 1011/cm MOS에서 {100} 기판을사용하는이유 평탄대역전압 (flat band voltage) 여러산화물층및계면전하를계면에서의 유효양전하에포함하여표현 FB ms Q C
6.4.4 문턱전압 MOS 구조에서문턱전압 (threshold voltage) 을얻기위한방법 실제표면영향을고려한문턱전압 평탄대역을얻기위한전압을이상적인 MOS 구조에대하여추가해야함. ' Qd T F C FB T FB ms ms Q C ' T Q C Q C d F n 채널 (p 형기판 ) Fg. 6-0 문턱전압에대한물질파라미터의영향 (a) 각종요인의부호를나타내고있는문턱전압방정식 (b) n 채널과 p 채널 n + 다결정실리콘 -SO -S 소자에대한기판도핑에따른 T 의변화 p 채널 (n 형기판 )
MOS 종류에따른문턱전압 p- 채널소자의경우항상 (-) 문턱전압 6.4.4 문턱전압 n- 채널소자의경우 (+) or (-) 의문턱전압 저농도로도핑된 n- 채널의경우 (-), 고농도로도핑된 n- 채널의경우 (+) 문턱전압 문턱전압의도핑농도의존성 Q /C 를제외한모든항은기판의도핑농도에의존 Φ ms ( 금속 - 반도체의장벽높이 ) 와 Φ F ( 진성페르미준위와페르미준위간의에너지차이 ) 보다는 Q d ( 공핍영역의전하농도 ) 에서큰변화발생 n 채널 (p 형기판 ) Fg. 6-0 문턱전압에대한물질파라미터의영향 (a) 각종요인의부호를나타내고있는문턱전압방정식 (b) n 채널과 p 채널 n + 다결정실리콘 -SO -S 소자에대한기판도핑에따른 T 의변화 p 채널 (n 형기판 )
6.4.5 MOS 정전용량 - 전압분석 MOS 정전용량 - 전압분석 축적또는강반전에서의정전용량 C, d C d mn s W 최소 MOS 정전용량 C mn 은 C 와최대공핍폭에대응하는최소공핍정전용량 C d mn 의직렬결합임. 최소공핍정전용량 C d mn 의항으로표현된 N a 를얻을수있는근사식 N a 30.3881.683logC mn 0.03177 log d mn 10 d C m 전체 MOS 평탄대역정전용량 C FB C FB C C debye debye C FB determnaton C debye : 디바이길이정전용량 T determnaton
6.4.5 MOS 정전용량 - 전압분석 ( 저주파 ) (p형) ( 차이가 D t 를나타냄 ) ( 고주파 ) 빠른계면상태 (D t ; nterface state) 결정 빠른계면상태항은이들결합이게이트바이어스변화에응답하여그들의전하상태를상대적으로빠르게변화할수있는물리적변수 (c) Fg. 6-1 빠른계면상태결정 : (a) 빠른계면상태의강한영향을보여주는고주파수와저주파수 C- 곡선 ; (b) 빠른계면상태에기인한대역간극에서의에너지준위 ; (c) 게이트산화물 (C ), 채널에서의공핍층 (C d ), 빠른계면상태 (C t ) 에기인한정전용량성분을보여주는 MOS 구조의등가회로
6.4.5 MOS 정전용량 - 전압분석 Fg. 6- 이동이온의결정 : (a) 양과음의바이어스 - 온도강압에기인한이동이온의이동 ; (b) 양과 ( 점선 ) 음의 ( 실선 ) 바이어스온도하에서의 C- 특성. 빠른계면상태 (Dt) 의계산과정 D t 빠른계면상태는이들결함이게이트바이어스변화에응답하여그들의전하상태를상대적으로빠르게변화시킬수있음. MOS 소자에서표면전위가변화함에따라, 빠른계면상태또는대역간극에서포획은바이어스에응답하여페르미준위위아래로움직일수있음. 빠른계면상태는저주파수정전용량 C LF 에는기여를할수있지만, 고주파수정전용량 C HF 에는그렇지못함. 그둘의차이로부터빠른계면상태밀도를계산수있음. D t 측정 고주파와저주파일경우 C C q C C C C C C cm 1 LF HF 1 LF HF e
6.4.5 MOS 정전용량 - 전압분석 이동이온의함유량계산방법 바이어스온도강압검사 (bas-temperature stress test) 를통해계산 MOS소자를 ~00 ~ 300 C 까지가열하고양의게이트바이어스를산화물내에 ~1 M/cm의전계를발생하게끔인가함. 커패시터를실온까지냉각한후에 C-특성을측정함. 이동이온은반도체계면근처에존재할때 FB에가장크게영향을끼치며, 게이트전극근처에서는영향이거의없음. MOS소자를가열하면내부에있는이동이온은전계를따라움직일수있음. 따라서음의게이트바이어스의 C-와양의게이트바이어스의 C- 측정결과는서로다름. 이차이를이용해이동이온의함유량을계산 Q m C FB FB : 이동이온의함유량
6.4.6 시간에의존하는정전용량측정 게이트전압을시간의함수로변화시킬때의정전용량측정 A 에서 I 로의급격한변화 깊은공핍 (deep depleton) Fg. 6-3 A ( 커패시터를축적상태에놓는 ) 에서 I ( 커패시터를반전상태에놓는 ) 에이르는계단전압을인가할때의시간의존적 MOS 정전용량 (C HF )
6.4.7 MOS 게이트산화물의전류 - 전압특성 누설전류 (leakage current) 이상적인게이트절연체는어떠한전류도흐르지못하지만, 실제절연체는게이트산화물을가로지는전계나전압에따라변하는약간의누설이있음. MOS 게이트산화물의전류 - 전압특성 고전계일때나산화막이얇을때전하가양자역학적현상으로절연체장벽을통과할수있음. 실리콘전도대에서 SO 의전도대로흐르는전자에대한이동현상 ; 파울러 - 노르트하임터널링 (Fowler-Nordhem(FN) Tunnelng) 전류 (I FN ) I FN ox B exp ox ε ox : 산화물에걸리는전계 B : 전자의유효질량과장벽높이에의존하는상수
6.4.7 MOS 게이트산화물의전류 - 전압특성 (FN Tunnelng; 삼각형장벽 ) ( 직접 Tunnelng; 사각형 ) Fg. 6-4 게이트산화물의전류-전압특성 : (a) 얇은게이트산화물을통한파울러-노르트하임과직접터널링 ; (b) 산화물을가로지르는전계의함수로서의파울러-노르트하임터널링누설전류에관한그림
6.4.7 MOS 게이트산화물의전류 - 전압특성 ( 전화포획이없을때의 E C ) ( 다결정실리콘게이트 ) ( 정공 ) Fg. 6-5 시간 - 의존절연파괴 (Tme Dependent Delectrc Breakdown; TDDB): MOS 소자에서다결정실리콘게이트, 산화물, 실리콘기판의에너지대역도 ; 산화물에포획된정공과전자들은대역을왜곡시키고게이트와가까운산화물내의전계를증가시킨다. 전하의포획이전혀없는터널링장벽폭 ( 점선 ) 은이보다작게보인다. ( 산화막 ) ( 전자 ) (p 형실리콘 )
6.5 MOS 전계효과트랜지스터 MOS 트랜지스터는반도체표면에서얇은통로 (Channel) 를통하는전 류의제어에의해동작되기때문에표면전계효과트랜지스터라고도함. 게이트아래에반전층이형성될때전류는드레인에서소스로흐름. 드레인에서소스채널의컨덕턴스를이해하고, 게이트전압 G 의함수로 서의 I D - D 성질이해. 포화상태이하에서의이들특성을구하고포화상태이상에서는본질적 으로 I D 가일정하게유지된다고가정.
6.5.1 출력특성인가된게이트전압절연체를가로지르는전압과반도체의공핍영역에걸쳐서나타나는전압및평탄대역을얻는데필요한전압을합한것임. x 에따른 Q d (x) 의변화를무시하면, 반도체에유기된전하는이동성전하와공핍영역의고정된전하로구성되어져있음. 반도체에유기된전하에이동성전하와공핍영역의고정된전하의합을대입하면이동성전하 (Q n ) 를계산할수있음. s s FB G C Q x F a s x F FB G d s FB G n N q C C C Q C Q 1 x T G n C x Q ) ( d s FB T x F s C Q
0 L I n 채널 MOSFET 의전도도와컨덕턴스 I D D 드레인전류 I dx Z Q ( x) d D dx ZC I nzc L nzc D L n n k N D 0 n 6.5.1 출력특성 1 G G T T D x D μ n : 전자의이동도 Z : 채널의깊이 전도도와 n 채널 MOSFET 의전도도와전달컨덕턴스를결정 x d 위식을일반화시키면 nzc 1 G FB F L x Fg. 6-6 핀치오프이하로바이어스된 MOS 트랜지스터의 n 형채널영역의개요도와전도성채널에따른전압 X 의변화 3 qn 3/ s a D D D F F C 3/
6.5.1 출력특성 선형영역에서채널의컨덕턴스 ( G > T, D G - T ) g I Z D nzc 1 nc G T I D G T D D D L L 포화영역에서채널의컨덕턴스 ( D (sat.) G T ; pnch-off ) 포화상태에서드레인전류는큰드레인전압이인가될때도본질적으로일정하 게유지됨 I D 1 Z Z ( sat.) nc G T n D sat L L g m ( sat.) C (.) I D( sat.) G Z nc L G 위식에서제시한것은 n 형채널소자에기초한것. p 형채널의증식형트랜지스터에대해서는전압 D, G 및 T 는음이고, 전류는 소스에서드레인으로흐른다. T
6.5. 전달특성 게이트바이어스에따른, 드레인바이어스의함수로서드레인전류 (n 채널 ) (p 채널 ) Fg. 6-7 증식형트랜지스터에대한드레인전류 - 전압특성 (a) n 형채널에대해 D, G, T 와 I D 는양이다 ; (b) p 형채널에대해위의모든값들은음이다.
6.5. 전달특성 소스 / 드레인직렬저항과게이트산화물을따라증가하는수평전계의함수인유효채널이동도의열화에의해전달컨덕턴스가감소됨 ( 선형성으로부터벗어난것은전계의존적인이동도와소스 - 드레인간직렬저항을의미 ) Fg. 6-8 선형영역전달특성 : (a) 선형영역에서 MOSFET 에대한드레인전류대게이트전압의그림 ; (b) 게이트바이어스함수로서의전달컨덕턴스
6.5. 전달특성 포화영역전달특성 포화영역의전달특성은 G 에관한 I D 의 차의존성을보여주기때문에, 선형거동은드레인전류가아니라 G 의함수인 I D 의제곱근으로서얻음. 드레인유기장벽감소 (DIBL) 와같은효과때문에단채널길이 MOSFET에서는포화영역의 T 가선형영역의 T 보다낮아질수있음. Fg. 6-9 MOSFET 에대한게이트전압에관한드레인전류의제곱근곡선
6.5.3 이동도모델 이동도모델 표면거칠기와고정전하에의한쿨롱상호작용으로전자가산란하게되고이 는이동도를낮추게된다. Fg. 6-30 온도변화에따른반전층전자이동도대유효수평전계. 삼각형, 원, 사각형은게이트산화물두께및채널도핑이달라짐에따른 MOSFET 의차이를나타낸다. (After Sabns and Clemens, IEEE IEDM, 1979)
6.5.3 이동도모델 전자의수평전계 정공의수평전계 1 1 eff Qd Qn s 게이트바이어스에따른이동도의열화 I D L ZC n G T D D 1 G T 1 eff 1 1 Qd Q 3 s n θ : 이동도열화파라미터 Fg. 6-31 유효수평전계의결정. MOSFET 채널에서깊이의함수로서, 반전층과공핍층에서의이상적인전하분포와수평전계. 가우스의법칙을적용한영역이음영처리되어있다.
6.5.4 단채널 MOSFET I- 특성 단채널 MOSFET I- 특성 기존의소자는소스 - 드레인사이의채널의길이가매우길다고가정그러나채널의길이가작은단채널소자에서는장채널소자를바탕으로해석이변경되어야함. ( 게이트산화물의두께 ) 채널길이가작아짐에따라서채널로인해게이트산화물에수직방향으로높은전계가걸리게됨. 단채널길이에서캐리어는포화속도로채널사이로이동함. 드레인전류크기 = 폭 단위면적당채널전하 포화속도 Fg. 6-3 0.1μm 채널길이를지닌 n 채널과 p 채널 MOSFET 의실험적인출력특성. 곡선은거의등간격을나타내며, G 에관해 ID 의 차가아닌선형의존성을보임. I D 가포화영역에서일정하지않고 D 에따라다소증가함을보여줌. p 채널소자는정공이동도가전자이동도보다작기때문에더낮은전류를가짐. I D ( sat.) ZC G T s
6.5.5 문턱전압의제어 (MOSFET) MOSFET 의문턱전압 MOS 트랜지스터의차단혹은전도상태를결정 MOSFET 의게이트전극의선택 T 가 ms 에의존 : 게이트전극물질의일함수가문턱전압에영향을미침. Al의녹는점이낮아고농도로도핑된폴리실리콘으로대체됨. 게이트형성후소스드레인이온주입시고온의어닐링불가 n 채널 : n + polyslcon gate / p 채널 : p + polyslcon gate 적당한일함수를가진내열성금속게이트가도핑된다결정실리콘에대한가능한대체물로현재연구되고있음. 텅스텐 (W) : Ferm 준위가 S 의에너지대역중간근처에놓인다.
6.5.5 문턱전압의제어 (MOSFET) MOSFETs 의산화막의 C 의제어 보통낮은 T 값과높은동작전류가요구되기때문에얇은산화물층이 C 를증가시키기위해게이트영역에사용됨. 낮은 T 값과높은동작전류시키는방법 : C 를증가시킴. d ox C (d ox = 0 ~ 100Å ) C d ox 소자들사이에발생하지말아야할반전층 ( 금속연결이나소자배열을하면서만들어진트랜지스터구조 ) 을만들지않기위해두꺼운산화물을사용, C 는 ε 로제어 즉, d ox, ε C
6.5.5 문턱전압의제어 (MOSFET) ( 게이트 ) ( 산화막 ) ( 채널 ) ( 산화막 ) Fg. 6-33 MOSFET 단면. 실리콘금속 - 산화물반도체전계효과트랜지스터의이러한고해상도투과전자현미경 (TEM) 사진은얇은 (40A, 4nm) 실리콘 - 산화물절연체로분리된실리콘채널과금속게이트를보여준다. 삽입된사진은실리콘에서개개원자열이구분될수있도록세영역으로확대해서보여준고배율 TEM 이미지상 (AT&T 벨연구소사진제공 ).
6.5.5 문턱전압의제어 (MOSFET) ( 다결정실리콘또는금속연결 ) (p 형채널저지 ) ( 원하지않은기생필드트랜지스터 ) Fg. 6-34 T 제어를위한게이트영역의얇은산화물과트랜지스터사이필드의두꺼운산화물 ( 실제크기비율이아님 ). 수많은트랜지스터들이단일실리콘칩에서로연결되어있다면, 소자들사이 [ 일반적으로필드라고불리는 ] 에뜻하지않게반전층이만들어지는것을원하지않음. 그러나기생채널을피하는한가지방법은매우두꺼운산화물을사용함으로써필드 T 를증가시키는것임.
6.5.5 문턱전압의제어 (MOSFET) 이온주입에의한 MOSFET 의문턱전압조정 이온주입방법으로정확한양의도핑이가능 Fg. 6-35 붕소주입에의한 p 형채널트랜지스터의 T 조절 : (a) 붕소이온은얇은게이트산화물을통해서는주입되지만두꺼운산화물영역내에서는흡수된다 ; (b) 게이트영역에서주입된붕소농도의변화. 여기서붕소분포의피크는 S 표면바로아래에위치하고있다.
6.5.5 문턱전압의제어 (MOSFET) p 형채널소자 Depleton mode : T > 0 ( 부하저항으로동작 ) Enhancement mode : T < 0 ( 실제활성층영역으로동작 ) Fg. 6-36 증가된붕소주입투여량에따른 p 형채널소자에대한 T 의전형적변화. 원래는증식형 p 형채널트랜지스터였던것이붕소의주입이충분히커지면공핍형 ( T >0) 이된다.
6.5.6 기판바이어스의영향 Body Effect( 몸체효과 ) p 채널일경우에 Source 와 Body 사이에전압을인가하면 (n 채널의경우 B 를역바이어스로 ) 문턱게이트전압은보다큰 Q d ( 공핍층의전하농도 ) 를수 용하기위해증가한다 기판바이어스로인한문턱전압의변화 Q ' 기판바이어스가 F 보다훨씬클때문턱전압 T d qn s C qn 1/ a s a F 1/ 기판바이어스로인한문턱전압의변화량 ) T sqna B C F 1/ ( n channel ) B B T B F 1/ (~ 0.6e F sqnd B C 1/ ( p channel )
6.5.6 기판바이어스의영향 Fg. 6-37 기판 ( 즉, 체적 ) 에서소스로 B 를인가함에따른문턱전압의기판바이어스에대한의존성. n 채널에서 B 는소스접합의순방향바이어스를피하기위해 0 이거나음이어야한다. p 채널에서 B 는 0 이거나양의값을가져야한다.
6.5.7 문턱전압이하특성 문턱전압이하의전도 (subthreshold conducton) 평탄대역과강반전 (Φ F ) 사이의약반전에기인 문턱전압이하영역에서의드레인전류 I D C d C t Z L 문턱전압이하의기울기 kt q 1 e q kt D e q G c kt G G S ln10. 3 d d r T, r log I dln I D d D kt q c c r 1 C d C C t S 가작을수록 swtch 특성이좋아진다. 매우작은게이트전압과문턱전압이하의전류는S/D 접합의누설전류를감소. d ox, C S T 가너무낮으면 G = 0에서도소자가꺼지지않는다. ( 누설전류의증가 ) T 가너무크다면전원전압과 T 의차이에의존하는동작전류가증가
6.5.7 문턱전압이하특성 Fg. 6-38 MOSFET 에서문턱전압이하의전도 : (a) I D 대 G 의반대수도포 ; (b) 문턱전압이하의기울기를결정하는커패시터분할자를보여주는등가회로
6.5.8 MOSFET 의등가회로 밀러오버랩커패시턴스 게이트입력단자와출력단자사이에피드백회로형성 C total C OS C OD ( at 0) G Fg. 6-39 수동용량성과저항성성분을보여주는 MOSFET 의등가회로. 게이트정전용량 C 는게이트로부터채널의소스단 (C GS ) 과드레인단 (C GD ) 까지분포된정전용량의총합이다. 추가적으로, 게이트 - 소스사이 (C OS ) 와게이트 - 드레인사이 (C OD 의겹침정전용량 ( 게이트전극이소스 / 드레인접합에겹치는곳을뜻함 ) 이있다. C OD 는또한밀러겹침정전용량으로알려져있다. 소스 (C JS ) 와드레인 (C JD ) 에관계된 p-n 접합공핍정전용량도있다. 기생저항은소스 / 드레인직렬저항 (R S 와 R D ) 을포함한다. 드레인전류는 ( 게이트 ) 전압제어전류원으로모델화될수있다.
6.5.8 MOSFET 의등가회로 자기정렬된게이트 게이트자체를소스 - 드레인주입마스크로사용 소스 / 드레인직렬저항 L R eff SD L L R S R R D 실제드레인전류감소 선형영역에서 MOSFET 의전체저항 I D D R Ch R SD L L Z Z R C 1 SD G T R Fg. 6-40 MOSFET 에서길이감소와소스 / 드레인직렬저항의결정. 선형영역에있는 MOSFET 의전체저항이다양한기판바이어스에대해채널길이의함수로서그려져있다. X 는 3 개의다른물리적게이트길이 L 에대한데이터점들이다.
6.5.9 MOSFET 스케일링과열전자효과 MOSFET 스케일링 (scalng) Tab. 6-1 상수인자 K 에따른 MOSFET 의스케일링규칙. 수직, 수평치수들은동일한인자로스케일링된다. 전압은내부전계를다소일정하게유지시켜주도록, 그리고열전자효과를다루기쉽도록스케일링된다.
6.5.9 MOSFET 스케일링과열전자효과 스케일링 수직, 수평전계의증가 열전자효과, 단채널효과 Fg. 6-41 MOSFET 에서의단채널효과. MOSFET 의크기를줄임에따라단채널효과에기인한잠재적인문제들에는핀치오프영역에서의열캐리어발생. 소스와드레인사이의펀치스루 (punch-through), 얇은게이트산화물의항복현상등이있다.
6.5.9 MOSFET 스케일링과열전자효과 열전자의효과 (hot electron effect) 열전자는드레인전류를증가시키고기판의홀전류를증가시킨다. 게이트에포획 게이트산화물을통과 Q 의변화 S:H 결합파괴 T ms Q C T 증가, 전달컨덕턴스감소 Fg. 6-4 MOSFET에서열캐리어의열화. 열캐리어의스트레스전과후에대한선형영역전달특성은열전자의손상에의한 T 의증가와전달컨덕턴스 ( 또는채널이동도 ) 의감소를나타낸다. 손상은게이트산화물안에고정산화물전하를증가시키는열캐리어의주입과산화물-실리콘계면 (x로표시됨 ) 에서빠른계면상태때문일수있다. Q C d F
6.5.9 MOSFET 스케일링과열전자효과 열전자효과의해결책 (Lghtly Doped Dran; LDD) 드레인의도핑농도를낮춰전계를줄임. LDD에의해채널저항이커지고전계가줄어들면열전자의발생이억제된다. p 채널 MOSFET 의열캐리어효과 n채널소자의전자에비하여정공의채널이동도가낮아열정공이더적음. 낮은정공의이동도는 p채널에서낮은동작전류의원인이됨. Fg. 6-43 MOSFET 에서의기판전류. n 채널 MOSFET 의핀치오프영역에서충돌로발생한정공에의한게이트바이어스에대한기판전류. 기판전류는처음에 I D 와유사하게 G 를따라증가한다. 그러나 G 가높을때, MOSFET 은포화로부터선형영역으로향하고핀치오프영역의놓은전계는감소하며이온충돌을감소시킨다. (After Kamata, et. al., jpn. J. Appl. Phys., 15(1976), 117).
6.5.10 드레인유기장벽감소 드레인유기장벽감소 (Dran Induced Barrer Lowerng; DIBL) 작은채널길이에서적당히스케일링되지않고, 소스 / 드레인접합이너무깊으며채널도핑이너무낮을때발생 채널이짧아지면 드레인의 Depleton wdth 증가하여소스 - 채널의전위장벽에영향을줌. DIBL ( 드레인유기장벽감소 ) 소스 - 드레인공핍영역의겹침과일치 소스와드레인사이의펀치스루현상 Fg. 6-44 MOSFET 에서의드레인유기장벽감소. 긴채널과단채널 MOSFET 에서채널에따른단면과전위분포
6.5.10 드레인유기장벽감소 기판의역바이어스를인가하여 DIBL 을완화 소스쪽의전위장벽이상승하여누설전류를줄여줌. DIBL 의해결책 1. 소스 / 드레인의두께를충분히얕게 (shallow). 채널도핑은충분히크게 ( 소스-드레인접합을방지 ) 펀치스루방지 (ant-punch-through) 주입그러나 T 를올리거나 body effect와같은바람직하지못한결과가생길수있음 3. 국부적인이온주입을소스 / 드레인부근에만실시 Halo mplantaton ( 또는 pocket mp.) : 더욱높은도핑은소스 / 드레인공핍폭을감소시키고그들의상호작용을방지.
6.5.10 드레인유기장벽감소 DIBL 과채널길이와의관계 (channel length modulaton) 핀치오프영역의채널길이 ΔL 의전기적인변화에관계된다. 1 1 I D 1 L L L L L 채널길이에서작은변화가드레인바이어스에비례한다고가정하면, L L D 포화영역에서드레인전류표현식 Z I D nc G T 1 L λ : 채널길이변조파라미터 (channel length modulaton parameter) D 채널길이변화에따라 λ 값이바뀌고, 포화영역에서드레인전류의기울기가바뀌게된다.
6.5.11 단채널효과와협폭효과 단채널효과 (Short Channel Effect; SCE) 소스 / 드레인과게이트사이에서전하공유 (charge sharng) 에기인 L이감소할수록채널길이에대하여공유된전하량의비율이증가소스 / 드레인에의해공핍전하 (Q d ) 를더작은값으로만드는효과 단채널효과는 T 의하락을초래 반단채널효과 (Reverse Short Channel Effect; RSCE) T 가단채널효과때문에내려가기전인처음에상승 소스 / 드레인의이돈주입중만들어진 S의손상된점들과채널에도핑된붕소 (B) 사이의상호작용때문. Fg. 6-45 MOSFET 에서의단채널효과. 게이트, 소스와드레인사이의공핍전하공유를보여주는길이에따른 MOSFET 의단면도.
6.5.11 단채널효과와협폭효과 협폭효과 (Narrow Wdth Effect; NWE) 필드산화막에의한유효공핍전하변화에기인 채널폭이작아짐에따라 LOCOS 격리영역아래에위치한공핍영역왜곡유효공핍전하는소스 / 드레인의전하공유때문에감소 게이트에속하는공핍전하는증가 ( 채널의폭이작을때 ) 협폭효과는 T 를높임. ( 채널의길이가짧을때 ) Fg. 6-46 채널길이감소에따른 T 의하락과채널폭감소에따른 T 의감소 Fg. 6-47 MOSFET 의협폭효과. 필드영역또는 LOCOS 격리영역밑에서추가적인공핍전하 ( 체크무늬로된영역 ) 를보여주는채널에따른 MOSFET 의단면도
6.5.1 게이트유기드레인누설 게이트유기드레인누설 (GIDL) 게이트전압이 T 아래이고, D 가큰값인상태에서훨씬큰음의게이트바이어스로채널을차단하려할때오프상태의누설전류는상승 > 0 대역간극 E g 보다더욱큰대역휨에의해 대역간터널링으로 EHP 가생성되어전 도성을띄게됨. GIDL 때문에드레인도핑준위는적당히 해야한다 (~10 18 cm -3 ) Fg. 6-48 MOSFET 에서의게이트유기드레인누설. 음영처리된장소에대한에너지대역도는게이트 - 드레인겹침영역에깊이의함수로서그려져있다. 그리고대역간터널링과실리콘기판의드레인영역에서전자 - 정공쌍의생성을지적한다.
Homework #6 고체전자공학제 6 판 Chapter 6. 연습문제 문제 6, 문제 15, 문제 18, 문제, 문제 4 Chap. 3. Energy Bands and Charge Carrers n Semconductors