< B9B0C3B7BCBCB0E82E687770>

Size: px

Start display at page:

Download "< B9B0C3B7BCBCB0E82E687770>"

현경 군
6 years ago
Views:

1 최첨단반도체에서의 ALD 증착기술 DOI: /PhiT 황철주 ALD (Atomic Layer Deposition) Process Technology in the Semiconductor Industry Chul Joo HWANG New and improved semiconductor technology will open a new generation of nano scale engineering and will allow a new design rule below 20 nm. Therefore, it is not too much to say that ALD (atomic layer deposition) will play a significant role in the semiconductor industry and is a core technology leading future of semiconductor. ALD is an advanced technology used in ultrathin film deposition and it offers control of the thickness and the uniformity of monolayer films with excellent step coverage. ALD enables the fabrication of high-k films for capacitors and gate dielectrics, and it has been used to deposit metal films for metal barrier applications and so on. Even though the quality of films deposited using ALD is excellent, ALD provides a very low throughput for mass production. Therefore, semi-batch-type has become an innovative solution and has been spotlighted in the semiconductor equipment industry. 저자약력 서론 Si 반도체기술의출현이후, 반도체는더욱더작은크기, 더욱더빠른속도, 낮은전력소모량, 소자당낮은가격을목표로개발되어져왔으며, 최근에는여러가지기능을하나 황철주대표이사는인하대학교전자공학학사로서 (1985) 2004 년인하대로부터명예박사학위를받았다. 현재주성엔지니어링 ( 주 ) 대표이사로국내최초반도체전공정장비해외수출, LCD 용 PECVD 장치세계일류상품선정, 대한민국 10 대신기술상수상, 1 억불수출탑수상등의업적을이루었다. 기업경영이외에도한국진공학회부회장 (1999-), 나노산업기술연구조합이사 (2004-), 벤처기업협회부회장 ( ), 한국디스플레이산업협회부회장 (2007-), 한국태양광산업협회부회장 (2009-), 벤처기업협회회장 (2010-), 한국물리학회부회장 (2011-) 등다양한활동을하고있다. (cj_hwang@jseng.com) 의반도체소자에서수행을할수있도록개발되어지고있다. 그결과, 반도체소자에사용되는박막은원자단위로제어되면서, 단차피복성이우수한특성을가져야하며, 또한계면에서확산과산화가일어나지않게하기위해서증착온도가낮아야한다. 기존의기술로서는이러한요구조건을충족시킬수없게되어져한계에도달하게되었다. 그러나원자층단위로박막을증착하는기술이개발되어져, 기존의반도체기술의한계를극복할수있게되었다. 이러한새로운기술을 Atomic Layer Deposition(ALD) 라불리게된다. ALD 기술은 1980년에 Tuomo Suntola에의해서 Atomic Layer Epitaxy(ALE) 이라는기술로개발되어졌다. ALE는매우정밀하게조성을제어하면서, 매우얇은막 ( 100 A ) 을증착시킬수있다는장점을가지고있었다. 그러나그당시에반도체산업에서사용하는가장얇은막은 1000 A 두께로서, ALE 기술은반도체시장을위한기술로서보여지지않았다. 그러나 30년이지난현재의상황은변했다. 반도체의칩사이즈의감소는수나노시대를열게되었으며, 반도체에서사용하는가장얇은막은원자단위로필요하게되었다. 예를들어, 게이트유전막의경우, 약 10 A ( 약 4개의원자층과동일한두께 ) 의두께가필요하게되었다. 그결과, Suntola의발명은반도체의디자인룰이감소함에따라서반도체에적용되기시작하였으며, 현재 Atomic Layer Epitaxy(ALE) 기술은 Atomic Layer Deposition(ALD) 라는기술로이름이변경되어져, 상용화되기시작하였다. ALD 기술은현재반도체에서박막증착기술인 CVD와 PVD 기술에비해서우수한장점을가지고있다. 즉, 대부분의 ALD 공정은 400 이하의낮은온도에서이루어진다. 또한원자단위로박막이증착되어지기때문에매우얇은막을정밀하게제어가능하며, 낮은불순물의함량과핀홀이거의없다. 또한 ALD 공정은높은종횡비 (Aspect Ratio) 에서 100% 단차피복성 (Step Coverage) 을만족할수있는기술이다. 그러나이러한우수한장점에도불구하고, ALD의 Mechanism에의해서증착속도제약을받는단점을가지고있다. 그결과 ALD가반도체에서사용할수있는영역은게이트유전막, 커패시터유전막, Metal Barrier 등과같은우수한막질을가지면서, 매우얇은막을정밀하게제어해야하는공정을위주 물리학과첨단기술 JANUARY/FEBRUARY

2 로활용범위를넓혀나가고있다. 이처럼 ALD 기술은기존의반도체박막증착기술에비해여러면에서우수성을가지고있어국내반도체기업과미국, 유럽, 일본의해외반도체기업에서 ALD 연구개발에총력을기울이고있다. ALD 의증착원리 ALD 증착원리는불활성기체 (Ar, N2 등 ) 에의해서분리되어진각각의반응물을웨이퍼위에공급함에의해서하나의원자층이증착되어지며, 원하는두께를증착하기위해서반복적으로증착하게되어진다. 즉 ALD 증착원리는반응기체가기상반응에의하여박막이증착되는 CVD 방법이아니라, 하나의반응물이박막이증착되는기판위에화학흡착이일어난후, 제2 또는제3의기체가들어와기판위에서다시화학흡착이일어나면서박막이형성되는반응이다. 이러한반응을자기제한적반응 (Self-limiting Reaction) 이라한다. 자기제한적반응 (Self-limiting Reaction) 이란, 반응물과표면의반응만일어나고, 반응물과반응물간의반응이일어나지않는반응으로원자단위로증착을가능하게하는원리이며, 이러한반응은원자층증착방법의가장기본이되는것이다. 그결과 ALD 공정은반응물간의교차하는화학흡착 (Alternating Chemisorption), 표면반응 (Surface Reaction) 그리고, 부산물의탈착 (Desorption) 을기초로한다. 반응물은단원소또는화합물이사용되어지며, 이러한반응물은휘발성이높고, 물질이안정해야하며, 반응성이높아야한다. 그림 1은웨이퍼위에원자층단위로박막을형성하는 ALD 증착원리를나타낸것이다. (1) 그림에서보듯이, 준비되어진웨이퍼에 A 반응물을공급하게되면, A 반응물은웨이퍼표면과반응을하여화학흡착하게된다. A 반응물이표면에원자층이증착되어지면, 과잉의 A 반응기체가공급되어도더이상반응을하지않게된다. ( 자기제한적반응 ; Self-limiting Reaction) (2) A 반응물이더이상반응을하지않은상태에서불활성기체를사용하여과잉의 A 반응물을반응기외부로제거한다. (3) 반응기내부에 A 반응물이완전히제거되어지면, B 반응물을공급하게되며, B 반응물은표면과흡착된 A 반응물과반응을하여화학흡착하게된다. B 반응물이표면에포화상태를이루게되면, 더이상반응을하지않게된다. ( 자기제한적반응 ; Self-limiting Reaction) (4) B 반응물이더이상반응을하지않은상태에서불활성기체를사용하여과잉의 B 반응물을반응기외부로제 Fig. 1. The deposition method of ALD Process. 거한다. (1) (4) 의과정을하나의사이클이라고부르며, 이러한사이클을반복함으로써, 원하는두께의원자층박막을성장시킬수있게된다. 상기의원자층증착이이루어지기위해서는다음과같은조건을만족시켜야한다. 증착공정은일련의분리된공정단계로구성되어져야한다. 만약두반응물간에분리되지않고, 서로혼합되어질경우에는기상반응을발생시키게된다. 반응물과표면간의반응은자기제한적반응에의해서이루어져야한다. 자기제한적반응또는화학흡착이주반응이어야한다. ALD 기술의장점및단점흡착된기체와주입된기체의자기제어표면반응에의한 ALD 공정은다음과같은장점을지닌다. 나노스케일의매우얇은박막형성이가능하고, 박막의정확한두께및조성제어가용이하며, 기상반응에의한파티클오염을배제할수있고증착박막의물리적, 전기적특성이상대적으로우수하다. 기존의 CVD 방법에비해저온공정으로열확산에의한소자의특성저하를피할수있으며, 복잡한형상의기판에서도 100% 에가까운단차피복성확보가가능하다 ( 그림 2). 특히소자의디자인룰이감소함으로써콘택홀또는트렌치의종횡비가크게증가하고있어 ALD 방법이물리기상증착방법 (Physical Vapor Deposition; PVD) 또는화학기상증착방법 (CVD) 보다더욱실용적이라할수있다. 충분한소스 (Source) 공급을위하여증기압이높고열분해특성이나타나지않으며반응성이높은프리커서 (Precursor) 를선정해야하고, 증착공정중각프리커서간의엄격한분리가필요하며박막성장속도가느리다는단점도가지고있다. 따라서낮은생산성때문에후막을증착할경우에는많은시간이소요되는데, 예를들어 1초에 1 A 으로증착된다고가정 38 물리학과첨단기술 JANUARY/FEBRUARY 2012

Table 1. ITRS Road Map@Gate. 1. 게이트유전막 Fig. 2. Aspect Ratio = 150 : 1 Contact, Step Coverage > 90% @HfAlOx. 하면 1 m(10,000 A ) 증착시약 3시간이소요되기때문에실제수백 A 이하의얇은두께를가지는박막증착시에만실용적이라할수있다.

ALD의적용분야반도체소자의크기가감소함에따라서, 반도체소자에사용되는박막은원자단위로제어되면서, 단차피복성이우수한특성을가져야하며, 또한계면에서확산과산화가일어나지않게하기위해서증착온도가낮아야한다.

3 Table 1. ITRS Road 1. 게이트유전막 Fig. 2. Aspect Ratio = 150 : 1 Contact, Step Coverage > 하면 1 m(10,000 A ) 증착시약 3시간이소요되기때문에실제수백 A 이하의얇은두께를가지는박막증착시에만실용적이라할수있다. 하지만최근반도체소자의초미세화로증착두께가 100 A 이하로더욱얇아지고있어 ALD 공정이적용되는스텝이많아지고있다. 더욱이이러한단점은전체반응사이클시간을줄이는등의최적공정조건을통해박막의증착속도를증가시키고, 배치형태의반응챔버를사용하여한꺼번에많은웨이퍼를동시에증착함으로써해결가능하다. ALD의적용분야반도체소자의크기가감소함에따라서, 반도체소자에사용되는박막은원자단위로제어되면서, 단차피복성이우수한특성을가져야하며, 또한계면에서확산과산화가일어나지않게하기위해서증착온도가낮아야한다. 그결과향후반도체에사용되는박막은높은증착률의요구보다는매우정밀하고, 얇은박막이요구되기때문에 ALD 공정을위해서요구되는증착시간은문제가되지않고, 따라서반도체시장에 ALD 시대는더크게열리게될것이다. ITRS(International Technology Road Map for Semiconductor) 에따라 ALD 공정은 90 nm의디자인룰에서게이트와커패시터유전막, 확산방지막그리고핵생성막에사용되기시작하였으며, Pitch가좁아지면서그필요성은더욱더커져가고있다. 반도체소자는수십년간열산화막에의해서게이트산화막이이용되어져왔으며, 매우균일하고재현성있는막을공급해주었다. 그러나계속되어지는반도체소자의크기감소에따라서, 더이상열산화막은사용할수없게되었다. 표 1은 2011년도 ITRS에서게이트유전막에관한것이다. 표에서보듯이, 30 nm 시대가열리는 2011년도에게이트유전막은 3 A 이하의 EOT(Equivalent oxide thickness) 가요구되어진다. 게이트유전막의감소에따른가장큰문제는누설전류의증가이다. 즉게이트유전막의두께가감소되어질경우에게이트누설전류는지수적으로증가하게되고더이상열산화막을유전막으로사용할수없게되어진다. 게이트유전물에적용하기위한고유전 (High-k) 물질로서 Ta 2O 5, TiO 2, Al 2O 3, ZrO 2, HfO 2, 그리고강유전체인 BST까지여러가지물질이대두되었으나, Ta 2O 5, TiO 2, ZrO 2, BST 와같은물질은 Si과접촉시안정성과후공정에따른온도의안정성이나쁘거나, 높은누설전류때문에향후의게이트유전막에서배제되어졌다. 결국열산화막을대체하기위한유전막으로는현재 Al 2O 3 와 HfO 2 가대두되어, 이두물질을얇은막으로정밀하게제어하기위해 ALD 방법을적용하며, HfSiOx 또는 HfSiON 물질도적용하고있는실정이다. (1) ALD Al 2 O 3 ALD Al 2O 3 는다음과같은특징을가지고있어서, 게이트유전막으로서매우흥미를가질수있다. 즉, Al 2O 3 는 SiO 2 보다높은유전율 ( 9), Si와접촉시에우수한열적안정성, 그리고넓은에너지갭 ( 8.3 ev) 을가진다. 게다가폴리실리콘게이트와접촉시에도매우안정적이다. ALD Al 2 O 3 는 TMA(trimethly-aluminium) 와오존 (O 3 ) 을사용하여 400 부근의온도에서증착되어질수있다. 이렇게증착되어진 ALD Al 2O 3 는동일한 EOT를가진열산화막에비해서 2 3배정도낮은누설전류를나타낸다. 그러나 물리학과첨단기술 JANUARY/FEBRUARY

또다른변수들 (Charge trapping 등 ) 이존재하기때문에, ALD를이용한 1x nm급차세대게이트유전체용 high-k를증착하는연구는좀더진행되어져야할것으로보여진다. 2. 게이트스페이서 Fig. 3. Gate Dielectric Stack using ALD Al 2O 3/ALD HfO 2. From H. K. Kang et al.

4 또다른변수들 (Charge trapping 등 ) 이존재하기때문에, ALD를이용한 1x nm급차세대게이트유전체용 high-k를증착하는연구는좀더진행되어져야할것으로보여진다. 2. 게이트스페이서 Fig. 3. Gate Dielectric Stack using ALD Al 2O 3/ALD HfO 2. From H. K. Kang et al. ALD Al 2O 3 를게이트유전막을사용함에따른단점이하나있다. 즉, ALD Al 2O 3 게이트유전막에의해서 Electron Trappping이발생되어져전하이동도가열산화막보다낮아지는것이다. (2) ALD HfO 2 ALD HfO 2 역시다음과같은특징을가지고있어서, 게이트유전막으로서매우흥미를가질수있다. 즉, HfO 2 는 SiO 2 보다높은유전율 ( 24 40), Si와접촉시에우수한열적안정성, 그리고넓은에너지갭 ( 5.65 ev) 을가진다. 게다가높은밀도 (9.68 g/cm 3 ) 때문에불순물확산과실리콘 / 유전막계면에서반응을억제시킬수있다. ALD HfO 2 를게이트유전막으로사용할경우, 동일한 12 A EOT를가지는열산화막에비해서약 2배정도낮은누설전류값을나타낸다. 그러나 ALD HfO 2 는 ALD Al 2O 3 와마찬가지로 Electron Trapping이발생되어져전하이동도가열산화막보다낮게나타나는단점을가지고있다. 이것을극복하기위해서최근에는 ALD Al 2 O 3 와 ALD HfO 2 의 fixed charge를보상하기위한방법으로 ALD Al 2O 3/ALD HfO 2 를적층시켜서게이트유전막을사용하기도한다. 그림 3에서보듯이 ALD Al 2O 3/ALD HfO 2 를적층하여게이트유전막을형성할경우, fixed charge가많은부분보상과누설전류측면에서도 SiON보다 4 5배정도높은결과를나타내었다. 결론적으로게이트유전막으로 High-k 물질이필요하며, 그러한물질로서 ALD Al 2O 3 와 ALD HfO 2 가유력한후보로서결국 HfSiOx 또는 HfSiON 물질로사용되고있다. 그러나낮은누설전류를가지면서, 매우얇은두께를가진 High-k 를구현할수있지만, 게이트유전막에는이러한변수이외에 반도체소자가고집적화됨에따라서, 게이트의채널길이가감소하게되어진다. 채널길이의감소는게이트의특성을감소시킬수있다. 최근에이러한채널길이감소에따른게이트특성의문제를해결하기위해서, 반도체에서저온화공정을많이추구한다. 저온화라는것은반도체의크기의감소와이온주입공정이도입됨으로써나온말로서, 저온공정으로이온주입층의확산을예방하고자하는것이다. 특히저온공정을통하여 Source/Drain 영역에이온주입층의확산방지에의해서채널길이를일정하게유지하고자한다. 일반적으로게이트스페이서로서 SiN나 SiO 2 가많이사용되어지며, 이러한공정은대부분은 CVD 방법을사용하여 700 이상의높은온도에서수행되어지기때문에, Source/ Drain 영역의이온주입층의확산이발생되어져채널길이가감소하게되고, 그에따라게이트특성을저하시키는결과를초래하게된다. 그러나상기의게이트스페이서로서 CVD SiN와 SiO 2 를 ALD 공정 ( 500 ) 으로대체할경우에게이트특성을향상할수있을것으로보여진다. 그결과, ALD SiO 2 와 SiN과하나의공정으로자리잡을것으로보여진다. 3. 커패시터미래의반도체시장을주도하기위해서는 20 nm급이하의초집적화된소자제조공정기술의확보가매우중요하며, 이는 20 nm급의 DRAM 커패시터기술개발을통해가능하다. 현재국내반도체업계도나노급 DRAM 소자의커패시터로금속전극을사용하는 MIM 커패시터를주로연구하고있으며, 전극재료로는 TiN을적용하고있으며, 유전재료로는 ALD- HfO 2, PEALD-HfO 2, ALD-AlO 2, Ta 2O 5, ZrO 2 등을연구하고있다. 표 2는 ITRS의 capacitor 관련부분으로써 20 nm 이하급소자에서 T ox 3 A 정도의특성이요구되는데아직까지 20 nm급이하까지유효 capacitance를얻을수있는 3 A 의 T ox 를갖는커패시터공정개발이성숙되지못하고있으며양산성이우수한 20 nm급공정개발의연구는미비한상태이다. 커패시터용유전체로서 ALD ZrO 2 와 Al 2O 3 를기반으로 30 nm급까지사용하고있지만, 더이상은 ZrO 2 와 Al 2O 3 의조합을가지고는한계가있다는것이며, 이를대체할물질에대해 40 물리학과첨단기술 JANUARY/FEBRUARY 2012

Table 2. ITRS Road Map@Capacitor. Fig. 4. System Types for ALD Process. 소자업체를비롯하여장비업체, 케미칼업체가분주하게움직이고있다.

금속초고밀도미세회로기술과새로운재료의사용이요구되는 30 nm 이하의고집적소자는박막증착기술적용의분기점이라고도할수있어서, 게이트절연막과커패시터용고유전체증착기술과함께금속전극및확산방지금속과게이트전극의증착이매우중요해지고있다. 특히고집적화에따른단차피복성문제로기존의주를이루고있었던 PVD 방법이나 CVD 방법이문제가제기되어지고있고, ALD로변화를추진하고있는상황이다.

ALD 증착장비 ALD 공정의중요성이강조되면서양산성이높고우수한막질을제공할수있는 ALD 증착장비또한필요성이더욱커지고있다. 이에국내외장비업체에서집중적으로 ALD 증착장비를개발하고있다. ALD 증착장비는반응기에따라세미배치, 배치그리고싱글형태로구분할수있다. 배치형태는한번에다량의웨이퍼를동시에증착가능한장비를말하 며, 세미배치형태는수장의웨이퍼를동시증착가능한장치를말한다.

5 Table 2. ITRS Road Fig. 4. System Types for ALD Process. 소자업체를비롯하여장비업체, 케미칼업체가분주하게움직이고있다. 물질을계속연장하면서사용할수도있지만, 앞으로한두세대까지연장되지않을것이며, 결국은매우높은유전상수값을갖는물질자체의변경이필요할것으로예상되고이역시 ALD 방법으로금속전극과커패시터를증착할것이다. 4. 금속초고밀도미세회로기술과새로운재료의사용이요구되는 30 nm 이하의고집적소자는박막증착기술적용의분기점이라고도할수있어서, 게이트절연막과커패시터용고유전체증착기술과함께금속전극및확산방지금속과게이트전극의증착이매우중요해지고있다. 특히고집적화에따른단차피복성문제로기존의주를이루고있었던 PVD 방법이나 CVD 방법이문제가제기되어지고있고, ALD로변화를추진하고있는상황이다. 커패시터의상하부전극이대부분 CVD TiN으로진행하였으나, 20 nm급에서는 ALD TiN으로변경을고려하고있으며, 게이트전극또한기존의 PVD TiN이 ALD TiN으로변화되고있는추세이다. 더불어커패시터의경우는 High K 물질이바뀌어야하는시점이므로전극물질의변화를추진하고있다. ALD 증착장비 ALD 공정의중요성이강조되면서양산성이높고우수한막질을제공할수있는 ALD 증착장비또한필요성이더욱커지고있다. 이에국내외장비업체에서집중적으로 ALD 증착장비를개발하고있다. ALD 증착장비는반응기에따라세미배치, 배치그리고싱글형태로구분할수있다. 배치형태는한번에다량의웨이퍼를동시에증착가능한장비를말하 며, 세미배치형태는수장의웨이퍼를동시증착가능한장치를말한다. 싱글형태는한번에 1장의웨이퍼를처리하는반응기를지니고있다. 배치형태의장비는한번에다량의웨이퍼를처리가능하여높은생산성을지니고있어생산성이낮은 ALD 공정의단점을극복하기에는최적의방식으로인식되었다. 이에따라초기 ALD 공정을양산에적용하면서큰각광을받았으나최근에는소자의집적도가높아지면서배치형태에서증착되는박막의막질이웨이퍼가놓이는위치에따라다르기때문에차세대소자의특성을확보하기에는부족하게되었다. 싱글형태의 ALD 증착장비는배치형태대비박막의특성은매우우수하지만낮은생산성으로인해실제양산에적용하는데는큰제약이따른다. 이에세미배치형태의장비가최근각광받고있다. 세미배치형태의장비는한번에여러장의웨이퍼를처리할수있어높은생산성을확보할수있을뿐아니라증착되는모든웨이퍼의박막특성또한싱글형태의장비와동등하게모든웨이퍼가동일한특성을가지고있기때문에국내에서최초개발한세미배치형반응기가 ALD 장치의표준이되고있는상황이다. 결론앞에서언급한것처럼 20 nm 이하의디자인룰을가진반도체소자의시대가열리게됨에따라서, ALD 공정의중요성은더이상강조할나위가없다. 특히게이트와커패시터유전막, 금속전극그리고스페이서와같은높은종횡비를가지면서매우얇고저온증착막을요구하는공정등차세대반도체증착기술에서는 PVD와 CVD 증착에의한막보다 ALD 를이용한막증착의필요성이더증가할것이다. 특히 ALD 장치는배치형 ALD 장치와싱글형장치의단점을제거할수있으면서장점을살린세미배치형 ALD 장치가표준화될것으로예상된다. 물리학과첨단기술 JANUARY/FEBRUARY

슬라이드 1

슬라이드 1 나노융합 2020 사업 _ 한양대반도체재료연구실 Semiconductor Materials Laboratory Department of Materials Science & Engineering Hanyang University 전형탁 hjeon@hanyang.ac.kr Tel : 02-2220-0387 1/59 Semiconductor Materials Laboratory