- 1 -

Size: px

Start display at page:

Download "- 1 -"

민서 영
5 years ago
Views:

1 - 1 -

2 제 3 장 IC 구조와제조 순서 3.1 왜실리콘인가? 3.2 IC 공정에들어가기전에 (1) 고순도폴리실리콘제조과정 (2) 단결정성장및웨이퍼제조과정 (3) 반도체소자를포함한 IC 제조공정 (4) 패키지및검사과정 3.3 반도체소자, 칩, 웨이퍼크기 3.4 BJT 구조와제조공정 3.5 MOSFET 구조와제조공정 3.6 반도체소자주요공정들 3.7 결정성장및웨이퍼제작 (1) 쵸크랄스키방법 (2) 부유대역방법 3.8 산화 (1) 산화막의용도 (2) 산화이론 3.9 포토리소그라피및식각 3.10 불순물주입 (1) 불순물확산 (2) 이온주입 3.11 박막의성장 (1) 증착 (evaporation) (2) 스퍼터링 (sputtering) (3) 화학기상증착 (CVD; chemical vapor deposition) (4) 에피택시얼

3 3.1 왜실리콘인가? IC 구조와제조공정을이해하기위해서는현재생산되고있는 IC의대부분이왜실리콘기판을사용하여제작되는지를알필요가있다. 실리콘재료가 IC 시장을지배하는데에는다음과같은여러가지이유들이있다. 가장중요한이유는우수한실리콘산화막 (SiO 2 ) 이존재한다는점이다. 실리콘을산화성가스중에서가열하면산화되어산화실리콘, 즉산화막이된다. 이것은석영이라는아주안정한절연물으로다른반도체에는존재하지않는행운인것이다. 이실리콘산화막은반도체소자및공정에서아주유용하게사용되는재료이다. 즉, 실리콘산화물은우수한절연막으로서소자를전기적으로격리할때사용될뿐만아니라, IC 제작공정에필요한불순물의선택확산을위한격리막으로서도사용된다. 마치한약의감초와같이반도체전반에걸쳐유용하게사용된다. 다음으로실리콘은지구상에서아주풍부한원소라는점이다. 표 3-1 에서보는바와같이실리콘은산소다음으로지구상에서많이존재하는원소이다. 어디에이처럼많은실리콘이있는것일까? 우리주변에서쉽게접할수있는모래나암석등은모두실리콘산화물이주된성분이다. 따라서, 모래를적절한공정과정을거쳐환원함으로써실리콘을만들수가있다. 표 3-1 지구상에존재하는원소의비율 원소 성분비 (%) O 46.6 Si 27.7 Al 8.13 Fe 5.00 Ca 3.63 에너지도유한하지만물질또한더욱더유한하며, 대량으로물질을사용할때는그물질이지구상에서풍부하게존재하는지를확인하여야한다. 특히, 에너지대책으로반도체를사용한태양전지의개발이진행되었는데, 이경우에너지문제를해결하기위하여상당량을필요로하고있어이점에서실리콘에의한태양전지가가장유망하다. IC의경우는에너지대책을위한태

4 양전지보다는양이적으나지구상에많을수록좋으며가령폐기한다해도전혀무공해의장점이있다. 또한실리콘의유리한점은이것이화합물이아닌순수한원소반도체라는것이다. 같은반도체라도예를들어갈륨비소 (GaAs) 등은 2개의원소로구성된화합물반도체이다. 화합물반도체는순서대로일정한방향으로규칙적으로정렬된단결정을만들때에원소들이 1 대 1의비율이아니고는결함이생기기쉽다. 더욱가열할경우실리콘은표면이다소증발하여도나머지도순수한실리콘으로남으며, 산화하여도실리콘이일부산화되어나머지도실리콘인것이다. 그러나갈륨비소의경우가열하면두원소들이증발하여나머지의성분비는 1 대 1에서벗어난다. 산화하는경우도산화하기쉬운원소부터산화하여 1 대 1의비율이깨어진다. 즉, 원소반도체의장점은안정성에있다. 물론갈륨비소화합물반도체도장점이있다. 화합물반도체의유리한점은원소들의선택과성분비에의하여여러가지종류를만들어낼수있다는것이다. 특히, 갈륨비소와같이두개의원소에제한하지않고 3개이상의원소라도구성될수있다. 이렇게되면그수는무한에가까워그중에는특성이실리콘보다우수한것이나올수도있다. 사실실리콘보다도이동도가 10배이상빠른화합물반도체도있으며이와같은재료는특히고속의특성을요하는특별한용도로사용될수있다. 그러나갈륨비소가실리콘에비하여시장에서확산되지못하는이유는, 양질의산화막이없기때문에소자제작이힘들고수율 (yield) 의하락등으로인한대량생산의문제가있다. 다시원소반도체로돌아와서실리콘이아닌다른종류의원소반도체를사용할수없을까하는의문이생긴다. 실리콘이외의 4족원소반도체로서 ( 꼭 4족이되어야하는이유는반도체소자에전류를흘리기위해서는전자혹은정공과같은캐리어가필요한데 4족일때불순물을투입하여전자나정공을만들기제일적합하기때문이다.) 탄소 (C) 혹은게르마늄 (Ge) 이있다. 그중에서탄소는다이아몬드결정구조를하고, 밴드갭에너지가아주크기때문에절연체에가깝다. 게르마늄은실리콘반도체기술이발전하기전에한때사용된원소반도체이다. 게르마늄의유리한점은전계가걸린경우전자나정공이움직이는이동속도를나타내는이동도 (mobility) 가실리콘에비하

5 여약 3배이상크다는점이다. 그러나게르마늄은밴드갭에너지가 0.66 ev 로실리콘의밴드갭 1.12 ev보다작아서, 진성캐리어농도가커지고소자의누설전류가증가하기때문에사용할수온도가높지않다. 즉, 고온에서의사용이불가능하다. 게르마늄은또한안정된산화막이없어서소자제작에아주불리하다. 이와같이실리콘은우수한산화막이있고, 지구상에풍부하게존재하고있으며, 원소반도체로서의안정성과제작의용이성이있고, 온도특성이우수하여반도체시장을제패하게된것이다. 장래에도실리콘의이러한우수한특성때문에실리콘을능가할반도체는없을것이라고예상된다. 이러한실리콘의고유한특성을고려하여다음에서설명할소자구조와적절한제작공정들이개발되어왔다. 3.2 IC 공정에들어가기전에실리콘원소를함유한모래에서부터 IC까지의제조공정은다음과같다. 먼저모래로부터고순도다결정실리콘을제조하며, 다결정실리콘은결정성장을통해직경 12 인치, 두께는약 400 μm인웨이퍼를만든다. 다음으로, BJT 및 MOSFET 등의반도체소자를포함한 IC를제조하는공정을거쳐, 마지막으로패키지및검사과정을마치게되면 IC가완성된다. (1) 고순도폴리실리콘제조과정 IC를만들수있는실리콘은 PPB(part per billion) 이하의불순물이포함된아주고순도이어야하기때문에복잡한추출과정을거치게된다. 모래에서다결정실리콘을추출하고, 다결정실리콘으로부터단결정성장의두단계가필요하다. 먼저산화실리콘인모래에서부터다결정실리콘을추출하는데에는수소환원과같은방법을쓴다. 수소환원은사염화규소혹은삼염화사일렌으로시작한다. SiCl 4 + 2H 2 -> 4HCl + Si 2SiHCl 3 + 2H 2 -> 6HCl + 2Si 이실리콘은다결정실리콘이다.

6 (2) 단결정성장및웨이퍼제조과정다결정실리콘에서단결정실리콘으로성장하기위한방법으로 cy코랄스키방법및부유대역방법이있다. 좀더자세한설명은다음절을참조하라. 단결정실리콘봉을잘라낸것이웨이퍼이다. 도핑된실리콘웨이퍼를만들기위해서는단결정성장시원하는불순물을첨가하여야한다. 그림 3.1 단결정실리콘성장및웨이퍼제조과정 (3) 반도체소자를포함한 IC 제조공정 IC 제조공정은많은복잡한공정이필요하다. 이를분류해보면다음과같은기본공정으로나눌수있다. 1 박막형성여러가지물질의박막을웨이퍼표면에성장혹은증착한다. 박막은게이트산화막혹은필드산화막과같이반도체소자의구성성분으로사용되기도하고, 불순물의선택적인주입을위한포토리소그라피공정중의불순물마스킹으로도사용되기도한다. 2 패턴형성포토리소그라피라는공정을통해마스크라는유리판에있는패턴을실리콘웨이퍼로복사한다. 3 도핑 ( 불순물주입 ) 마스크에서웨이퍼로복사된패턴을이용하여원하는부분을도핑, 즉불순물을주입한다. 도핑에는열적확산 (diffusion) 과이온주입 (ion implantation) 두종류가있다.

7 (4) 패키지및검사과정웨이퍼는최종적으로수분혹은기타불순물의침투를막기위하여보호막 (passivation) 을입힌다. 이때본딩패드는온웨이퍼테스트및본딩을위하여노출된다. 공정을마친웨이퍼는칩의동작을확인하기위한웨이퍼선별을한다. 보호막에서노출된본딩패드를금속프로브로연결하여동작및기능확인을하여통과한칩만패키징에들어간다. 3.3 반도체소자, 칩, 웨이퍼크기우리가방송이나책, 신문등에서보고듣는 DRAM 혹은플래시메모리에들어가는반도체소자인 MOSFET 트랜지스터의크기는얼마정도인가? 우리가제일쉽게접하는 PC, PDA 등의핵심칩인 CPU와 DRAM 메모리에는이러한반도체소자가몇개나들어가있을까? 이러한의문들을가져보지않은사람은없을것이다. 만약이런의문이없었다면반도체에대한관심이전혀없는사람일것이다. 몇년전의 IMF 위기를가져온중요한원인중의하나도반도체수출이급감했기때문이라는주장도있었다. 최신의반도체소자는예들들어 0.18 μm 설계규칙 (design rule) 으로만들어진다. 물론반도체제조기술이발전함에따라이설계규칙은점점줄어든다. 설계규칙이라함은반도체웨이퍼에만들수있는반도체소자패턴의최소단위이다. 예를들어, 0.18 μm DRAM이라고할때, 0.18 μm는설계규칙을이야기하며 DRAM에들어가는 MOSFET 게이트길이는 0.18 μm이다. 1 μm란 1/10000 cm로 0.18 μm의길이를상상하기는아주힘들지만, 실리콘반도체에서원자와원자사이의거리가약 2.4A (= 2.4x10-4 μm) 으로게이트아래에실리콘원자가 750개가줄을서고있다고생각하면된다. 최근 1G DRAM이개발되었는데여기에는트랜지스터와커패시터가각각 10억개가내장되어있는것이다. 요즈음최신반도체기술은 12 (30 cm) 실리콘웨이퍼를사용한다. 만약 1G DRAM 칩의크기가 1 cm x 1 cm이라면 ( 최신기술의경우칩면적을공개하지않는다. 왜냐하면칩면적이공개되면이회사의기술수준을알수있기때문에.) 1 개의 12 실리콘웨이퍼로약 600 개정도의 IC가나온다. 그림 3.1에실리콘웨이퍼와 IC 칩다이를보여주고있다. 웨이퍼의아래잘린

8 부분은 major flat 으로불리는데실리콘결정구조가배열된방식을나타낸 다. 그림 3.2 반도체웨이퍼와 IC 칩크기비교 반도체소자의길이 (0.18 μm = 0.18 x 10-4 cm) 와반도체웨이퍼의직경 (30 cm) 을비교해보았는데, 소자의깊이와웨이퍼의두께도흥미롭다. 대표적인반도체소자인 MOSFET의중요부분인소스와드레인의깊이는약 0.1 μm 정도이며, 반도체웨이퍼의두께는수백 μm이다. 실리콘웨이퍼중에서극히일부분만이반도체소자에사용하고있는것이다. 다음으로현재의대표적인반도체소자인 BJT와 MOSFET의구조와공정에들어가기전에 BJT와 MOSFET의공통점과차이점을알면공정이쉽게이해될것이다. BJT와 MOSFET는모두트랜지스터이며, 증폭및스위칭의두가지기능은동일하지만, 기본동작원리와구조는매우다르기때문에공정도달라진다. BJT는캐리어의베이스에서의확산 (diffusion) 에의해서전류가형성되며, MOSFET는채널에서의캐리어드리프트 (drift) 에의해전류가흐른다. 따라서 BJT의콜렉터전류는베이스-에미터입력전압에지수함수적으로변화하며, MOSFET의드레인전류는게이트-소스입력전압의제곱에비례한다. 이러

한성질에의하여 BJT의전류는 MOSFET의전류에비하여입력전압에더민감하여, 즉트랜스컨덕턴스가더커서높은전압이득과빠른스위칭속도를낼수있기때문에더좋은트랜지스터라고볼수있다. 그러나 BJT는 MOSFET보다전류가많이흐르기때문에전력소모가증가하는단점이있다.

9 한성질에의하여 BJT의전류는 MOSFET의전류에비하여입력전압에더민감하여, 즉트랜스컨덕턴스가더커서높은전압이득과빠른스위칭속도를낼수있기때문에더좋은트랜지스터라고볼수있다. 그러나 BJT는 MOSFET보다전류가많이흐르기때문에전력소모가증가하는단점이있다. 또한 BJT의경우트랜지스터동작이일어나는베이스영역이표면에서떨어진기판내부에위치하며, MOSFET의동작을결정하는채널은실리콘기판의표면에있다. 이렇게 BJT의베이스가표면이아닌기판내부에위치하는 BJT 구조는제작공정을복잡하게만든다. 결론적으로 BJT는 MOSFET보다우수한특성을가지나복잡한구조와공정으로인하여제작단가가증가하여요즈음의거의모든 IC 들은 MOSFET으로만든다. 물론 RF와같은고속을요하는특수한용도의경우 BJT가사용된다. 3.4 BJT 구조와제조공정 MOSFET의아이디어는 1930년대에나왔지만반도체표면을깨끗하게처리하는기술이없었기때문에표면에서동작하는 MOSFET을제작할수가없었다. 이러한이유로 BJT가 MOSFET보다세상에먼저나왔는데, 간단하게 BJT의구조와공정을살펴보자. BJT는소자의동작에아주중요한베이스가기판내부에있기때문에그림 3.3, 3.4과같이구조와공정이복잡하다. 먼저 P형실리콘기판위에산화막을형성하고 ( 그림 3.3(a)), 1번 buried-layer 마스크를사용하여 buried layer 혹은 subcollector를정의한다. 산화막은선택적확산을위한장벽 (barrier) 으로사용되는아주중요한물질로서마스크작업전에꼭길러져야한다. 이 buried layer는 BJT의동작속도에영향을미치는콜렉터저항을줄이기위해서사용된다. 다음으로에피택시공정을이용하여실리콘웨이퍼위에 N형단결정을성장시킨다 ( 그림 3.3(b)). 에피택시공정은원래의실리콘웨이퍼와동일한좋은품질의실리콘층을만들어준다. 이과정동안그림 3.2 (b) 에서보는바와같이 N+ buried layer의불순물이에피층으로올라오게된다. 애피택시공정이후다음공정을위한산화막이다시길러진다. 2번격리 (isolation) 마스크를사용하여깊은 P-확산을위한윈도우를열고, P 영역을정의한다 ( 그림 3.3(c)). 이깊은 P-영역은소자와소자사이의전기

10 적인격리를위하여사용된다. 즉, P 영역과 N 콜렉터사이에역방향의전압을인가하여전류가흐르지않는전기적인격리를해준다. 한번더산화막을기르고, 3번베이스마스크를이용하여 P형베이스영역을선택적으로확산한다 ( 그림 3.3(d)). 그후산화막을다시기르고, 4번에미터마스크를이용하여 N+ 에미터의선택적확산을위한윈도우를열고, N+ 에미터를만든다 ( 그림 3.3(e)). 이때동시에 N+ 콜렉터컨택으로사용될부분도만들어진다. 이 N+ 콜렉터영역은다음의금속배선공정을하더라도좋은오믹컨택을제공해준다. 마지막으로마스크 5번, 6번, 7번을이용하여컨택윈도우, 금속배선, passivation에서본딩패드를열어주기위한작업을해준다 ( 그림 3.3(f)).

11 그림 3.3 BJT 주요공정단계에서의단면도와 top view. (a) 산화된실리콘웨이퍼 ; (b) 1번 buried-layer 마스크를사용한 buried-layer의선택적확산, N형에피탁시성장과산화 ; (c) 2번격리마스크를사용한 P형기판까지닿는격리영역확산 ; (d) 3번베이스마스크를사용한붕소베이스확산 ; (e) 4번에미터마스크를사용한에미터와콜렉터확산 ; (f) 컨택과금속배선후의구조. ( 음성포토레지스트사용 )

12 그림 3.4 BJT 공정순서도

13 3.5 MOSFET 구조와제조공정 MOSFET는 BJT에비해서비교적구조와공정이간단하다. 1950년대에구조적으로복잡한 BJT는제작할수있었지만 ( 물론물질과구조는앞의설명한부분과다름 ), MOSFET는아이디어가나왔지만제작이불가능하였던이유는표면처리기술의문제였다. 그당시는표면이너무지저분하여, 예를들어, 표면전하가너무많아서게이트전압으로는채널의제어가불가능하였다. 그러나 1960년대에들어서서표면을깨끗하게하는공정기술들이발전하여드디어 MOSFET이제작되고 IC가출현하게된것이다. N 채널 MOSFET(NMOS) 의구조와공정들이그림 3.5, 3.6에나와있다. 먼저공정상필요한실리콘나이트라이드막으로부터실리콘표면을보호하기위한산화막을 P형기판위에기른다. 실리콘나이트라이드는 LPCVD 장비를이용하여증착할수있다 (Fig 3-5(a)). 이실리콘나이트라이드막은필드 (field, 트랜지스터가만들어지는영역을제외한나머지부분으로트랜지스터사이를전기적으로격리하기위한부분 ) 산화막을기르는다음공정단계에서산화를막기위해서사용된다. 1번액티브 (active, 트랜지스터가만들어지는영역 ) 영역마스크를사용하여트랜지스터영역을정의한다 (Fig 3-5(b)). 웨이퍼전체를붕소로이온주입하면, 액티브영역은나이트라이드 / 산화막때문에붕소가실리콘으로주입되지못하고, 필드부분만들어가게된다. 트랜지스터가만들어지는영역을제외한나머지부분에붕소를주입하는이유는이부분의문턱전압을올리기위함이다. 왜냐하면배선들이이부분을통과할때, 배선의전압에의해기판이반전되어기생트랜지스터가동작할가능성이있는데이를차단하기위한목적이다. 물론이필드영역은다음공정에서두꺼운산화막을성장시켜문턱전압을더욱올린다. 다음으로, 필드부분에두꺼운산화막 ( 예, 6000A ) 을기른다 (Fig 3-5(c)). 이때나이트라이드 / 산화막아래실리콘은산화되지못한다. 이두꺼운산화막은소자와소자사이에존재하여트랜지스터를전기적으로격리 (isolation) 하는역할을한다. 액티브영역의나이트라이드 / 산화막을에칭한다. MOSFET의게이트산화막으로사용될얇은산화막을성장한다. 이산화막의질이 MOSFET의특성을좌우하기때문에가장주의를요하는공정이다. 그

14 리고 MOSFET의문턱전압을조절하기위하여붕소를이온주입한다. 이때도필드산화막은이온주입에대한장벽역할을한다. MOSFET 게이트로사용될폴리실리콘을 CVD 공정으로증착한다. 2번게이트마스크를이용하여폴리실리콘게이트영역을정의한다 (Fig 3-5(d)). 게이트영역을제외하고는폴리실리콘을에칭한다. 다음으로소스 / 드레인영역을인이나비소로이온주입한다. 게이트영역은두꺼운폴리실리콘이있기때문에불순물이주입되지않는다. 고온어닐링을통해이온주입된불순물을깊이넣음과동시에이온주입때생긴손상등을치료한다. 3번컨택마스크를이용하여소스, 드레인, 게이트컨택윈도우를연다 (Fig 3-5(e)). 금속을증착이나스퍼터링을통해증착하고 4번금속마스크를이용하여배선을정의한다 (Fig 3-5(f)). 다음으로 passivation 층을증착하고 5번본딩패드마스크를이용하여본딩패드부분을정의한다.

15 그림 3.5 N채널 MOSFET 주요공정단계에서의단면도와 top view. (a) 산화후실리콘나이트라이드가증착된실리콘웨이퍼 ; (b) 1번마스크를사용하여소자바깥영역 ( 필드 ) 을에칭한후, 바깥부분의문턱전압을올리기위한붕소의주입 ; (c) 나이트라이드제거하고, 두꺼운필드산화막기른후, 폴리실리콘증착 ; (d) 2번마스크를이용하여게이트부분을정의함 ; (e) 산화막을증착하고, 3번마스크를이용하여컨택윈도우정의 ; (f) 금속을증착하고 4 번마스크를이용하여배선패턴닝.

16 그림 3.6 N 채널 MOSFET 공정순서도

17 3.6 반도체소자주요공정들반도체공정시에사용되는주요박막들로는산화막, 금속필름, 실리콘나이트라이드, 폴리실리콘등이있다. 실리콘산화막은 MOSFET의게이트산화막혹은배선과배선사이의절연막의두가지종류가있는데, 각각형성방법이다르다. 게이트산화막은게이트누설전류를적게하기위해질적으로아주우수하여야하는데, 주로실리콘웨이퍼를산소가있는고온 ( ) 로 (furnace) 에넣어서형성한다. 배선과배선사이의절연막은게이트산화막만큼양질이어야할필요는없으며, 주로웨이퍼의표면을개스상태의혼합물을통해서증착되는 CVD(chemical vapor deposition) 라는기법을통해서형성한다. 실리콘나이트라이드, 폴리실리콘등의얇은막의증착도마찬가지로 CVD 공정을이용한다. 금속필름은진공에서금속을 melting point까지가열하는 evaporation 혹은스퍼터링이라는공정을통해서도증착된다. 순수한반도체에불순물을주입하여야전류를흐르게하고소자동작을가능하게하는데, 두가지방법이있다. 첫번째방법은도너및어셉터불순물을고온 ( ) 확산을통해서주입하여얇은 N형혹은 P형반도체층을형성하는것이다. 두번째방법은이온주입으로, 고전압가속기에의해서얻어지는고에너지도너및어셉터원소들을실리콘웨이퍼에직접가격하여불순물을강제적으로삽입하는방법이다. 이방법이간단하여요즈음많이사용하는공정이다. 그런데이와같이 N형및 P형반도체를형성할때어려운문제점중의하나는웨이퍼전체가아니고어떤특정한부분만선택적으로형성하여야한다는것이다. 이때필요없는부분에대한불순물주입을막기위해서는실리콘산화막, 실리콘나이트라이드, 폴리실리콘등의마스크가필요하다. 이런불순물마스크물질은산이나플라즈마등을이용하여에칭하여불순물창을만든다. 이창패턴은포토공정을통해서마스크로부터실리콘표면에복사된다. 포토리소그라피는마스크를제작하는작업과마스크패턴을실리콘표면에ㅡ복사하는작업으로나누어진다. 이포토리소그라피는 IC 제작에서아주중요한부분이며, 마스크수가공정의복잡성을말해준다.

18 이러한 BJT 및 MOSFET과같은반도체소자의제작에사용되는주요공정들은다음과같다. 1. 결정성장및웨이퍼형성 2. 산화 3. 포토리소그라피및식각 4. 불순물주입 ( 확산및이온주입 ) 5. 박막의증착 ( 에피택시얼, evaporation, 스퍼터링, 화학기상증착 ) 3.7 결정성장및웨이퍼제작결정성장및웨이퍼제작은다결정실리콘을 IC 공정하기에편리한단결정웨이퍼를만드는공정이다. 모래로부터추출된다결정실리콘은결정성장을통해단결정실리콘으로바뀐다. 실리콘결정성장에는쵸크랄스키 (Czchralski) 방법과부유대역 (floating-zone) 방법이있으며, 결정성장동안적당한비율의불순물이들어간다. 단결정실리콘원통형막대는일정한두께로자르고, 표면연마를통해웨이퍼로제작된다. (1) 쵸크랄스키방법실리콘결정성장에주로사용되는방법이 CZ 방법이다. 먼저다결정실리콘덩어리를 RF 가열을통해서 1425 의융점온도로가열된흑연로에서녹인다. 이때원하는양의불순물을포함시킨다. 녹은실리콘표면에종자결정 (seed crystal) 을접촉시킨후천천히끌어올린다. 이때종자결정과녹은실리콘사이의표면장력에의해작은양의액체가올라와서냉각되면단결정실리콘의원통형막대가완성된다. 냉각되는동안실리콘원자들은종자결정과같은배열의격자구조를가진다.

19 그림 3.7 쵸크랄스키방법 그림에서종자결정과흑연로는도핑을일정하게하고지름을조절하기위해 서로반대방향으로회전된다. 이러한방법으로길이가 1.2 m, 직경이 6 인치 이상의단결정실리콘을키울수있다. (2) 부유대역방법쵸크랄스키방법으로단결정실리콘을성장시킬경우소량의산소가들어가게된다. 아주낮은산소함량을가진단결정을성장시키기위한방법이부유대역방법이다. 다음그림과같이다결정실리콘막대아래부분에결정핵을붙인다. 가열을하는 RF 코일을이동시키면 RF 코일안쪽의다결정실리콘이녹아서냉각되면단결정실리콘으로성장된다. 즉, 녹은실리콘원자는결정핵과같은배열을가진격자구조로고형화된다.

20 그림 3.8 부유대역방법 3.8 산화 (oxidation) 실리콘의가장큰장점중의하나인산화실리콘 (SiO 2 ) 을형성하는것 이산화공정이다. (1) 산화막의용도산화실리콘은반도체제조공정및소자동작에서다음과같이아주중요한역할들을한다. 1 표면보호실리콘표면을산화시킴으로써오염물이실리콘에침투하는것을막는다. 또한산화는실리콘표면을파고들어가기때문에원래표면에있던오염물이산화층밖으로빠져나가실리콘과실리콘산화막경계에는오염물이없어지게된다. 2 확산마스킹불순물을실리콘내부로확산혹은이온주입할때일정한패턴에만선택적으로할필요가있다. 이때불순물의확산혹은이온주입을막아주는막으로

21 실리콘산화막이사용된다. 이과정에서실리콘산화막으로도불순물이들어가지만어느정도이상의두께를유지하면산화막아래의실리콘으로는불순물의확산혹은주입을막을수있다. 3 절연막실리콘산화막은실리콘과달리에너지갭이약 8 ~ 9 ev인부도체로서절연막의역할을한다. 첫번째로, MOSFET의경우게이트는기판과는전기적으로분리되어야하는데여기에실리콘산화막이사용된다. 이것을게이트산화막으로부르는데 50 ~ 100 A 정도의아주얇은두께를가지고있다. 두번째로, MOSFET 소자와소자사이를전기적으로격리시키는데약 3000 ~ 5000 A 정도두께의필드 (field) 산화막이사용된다. 세번째로, IC가복잡해지면서몇층의금속배선이필요한데배선과배선사이를절연시키는목적으로실리콘산화막이사용된다. (2) 산화이론실리콘웨이퍼를단지공기중에노출시켜도몇십 A 두께의산화막이형성된다. 그러나반도체소자에필요한수천 A 두께의산화막을얻기위해서는 900 ~ 1200 정도의고온을가하게되면훨씬빠른속도로산화막을만들수있다. 이러한열산화의화학식은간단하다. Si + O 2 -> SiO 2 이와같이실리콘과산소를반응시켜실리콘산화막을형성하는것을건식 (dry) 산화라고부른다. 그리고산화는실리콘원자와산소가결합하는것이므로산화가진행됨에따라원래의실리콘표면아래로점점뚫고들어가게된다. 산화가끝난후전체실리콘산화막두께의 46 % 는원래표면보다아래로들어가고, 56 % 는표면위에위치하게된다. 다음그림 3.9에건식산화장치가나와있다. 건식산화는온도의정확도 (± 1/2 ) 가유지되는산화로에서진행된다. 산화로주위의열코일에흐르는전류를제어하여일정한온도를유지한다. 수정튜브는실리콘카바이드와같이고온에녹지않는물질을만들어져있다.

22 그림 3.9 건식산화장치 위의건식산화방법을사용하여 1200 에서 7000 A 의산화막을얻기위해서는약 10 시간정도가필요하다. 이시간을단축시키기위해서는건식산화의산소대신에수증기 (H 2 O) 를사용하면된다. Si + H 2 O -> SiO 2 + 2H 2 이방법을습식 (wet) 산화라부른다. 이습식산화에서는물분자가수소 (H) 와수산이온 (OH - ) 로나누어지며, OH - 이온이건식산화시의산소보다분자수가적기때문에훨씬빨리움직여서짧은시간에산화막이형성된다. 이습식산화장치에수증기를공급하는버블러 (bubbler) 가그림 3.10에나와있다.

23 그림 3.10 습식산화장치의버블러 (bubbler) 3.9 포토리소그라피 (photolithography) 및식각포토리소그라피란웨이퍼위에우리가원하는패턴을형성하는공정이다. IC를제작하기위해서는여러가지의얇은박막들이불순물확산, 이온주입에대한장벽 (barrier), 혹은전도성물질과기판사이의절연막으로서사용된다. 이얇은박막에구멍혹은창 (window) 을뚫어불순물을투입하거나컨택을하게된다. 얇은박막의창패턴들은마스크란물질에그정보를가지고있는데, 이정보를박막으로옮기기위해서는포토리소그라피란공정이필요하다. 마스크의패턴들은먼저빛에민감한포토리지스트에옮겨지고, 이패턴들은다시화학적혹은플라즈마에칭공정을통해서얇은박막물질로복사된다. 이마스크패턴복사공정은여러가지공정스텝을포함하고있으며, IC를제작하기위해서는수십장의마스크가필요하다. 그림 3.11에포토리소그라피공정단면도를보여주고있다. 먼저실리

24 콘기판위에산화막을올리고 ( 그림 3.11(a)) 포토리지스트 ( 양성 ) 를도포한다 ( 그림 3.11(b)). 그위에마스크를정렬하고자외선빛을쪼인다 ( 그림 3.11(c)). 마스크의패턴이없는부분을통하여포토리지스트로빛이들어가서현상용액에넣게되면빛을받은부분이제거된다 ( 그림 3.11(d)). 산화막을제거하고포토리지스트를제거하면실리콘기판위에산화막패턴이남게된다 ( 그림 3.11(g) 도 ).

25 그림 3.11 포토리소그라피공정단면도. (a) 산화막으로덮힌기판 ; (b) 양성포토리지스트코팅 ; (c) 마스크를정렬하고빛을쪼임 ; (d) 포토리지스트현상및제거 ; (e) 실리콘산화막에칭 ; (f) 포토리지스트제거 ; (g) 부분적으로산화막을가진기판.

26 그림 3.12은포토리소그라피공정순서도를나타낸다. (1) 웨이퍼세척 : 웨이퍼표면에존재하는 organic, ionic, metallic 불순물들을화학적으로제거한다. HF 용액은웨이퍼표면에형성된산화막을제거한다. 웨이퍼세척에서가장중요한역할을하는것이 DI(deionized) 물이다. DI 물은 ionic, particulate, 박테리아등의물질을제거하기위하여고순도로정수되고여과된다. 보통 DI 물은상온에서약 18Mœ- cm 의저항을갖는다. (2) barrier layer 형성 : 웨이퍼표면의세척후에 barrier layer로사용되는산화막 (SiO 2 ), 실리콘질화막 (Si 3 N 4 ), 폴리실리콘, 포토리지스트, 금속등의막을형성한다. (3) 포토리지스트도포및건조 : barrier layer가입혀진실리콘웨이퍼위에포트리지스트를밀착성좋게균일하게도포한다. 이렇게하기위해서는실리콘웨이퍼를고속으로회전하여그위부터액상의포토리지스트를방울져서떨어지도록한다. 원심력에의하여포토리지스트의일부는웨이퍼바깥으로날아가고, 나머지는웨이퍼에균일하게도포된다. (4) 소프트베이크 : 포토리지스트내의용제를증발시키는열처리공정으로, 베이크후에도포토리지스트가비교적 소프트 하기때문에이러한명칭이붙었다. 용제를증발시키는이유는다음의두가지이다. 첫째, 용제가포토리지스트에남아있으면폴리머의노광에의한화학반응이방해를받는다. 둘째, 포토리지스트를웨이퍼표면에잘붙게하기위함이다. (5) 마스크정렬 : 마스크를웨이퍼에정확히정렬한다. 첫번째마스크는웨이퍼에정렬할필요가없지만, 두번째마스크부터는정확히웨이퍼의패턴에정렬해야한다. (6) 노광 : 포토리지스트위의마스크에위로부터자외선을조사한다. 음성포토리지스의경우는빛이닿으면폴리머가되고 ( 고분자화 ), 양성포토리지스트는빛이닿으면다중체가끊어진다. 노광의경우에중요한것은패턴의위치맞추기이다. 반도체소자및 IC가그림 3.2, 그림 3.4에서보는바와같이다수의불순물영역을겹쳐서형성할필요가있다. 이것은흡사다색의인쇄와같다. 전에인쇄한색과위치를맞추지않으면아니된다. 이와같은목적을위하여여러가지의마스크위치맞추기장치가개발되어있다. 기본적으로는

27 포토리지스트가감광치않도록긴파장의빛으로마스크의패턴을실리콘웨이퍼위에빛추는것이다. (7) 현상, 건조 : 보통사진현상의경우는필름보다사진을크게해야하나, 포트리지스트의경우는그럴필요는없고빛이닿지않는부분의포토리지스트를녹여제거한다 ( 음성포토리지스트 ). 즉, 빛을받은부분의포토리지스트가분자사이의체인을형성하여 (polymer) 식각용액에녹지않고남게된다. 이어서하드베이크 (hard bake 또는 post bake) 과정에서포토리지스트를건조시켜웨이퍼와의밀착을좋게한다. (8) 에칭윈도우 : 포토리지스트가제거된부분의실리콘산화막을제거하는작업으로, 산화막의에칭액으로불산계의약품이사용된다. (9) 포토리지스트제거 : 사용을마친포토리지스트를최후로제거하는단계이다. 약품으로제거하는방법과웨이퍼를가열하여혹은가스반응으로태워버리는방법등이있다.

28 그림 3.12 포토리소그라피공정순서도

29 3.10 불순물주입반도체소자를만들기위해서는수평및수직으로선택적인불순물주입이필요하다. 수평으로는포토리소그라피및식각을통해서일정한패턴부분만불순물을주입하며, 수직으로는불순물주입공정을할때시간, 온도혹은불순물이온들의에너지를변화시켜선택적인불순물을주입한다. 불순물주입에는불순물확산및이온주입의두가지방법이있다. 불순물확산은전통적인방법이며, 최근에는주로이온주입방법을이용한다. (1) 불순물확산확산은자연현상으로서극히기본적인것이며일상생활에도널리발견된다. 예를들어, 컵에있는물에잉크를한방울떨어뜨린경우를생각해보자. 이경우아무리조심스럽게잉크를떨어뜨려도잉크는점점퍼져끝내는컵전체의물이같은농도의잉크색으로변한다. 그이유는잉크및물의분자가불규칙한열운동을하기때문에잉크의입자중에는농도가짙은쪽에가는것도있고얕은쪽으로가는것도있어결국많은운동후에는완전히균일하게분포하게된다. 이와같이확산에의한입자의흐름은입자의농도의기울기에비례한다. 즉, 물에잉크를떨어뜨린경우농도의기울기가급하여급속히입자는컵전체에퍼져나가잉크분자의농도의기울기가균일하게되어흐름은멈춘다. 그러나균일화되면열운동이정지하는것은아니고양쪽방향으로이동하는입자의수가같아져, 평균적으로는입자가교환되었을뿐농도의이동은일어나지아니한다. 자연중의확산운동으로옛날부터가장많이연구되고있는것이열의확산이다. 열은원자의열운동의전파에의하여이동하는것이다. 반도체내의불순물의확산은열확산과동일한수식을적용하여풀수있다. 실리콘소자를만들기위해서는특정한부분만불순물확산을할필요가있다. 이러한불순물의선택적확산을위하여실리콘산화물이이용한다. 즉, 대부분의불순물의확산은실리콘내부보다실리콘산화막이늦기때문에비교적엷은실리콘산화막에의하여불순물의통과를멈출수가있다. 불순물확산의실제예를그림 3.13에표시하였다. 실리콘웨이퍼는

30 오물이혼합되지않도록고순도의석영관에넣어전기로에서가열된다. 이와같은전기로는확산로라부르고 20년가까운개량의역사에의하여아주우수한품질의전기로가만들어지고있다. 품질의우수성은온도의분포와안정도이며사용온도섭씨 1000도이상에서 0.1도이내의오차로유지되고있어이것에의하여불순물확산의깊이가재현성있게제어되고있다. 그림 3.13 확산공정 ( 전기로등장치 ) 불순물의주입은그림 3.13의예와같이붕소와수소의화합물인디보란 (B 2 H 6 ) 이란개스를질소개스 (N 2 ) 에의하여묽게하어보낸다. 실리콘의표면은엷은실리콘산화막이덮혀있어안정된불순물확산이이루어진다. 확산은앞서이야기한바와같이농도기울기에의하여일어난다. 따라서불순물확산후에는실리콘표면의농도가최대이며, 표면부터내부에들어감에따라농도는감소한다. 그림 3.14에불순물확산의예를보여주고있다. 이예는섭씨 1100 도에서붕소를한시간확산한경우이다. 그림에서알수있듯이표면의농도가제일높으며, 표면농도의천분의일로농도가엷어지는깊이가 1 마이크로미터이다.

31 그림 3.14 불순물확산에의한불순물분포 확산온도의정확도는전술한바와같이 0.1 도이내이고, 확산시간도 1 시간정도이기때문에확산의재현성은충분히얻어진다. 확산은이와같이불순물농도와깊이제어의어려움을가지고있는합금에비하여재현성이우수하여확산이반도체공정의기본기술로자리잡아왔다. 위의그림에서기판으로사용된 N형불순물의농도와, 확산된붕소와같은 P형불순물의농도를비교하면어느깊이에서 PN접합이되는가를알수있다. 점선은그예를표시한것으로, P형불순물의표면농도의약 1/300정도가기판농도일때 PN접합은표면부터약 1마이크로미터의곳에서되는것이다. 이렇게하여불순물의선택확산은, 실리콘표면과같은수평방향은포토리소그라피기술에의하여결정되며, 깊이방향은확산현상의재현성에의해서 PN접합의위치를정확하게제어할수있게되었다. 그러나확산은한가지단점을가지고있다. 확산에의한불순물의분포가깊이방향으로갈수록감소하는것만가능하고, 증가하는것과같은임의의불순물분포는불가능하다. 임의의불순물분포를가능하게하는반도체공정이에피택시얼성장이다.

32 (2) 이온주입불순물확산과는조금다른불순물주입방법이이온주입이다. 이방법은불순물을정전하를가진이온으로만들고이것을고전계로가속하여강제적으로반도체에삽입하는것이다. 이온주입의원리도를그림 3.15에표시하였다. 즉, 불순물은고주파방전등에의하여이온화되고고전계에의하여가속된다. 필요한이온만을선택하기위하여이온의괘도를굽게하는마그네트를사용한다. 이때굽은회전반경은그이온의질량에비례함으로필요한불순물만이선택되는것이다. 이선택된불순물이온은편향계에서방향을바꾸어시료전면에주입된다. 그림 3.15 이온주입원리도 이온주입의특징은주입되는불순물량을전류계로측정하여계산할수있으며, 재현성이우수하다는것이다. 또한, 비교적저온에서의불순물주입이가능하며, 이온주입후불순물의전기적활성화와이온주입후에생긴실리콘원자의결함 (defact) 등을제거하기위하여열처리를하는데이온주입에의한불순불분포가흐트러짐이없다는것이다.

33 즉, 이온주입은실리콘결정에불순물원자를고속으로삽입할때실리콘결정배열이깨어진다. 이러한결정배열의이탈을원래로돌리기위해서열처리가필요하다. 이열처리를어닐링 (annealing) 이라고부르고있으며, 어닐링에필요로하는온도는불순물확산에필요로하는온도보다훨씬낮기때문에불순물분포는거의변화가없다 박막의증착 ( 혹은성장 ) 반도체소자를만드는공정에는여러가지의박막들이필요하다. BJT 의콜렉터영역으로사용되는에피택시얼 (epitaxial) 성장, MOSFET 게이트혹은 BJT의에미터영역으로쓰이는다결정실리콘 (polysilicon) 성장, MOSFET 의게이트와기판사이의절연막으로사용되는게이트산화막, 배선과배선사이의절연막으로사용되는산화막, 불순물의확산및산화를막아주는실리콘나이트라이드, 소자와소자사이의연결배선으로사용되는알루미늄, 구리등다양하게많다. 표 3-2에이러한여러가지박막들을공정및용도별로분류하였다. 표 3-2 여러가지종류의박막 분류 산화 화학기상증착 증착 스퍼터링 실리콘산화막절연체실리콘산화막실리콘나이트라이드 실리콘산화막 반도체 다결정실리콘에피택시얼 도체 알류미늄구리니켈금 알류미늄 (1) 증착 (evaporation) 반도체소자와소자사이의배선으로사용되는금속막을형성하는방법으로증착과스퍼터링 (sputtering) 이있다. 그중에서증착은가장오래된기술중의하나이며, 알루미늄이나금을외부의에너지에의해가열시켜서실

34 리콘웨이퍼표면에얇은박막을형성하는공정이다. 증착공정은증착된물질의조성비를조절하기위해진공에서진행한다. 그림 3.16(a) 에증착장치가나와있는데, 아주낮은압력 (~10-5 torr) 에견디도록원형으로설계되고, 수정이나스테인레스강으로만들어진용기인벨자 (bell jar) 와외부가열장치등으로구성되어있다. 금속을증발시키기위해필요한외부에너지는그림 3.16(b) 에서보는것처럼 1) 필라멘트 (filament), 2) 전자빔 (E-Beam), 3) 플래쉬 (flash) 등의방법에의해공급한다. 그림 3.16 증착의원리. (a) 증착장치 ; (b) 증착에필요한에너지공급방법. (2) 스퍼터링 (sputtering)

35 또다른박막증착방법중의하나는스퍼터링이다. 스퍼터링은배선으로사용되는금속및실리콘산화막등을증착하는데사용된다. 앞의진공증착과는달리금속물질을가열하여증발시키지않고물리적인방법으로물질의막을쌓는방법이다. 스퍼터링은금속뿐만아니라, 합금또는실리콘산화막과같은절연체의막을만들수도있다. 그림 3.17에스퍼터링장치및원리가나와있다. 스퍼터링시스템은가스소스, 진공시스템, 적층반응실등으로구성되어있다. 그림 3.17(b) 와같이스퍼터링원리는다음과같다. 강한에너지를갖는이온화된아르곤을스퍼터링할물질로구성된타겟에부딪히면, 타겟은떨어져나와웨이퍼에쌓인다. 이온화된아르곤은양성전하를가지며, 타겟은음성전하를띠고있다. 그림 3.17 스퍼터링원리. (a) 장치 ; (b) 원리

36 (3) 화학기상증착 (CVD; chemical vapor deposition) 화학기상증착은적층할물질이포함된기체상태의화합물을분해한후화학적인반응에의해기판위에적층하는기술이다. 다음그림이화학기상증착의원리도를나타낸것으로, 먼저적층될물질원자를포함한화학물질이반응실로들어간다. 반응실에서가스상태의화학물질이다른가스와반응하여원하는물질이만들어져서실리콘기판에적층된다. 원하지않는부산물들은배출된다. 그림 3.18 폴리실리콘 CVD 표 3-3 화학기상증착으로적층되는물질들

37 그림 3.19 화학기상증착장치 (4) 에피택시얼애피택시얼은화학기상증착중의한방법이다. 불순물확산에서는항상불순물농도가표면에서부터내부로들어갈수록감소한다. 반대의불순물분포는만들수없다. 즉, 실리콘결정의내부불순물농도를높게할수는없다. 그림 3.2의 BJT 단면도와같이콜렉터아래와같이 N + 영역 (N +, N, N - 는각각 N타입의불순물농도가높음, 중간, 낮음을나타냄 ) 을불순물확산의방법으로는불가능하다. 그러나에피택시얼방법으로는가능하다.( 이온주입방법도가능 ) 에피택시얼어원은그리스어로서 arranged upon의의미로서한쪽방향으로원자들이배치되어있는단결정기판위에, 또다시원자들을같은방향으로연속으로배치하는공정방법이다. 즉, 에피택시얼성장에서원자들을표면으로부터넣는것이아니고결정을성장시키는것으로, 원리적으로는임의의불순물분포가가능하며, 그림 3.2와같이고농도의불순물분포를실리콘결정내에가두는것도가능하다. 그림 3.2의 BJT 구조에서소자와소자사이의전기적인격리를위하여사용하는 P형영역 (deep collector) 은다음과같이만들어진다. 먼저 P형기판에 buried collector 영역으로사용되는 N + 영역을선택확산하며, 그위에 N영역을에피택시얼성장한다. 그리고, N + buried collector 좌우부분은 P형불순물로표면으로부터선택확산하면그림 3.2와같은 BJT의구조가만들어진다. 즉, 에피택시얼성장에서는꼭눈이내려쌓이듯이아래에어떠한불

38 순물을내포하는영역이있어도그위에순수한눈을내려싸이게할수도있으며, 또한내리는눈에어느순간만불순물을가지고있으면그순간성장하는층에만불순물을함유한다. 그러므로에피택시얼성장에있어서는성장하는실리콘에시간적으로불순물의혼합방법을바꾸면원리적으로는임의의불순물분포가가능하게된다. 에피택시얼성장의공정과정이그림 3.20에나와있다. 사염화규소 (SiCl 4 ) 를수소 (H 2 ) 에희석하여고주파가열에의하여 1000 이상가열된실리콘웨이퍼의위에보낸다. 이높은온도에서는사염화규소는수소에의하여환원되어실리콘이가열된실리콘웨이퍼위에성장되는것이다. 불순물에의한도핑을하기위해서는불순물의염화물을혼합하여사염화규소와같이보내면된다. 그림 3.20 에피택시얼원리도 에피택시얼성장이외에고진공에서실리콘을전자빔으로증착하는 방법등이있다. 기판과같은축방향의단결정을성장하는점은에피택시얼 성장과같다고할수있다.

39 따라서에피택시얼성장에서는기판으로단결정의웨이퍼가필요하며 그단결정면적이외에는되지않는다.

<4D F736F F F696E74202D20B9DDB5B5C3BCB0F8C1A426B8DEB8F0B8AEBFEBBDC5BCD2C0E75FBEF7B7CEB5E52E707074>

<4D F736F F F696E74202D20B9DDB5B5C3BCB0F8C1A426B8DEB8F0B8AEBFEBBDC5BCD2C0E75FBEF7B7CEB5E52E707074> Chap. 1 Information/Communication Technology 반도체칩제조공정및메모리반도체 Advanced Materials and Future Technology Fabrication Processes of Semiconductor Chips ( 반도체칩제조공정 ) IC (Integrated Circuit) Devices ( 집적회로소자