제 1 장웨이퍼성장및가공 1. Introduction 반도체기술발달의역사 1800's: 초기반도체발견 (PbS, ZnSb, AgS) 1874: Ferdinand Braun 이 PbS 의 point-contact 다이오드에서의정류작용을보고. Marconi 와함께그다이오드

Size: px

Start display at page:

Download "제 1 장웨이퍼성장및가공 1. Introduction 반도체기술발달의역사 1800's: 초기반도체발견 (PbS, ZnSb, AgS) 1874: Ferdinand Braun 이 PbS 의 point-contact 다이오드에서의정류작용을보고. Marconi 와함께그다이오드"

경인 안
5 years ago
Views:

1 제 1 장웨이퍼성장및가공 1. Introduction 반도체기술발달의역사 1800's: 초기반도체발견 (PbS, ZnSb, AgS) 1874: Ferdinand Braun 이 PbS 의 point-contact 다이오드에서의정류작용을보고. Marconi 와함께그다이오드를라디오에응용하는업적으로 1909 년에노벨상수상 1906: 처음으로실리콘사용 1930's: 다이오드의정류작용에대한이론완성 1947: Brattain, Bardeen, Shockley 가 point-contact 트랜지스터설명. 이업적으로 1956 년에노벨상수상 1948: Shockley 가 BJT 동작이론개발 1951: grown junction" 을사용하는공정기술개발 1954: Photoresist ( 감광막 ) 기술개발 1959: Fairchild 에있던 Noyce 가 Planar IC 공정개발 60 년대초 : Motorola 가 Big Three" 가입 (TI, Fairchild, Motorola)

반도체소자의집적도 무어의법칙 인텔의공동창업자인고든무어는젊은연구원시절, 1965. 4. 18 에잡지에기고한글에서 컴퓨터칩한개에집적되는트랜지스터수는매년 2 배로늘어날것 이라고주장했다. 이법칙이 1975 년까지는잘맞았으나, 그이후에는 매년 2 배 가아닌 18 개월마다 2 배로 수정되었다.

2 반도체소자의집적도 무어의법칙 인텔의공동창업자인고든무어는젊은연구원시절, 에잡지에기고한글에서 컴퓨터칩한개에집적되는트랜지스터수는매년 2 배로늘어날것 이라고주장했다. 이법칙이 1975 년까지는잘맞았으나, 그이후에는 매년 2 배 가아닌 18 개월마다 2 배로 수정되었다 년부터는 황의법칙 이더널리사용되었다. 당시삼성전자황창규사장은 반도체집적도는매년 2 배로증가할것 이라고국제컨퍼런스에서주장했다. 황사장은향후카메라, 캠코더, MP 3 플레이어, 디지털 TV 등디지털기기의수요가확산되면서플래시메모리를중심으로한메모리신성장시대가열릴것이라고예견하였고, 삼성전자는매년플래시메모리의용량을 2 배로늘려가면서전세계낸드플래시시장을주도해나갔다.

4 평균디자인룰 (average design rule) 실리콘소자의집적도 소자수 최소선폭 (μm) TRS SSI MSI LSI VLSI ULSI > 10 6 < 0.5

196 Another Perspective on Moore's Law we are already

6 A benchmark of Top-down Approach 5nm-Gate Nanowire FinFET * 2004 Symposium on VLSI Technology, p.196 Another Perspective on Moore's Law we are already producing transistors per year. Enough to supply every ant on the planet with ten transistors.

7 Chip power consumption is a big concern!!!! Environmental Impact of the Semiconductor Industry Impact per square inch of Si integrated circuit Output from the Fab Liquid Waste 75 Gal/in^2 Hazardous Waste 0.1 Kg/in^2 Toxic Releases 0.01 Kg/in^2 Input to the Fab Water 30 gal/in^2 Electricity 10 KWhr/in^2 Chemicals 0.2 kg/in^2

8 Commercial MEMS Products Optomechanical Displays (TI, 1996) Acceleratometer (Analog Devices)

9 MEMS: Pressure Transducer - Bulk micromachining - Surface micromachining

10 MEMS Actuators MEMS-IC Integration (Sandia National Lab) - MEMS fabricated in 12 μm-deep trench - Filled with SiO 2 and planarized using CMP

the neuron's electrical activity, linking chips

11 Linking Si Technology with Biology "Snail" neuron grown at the top of an CMOS device that measures the neuron's electrical activity, linking chips and living cells. Responsive Drug Delivery System

12 Large Area Processing (Flat Panel Displays) Large Area Processing (Photovoltiacs)

물질의종류 물질 도체 저항 : <10-2 Ω-cm 반도체저항 : 10-2 -10-5 Ω-cm 반도체로 switch 를만드는것이가장용이하다.

13 물질의종류 물질 도체 저항 : <10-2 Ω-cm 반도체저항 : Ω-cm 반도체로 switch 를만드는것이가장용이하다. 부도체저항 : >10 5 Ω-cm 고체유형 - 단결정 (crystalline): 장거리로분자가규칙적으로배열 - 다결정 (polycrystalline): 짧은거리만규칙적으로배열 - 비결정 (amorphous): 불규칙적으로배열

14 왜실리콘인가? 50, 60 년대에는다른반도체사용 : Ge, GaAs 실리콘은질적으로우수하고, 화학적으로안정된산화막 SiO 2 보유. 반면에, GeO 2 는기르기힘들고, 물에녹고, 또한 800 에서분해됨 SiO 2 는불순물의이온주입이나확산에대하여훌륭한 Mask 역할을할수있음 실리콘은 bandgap 이커서 150 까지동작능. 반면에, Ge 은 100 까지만동작가능 (Ge 의 E g : 0.6eV) 실리콘은 Ge 보다 10 배싸다 ( 지구표면의 26% 가 sand or quartz: SiO 2 ) Si 분자의구조

15 Cubic crystal 의단위셀구조 실리콘결정구조 : diamond 구조 Crystallographic Planes

16 Crystal 에서의선방향표시 Crystal 에서의면방향표시 - 밀러지수 : Miller Indices: 면이 x, y, z 축과각각 a, b, c 와만날때, 밀러지수는 1/a :1/b :1/c 의최소정수비 표기방법 (h k l) : crystal plane {h k l} : equivalent planes [h k l] : crystal direction <h k l> : equivalent directions

17 Carrier Concentrations of Intrinsic (undoped) Si Dopants in Si - By substituting a Si atom with a special impurity atom (Column V or Column III element), a conduction electron or hole is created. Donors: P, As, Sb Acceptors: B, Al, Ga, In

18 n-type Semiconductor If N D >> N A (such that N D N A > 10 n i ): n = N D - N A, p = n i 2 /n p-type Semiconductor If N A >> N D (such that N A N D > 10 n i ): p = N A - N D, n = n i 2 /p Resistivity Range of Materials * Note: 1 Ω-m = 100 Ω-cm - Adding parts/billion to parts/thousand of dopants to pure Si can change resistivity by 8 orders of magnitude!

19 Principle of Monolithic Process Integration - A sequence of Additive and Subtractive steps with lateral patterning 반도체제품개발순서

20 2. 실리콘결정성장 가. 실리콘단결정성장순서 공업용규소 (quartize) 탄소 (C) 반응 SiO 2 + 2C --> Si + 2CO MGS (Metallurgical Grade Si) 염화수소반응 Si + 3HCl -> SiHCl 3 + H 2 삼염화실란 (SiHCl 3 )

21 삼염화실란 (SiHCl 3 ) 증류, 수소환원, CVD SiHCl 3 + H 2 -> 2Si + 6HCl (l) (g) (s) (g) 고순도다결정실리콘 (EGS: Electronic Grade Si) 결정성장 단결정실리콘 (Si Ingot)

22 나. EGS Rods -> 단결정실리콘성장 (Si Ingot) (1) 인상법 (Czochralski Growth) 제조장치

23 제조과정 1 EGS charge 를도가니에넣음 2 Growth chamber 를진공으로펌프한후불활성기체주입 3 도가니를 1421 이상으로가열하여 EGS charge 를녹임 4 단결정실리콘 seed( 직경 :5mm, 길이 : mm) 를내려서녹아있는실리콘용액위표면에접촉시킴 5 Seed 를서서히끌어올림. ( 일반적인끌어올리는속도 : 분당수 mm) 이때, ingot 의온도의분포를균일하게하기위하여 seed 와도가니를서로반대방향으로천천히회전시킴

24 * Purity of Starting IC Si Wafer: % (so-called eleven nines )!!

25 인상법에서의불순물제거 실리콘용액의표면에서의불순물농도분포 k o = C s / C l (segregation coefficient) 여러가지불순물의 segregation coefficient Al As B C Cu Fe O P Sb x

$단결정실리콘의무게 M 0 = 처음실리콘용액의무게 fraction$

26 여기서, C s = 단결정실리콘의불순물농도 M = 단결정실리콘의무게 M 0 = 처음실리콘용액의무게 fraction solidified

27 CZ Si 의주요잔유불순물 산소 : SiO 2 도가니벽의융해에많은산소가실리콘용액에녹아있음. 이들의대부분은 SiO gas 로밖으로배출되나, 일부는 Si ingot 내에잔존함. 잔존농도는보통 cm -3. 생산된직후의웨이퍼는일반적으로산소농도가과포화되어있음 잔류산소의유해한측면 ( 주로산소 complex 에의해발생 ): 이상에서도우너발생 (thermal donor) - 공정중에결정을이루어게이트산화막특성의열화발생 잔류산소의유익한측면 ( 주로 interstitial 산소에의해발생 ): - 결함전파방해 - 기계적인강도증가 - Gettering 형성 Si 웨이퍼의산소농도를낮추는문제가반도체공정기술에서중요과제가됨. 낮추는방법으로는 - Epitaxy - H annealing - Crystal growing 기술개선

28 (2) 부유대역용융법 (Floating Zone Growth) (3) CZ 와 FZ 법의장단점 기계적인강도 Internal Gettering 직경 생산단가 불순물농도 ( 산소포함 ) CZ O O O O X FZ X X X X O * 현재대부분의웨이퍼는 CZ 웨이퍼이나, 질이우수한웨이퍼를요구하는 high voltage, high power 소자제작에는부분적으로 FZ 웨이퍼가사용되고있다.

29 3. 결정결함 가. 결정결함의종류 * Real crystals are never perfect, there are always defects * Schematic drawing of a poly-crystal with many defects 0D, Point defect ( 점결함 ) - vacancy, interstitial, impurity 1D, Dislocation ( 선결함 ) - edge dislocation, screw dislocation 2D, Grain boundary ( 면결함 ) - tilt grain boundary, twist grain boundary 3D, Volume defect ( 체적결함 ) - void, precipitation

30 점결함 (point defect) Vacancy - lattice position that is vacant because atom is missing. Interstitial - atom that occupies a place outside the normal lattice position. May be same type of atom (self-interstitial) or an impurity interstitial. Schottky defect - vacancy + 표면의 Si 분자 Frenkel defect - 1 쌍의 vacancy + Si interstitial Impurity - Substitutional impurity ( 치환형불순물 ) - Interstitial impurity ( 침입형불순물 )

31 How many vacancies? - Equilibrium number of vacancies is due to thermal vibrations N v æ Q = N exp ö ç - v s è k BTø N s = number of regular lattice sites k B = Boltzmann constant Q v = energy to form a vacant lattice site in a perfect crystal T = temperature in Kelvin (note, not in o C or o F). - Room temperature in copper: one vacancy per atoms. Just below the melting point: one vacancy for every 10,000 atoms. - Above lower bound to number of vacancies. Additional (non-equilibrium) vacancies introduced in growth process or treatment (plastic deformation, quenching, etc.)

* Arrows local stress introduced by defect [1) vacancies (2) self-interstitial (3) interstitial impurity (4,5) substitutional impurities Self-interstitial - Large distortions in

32 * Arrows local stress introduced by defect [1) vacancies (2) self-interstitial (3) interstitial impurity (4,5) substitutional impurities Self-interstitial - Large distortions in surrounding lattice Energy of self-interstitial formation is ~ 3 x larger than for vacancies (Q i ~ 3Q v ) equilibrium concentration of self-interstitials is very low(< 1/ cm 3 at 300K)

vicinity of dislocation line (Creates small elastic

33 선결함 (Line Defect: Dislocation) edge dislocation - Interatomic bonds significantly distorted in immediate vicinity of dislocation line (Creates small elastic deformations of lattice at large distances.) screw dislocation

34 면결함 (area defect) grain boundary 체적결함 (volume defect): void, precipitation

35 결정결함이소자의특성에미치는영향 (a) PN 접합에서의누설전류 (leakage current) 발생 누설전류는특히 DRAM 과 Bipolar 소자에치명적 천이금속 (Cr, Fe, Co, Ni, Cu, Ti,..) 의 precipitation, mid-gap energy level 을형성하여누설전류발생시킴 PN 접합을관통하는 dislocation 은 generation/ recombination center 형성하여누설전류발생시킴 (b) 소수캐리어 (minority carrier) life time 감소 점결함, 선결함, 체적결함등은 mid-gap energy level 을형성하여소수캐리어 life time 을작게만듦 (c) 게이트산화막의신뢰성감소 Stacking fault 또는산소 precipitation 밀도가높은웨이퍼위에기른게이트산화막의경우항복전압이낮고누설전류가큼 (d) MOSFET 소자의문턱전압변화 산소 precipitation 의 thermal donor 에의해문턱전압이 10% 이상바뀌는경우도있음 (e) 웨이퍼의뒤틀림이나금가기 결함이많을수록심하게나타남. 그러나실리콘웨이퍼내에있는산소는오히려이를방지하는데도움을줌

36 나. 결함흡수 (gettering) 기술 Gettering 의기본원리 불순물 / 결함이소자에미치는영향을제거하는방법 - 성장하는결함의씨 (nucleus) 를제거 - 성장한결함을제거 - 불순물이나결함을소자가형성되는웨이퍼의 active region( 활성영역 ) 밖으로추방 : gettering Gettering 과정 1 단계 : 불순물이나결함의 precipitation 을녹인다 2 단계 : 활성영역밖으로몰아낸다 3 단계 : 이들이다시활성영역으로되돌아오지못하게활성영역밖에서가두어둔다

37 외인성 (extrinsic) gettering 이론 - 외적인수단을사용하여웨이퍼뒷면에 damage 나 stress 를가함으로써움직이는불순물을포획할수있는 capture site 를형성 방법 - mechanical damage by abrasion, grooving or sanding - P doping: P-vacancy complexes 형성 - Laser-induced damage - Ion-implantation induced damage - Polysilicon deposition on the back side 진성 (intrinsic) gettering 이론 - CZ 실리콘웨이퍼내에있는산소를이용하여웨이퍼 extended defect 를형성하여 capture site 를만듦 과정 1 단계 : denuded zone 형성 - 고온 (>1050 ) 열처리 - 산소를웨이퍼표면밖으로 out-diffusion 시켜활성화영역의산소농도를산소 precipitation 이형성될수있는농도 (>6 x10 17 cm -3 ) 이하로낮춘다. 일반적으로열처리는 Ar 또는 N 2 가스의분위기에서사용. 온도가아주높은경우 pitting 을방지하기위해 O 2 가스사용

38 2 단계 : SiO x precipitate 의핵 ( 직경 : A ) 형성 - 저온 ( ), 장시간 (4-64 시간 ) 열처리 - Bulk 에있는과포화된 interstitial 산소분자가확산을통하여서로재결합하여많은수의 SiO x precipitate 핵을형성 3 단계 : SiO x precipitate 의성장 - 고온 ( ), 장시간 (4-16 시간 ) 열처리 - 2 단계에서형성된 SiO x precipitate 핵이자라서직경이 A 크기의 SiO x precipitate 가되도록한다. 이러한 precipitate 의성장은 precipitate 주변의실리콘의부피증가를초래하고, 이는또한많은실리콘 interstitial 의발생을초래한다. 이러한 SiO x precipitate 와실리콘 interstitial 이불순물의 capture site 가되는 dislocation loop 를형성한다. Gettering 을위해바람직한산소농도는 x cm -3 이며, 산소농도가지나치게높으면, 지나치게큰 SiO x precipitate 의형성으로인하여웨이퍼의뒤틀림이발생할수있다.

39 450,70 시간열처리한후의 PN 접합과 SiO x precipitate 의 SEM 사진 웨이퍼의각영역의 diagram

KAERIAR hwp

KAERIAR hwp - i - - ii - - iii - - iv - - v - - vi - Photograph of miniature SiC p-n and Schottky diode detector Photograph SiC chip mounted on a standard electrical package Photograph of SiC neutron detector with