<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>

Similar documents
동기순차회로 p 조합논리회로 combinational logic circuit) v 출력이현재의입력에의해서만결정되는논리회로 p 순차논리회로 sequential logic circuit) v 현재의입력과이전의출력상태에의해서출력이결정 v 동기순차논리회로와비동기순차논리회로로

<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>

<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>

3. 다음은카르노맵의표이다. 논리식을간략화한것은? < 나 > 4. 다음카르노맵을간략화시킨결과는? < >

논리회로설계 6 장 성공회대학교 IT 융합학부 1

PowerPoint 프레젠테이션

1. 일련의순차적인수를세는회로는? < 가 > 가카운터 다디코더 나레지스터 라인코더 2. 입력펄스에따라미리정해진순서대로상태가변화하는레지스터로써발생회수를세거나동작순서를제어하기위한타이밍 (timing) 신호를만드는데가장적합한회로는? < 다 > 가범용레지스터 다

9장 순차논리 회로

PowerPoint Presentation

Microsoft PowerPoint - ch11_reg.pptx

개요 데이터를저장할수있는기억소자 여러개의플립플롭으로구성. 메모리는단순데이터를저장하는소자이지만, 레지스터는저장뿐아니라저장된데이터를처리할수있는기능도있다. 카운터도클록펄스가입력되면미리정해진순서에따라상태가변하는레지스터이다. 카운터와레지스터의차이점 데이터를저장또는이동하는목적으로

<32B9AEC1A6C1F641335FC0FCB0F8415FC0FCB1E2A1A4C0FCC0DAA1A4C5EBBDC55F F E687770>

59

수없기때문에간단한부분으로나눠서구현하고, 이를다시합침으로써전체를구현하게 된다. 실험에서는이미구현된 4-Bit ALU인 74LS181 Chip을사용한다. 이 Chip은 4-bit의 Data input A, B와 Selection input 4 bit, Carry In 1

PowerPoint Presentation

Microsoft Word - logic2005.doc

<4D F736F F F696E74202D20332EB5F0C1F6C5D0C8B8B7CEBFCD20B1B8C7F62E >

Microsoft PowerPoint - DSD03_verilog3a.pptx

PowerPoint Presentation

Microsoft PowerPoint - 부호기와 복호기.PPT

7장 조합 논리 회로

Microsoft PowerPoint - VHDL08.ppt [호환 모드]

AVR ATmega128 소개 마이크로컨트롤러 AVR ATmega128 저자 : 이상설 소속 : 원광대학교전기 정보통신공학부

Microsoft PowerPoint - 제10장.ppt [호환 모드]

Microsoft PowerPoint - 제06장.ppt [호환 모드]

10 장카운터

PowerPoint Presentation

8장 조합논리 회로의 응용

반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 -

5_03.hwp

Microsoft PowerPoint - 1-2장 디지털_데이터 .ppt

1. 조합 (combinational) 논리회로에대해설명한것은? < 가 > 가출력신호가입력신호에의해서만결정되는논리회로이다. 나플립플롭과같은기억소자를갖고있는논리회로이다. 다출력신호가입력신호와현재의논리회로의상태에의해결정되는논리회로이다. 라기억능력을가진논리회로이다.

Microsoft Word - PLC제어응용-2차시.doc

(b) 미분기 (c) 적분기 그림 6.1. 연산증폭기연산응용회로

< E20C6DFBFFEBEEE20C0DBBCBAC0BB20C0A7C7D12043BEF0BEEE20492E707074>

<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202834C1D6C2F7207E2038C1D6C2F729>

ATmega128

<C6F7C6AEB6F5B1B3C0E72E687770>

Microsoft PowerPoint - hw8.ppt [호환 모드]

chap7_ohp.hwp

PowerPoint 프레젠테이션

API 매뉴얼

v6.hwp

프로그램카운터 (Program Counter) 명령레지스터 (Instruction Register) 누산기 (AC: Accumulator) 상태레지스터 (Status Register) PSWR(Program Status Word Register) 메모리주소레지스터 (M

< C7D0B3E2B5B520C1DFB5EEC0D3BFEB31C2F72DC0FCB1E2A1A4C0FCC0DAA1A4C5EBBDC52E687770>

6장 부울 함수의 간소화

6_5상 스테핑 모터_ _OK.indd

슬라이드 1

초급과정 목차

PowerPoint 프레젠테이션

Microsoft PowerPoint - es-arduino-lecture-03

5 장부울대수

Introduction to Computer Science

6 장부울함수의간소화

I care - Do you?

PowerPoint Presentation

Microsoft PowerPoint - DSD06b_Cont.pptx

개요 l 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 à 논리회로간소화혹은최적화 부울식의간소화 : term 을감소하거나 literal 를감소한다. term 은게이트의수, literal 은게이트의입력수를나타낸다. l 논리회로의동작속도향상, 소비전력감소등효율

<4D F736F F F696E74202D20BBB7BBB7C7D15F FBEDFB0A3B1B3C0B05FC1A634C0CFC2F72E BC8A3C8AF20B8F0B5E55D>

<303720C1A4C1D8B8F02D536F4320B3BBC0C720C8BFC0B2C0FBC0CE BCB3B0E82E687770>

PowerPoint 프레젠테이션

목차 7 장조합논리회로 1. 가 / 감산기 2. 비교기 3. 디코더 4. 인코더 5. 멀티플렉서 6. 디멀티플렉서 7. 코드변환기 8. 패리티발생기 / 검출기 한국기술교육대학교전기전자통신공학부 1

Microsoft PowerPoint - 제12장.ppt [호환 모드]

Microsoft PowerPoint - DSD03_verilog3b.pptx

소성해석

Á¦¸ñ¾øÀ½

adfasdfasfdasfasfadf

Microsoft PowerPoint - 30.ppt [호환 모드]

Microsoft Word - Lab.7

Microsoft PowerPoint - 제05장.ppt [호환 모드]


Microsoft Word - logic2005.doc

Microsoft Word - Lab.4

5.1 부울대수 ã 부울대수 (oolen lger) 를근거로한스위칭이론 (swithing theory) 은논리설계에있어서이론적인근거가되는수학적체계. ã 부울대수 - 부울상수와부울변수로구성, 0과 1의두개값을가짐 - 논리레벨의여러정의 논리 0 Flse Off Low No

Microsoft PowerPoint - M08_CPUcontrol.ppt [호환 모드]

tkinter를 이용한 계산기 구현

SNU =10100 =minusby by1000 ÄÄto0.03exÄÄto0.03exÄÄ=10100 =minusby by1000 Ç»to0.03exÇ»to0.03exÇ»=10100 =minusby by1000 ÅÍto0.0

<C1A4BAB8C3B3B8AE5FB1E2BBE75FC7CAB1E25F FB1E2BBE7C6D0BDBABFEB2E687770>

7장.indd

1 Earnings Management Strategies: To Conform or Not to Conform? 항공정비시스템융합전공 Interdisciplinary Program of Aviation Maintenance System Engineering Jaewo

PowerPoint Presentation

<BAF9C7D8BFEEC7D7BCB1B9DA20C1F6C4A728B1B9B9AE292E687770>

개요 l 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 à 논리회로간소화혹은최적화 부울식의간소화 : term 을감소하거나 literal 를감소한다. term 은게이트의수, literal 은게이트의입력수를나타낸다. l 논리회로의동작속도향상, 소비전력감소등효율

Microsoft PowerPoint - VHDL10_full.ppt [호환 모드]

Python과 함께 배우는 신호 해석 제 5 강. 복소수 연산 및 Python을 이용한 복소수 연산 (제 2 장. 복소수 기초)

<4D F736F F F696E74202D20C1A4BAB8C3B3B8AEB1E2BBE7BBEABEF7B1E2BBE72DC7CAB1E2B1B3C0E B3E229205BC8A3C8AF20B8F0B5E55D>

<B4EBC7D0BCF6C7D02DBBEFB0A2C7D4BCF62E687770>

ADP-2480


<4D F736F F F696E74202D20C1A4BAB8C3B3B8AEB1E2BBE72CBBEABEF7B1E2BBE720BFE4C1A1C1A4B8AE5FC0FCC0DAB0E8BBEAB1E2B1B8C1B B3E2292E707074>

[FPGA 와 Verilog 초보자가이드 ] 개요 FPGA 와 Verilog 2013/02/20 19:05 개요 임베디드시스템을배우는것은때때도어렵기도하지만몇몇자료를읽고, 이해하고, 실

논리회로설계 3 장 성공회대학교 IT 융합학부 1

Microsoft PowerPoint - [2009] 02.pptx

. 메모리의구조. 메모리개요 v 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. v 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되

Microsoft PowerPoint - DSD02_verilog2a.pptx

마이컴응용 NE555-1 저자 : 박권서 [3] NE555 (Precision Timer) 수 ms에서수시간까지타이밍조정 비단정 (Astable) 또는단안정 (Monostable) 동작 듀티사이클 (Duty Cycle) 조정 200mA까지흡수 (Sink) 하거나공급할수

Microsoft PowerPoint - chap04-연산자.pptx

<4D F736F F F696E74202D20BBE7BABB202D205BC7D9BDC9BFE4BEE05DC1A4BAB8C3B3B8AEB1E2BBE7C7CAB1E2B1B3C0E728B5A5C0CCC5CDBAA3C0CCBDBA292E707074>

2009년2학기 임베디드시스템 응용

Microsoft PowerPoint - dc_ch3 [호환 모드]

Transcription:

IT OOKOOK 87 이론, 실습, 시뮬레이션 디지털논리회로 ( 개정 3 판 ) (Problem Solutions of hapter 9)

. T 플립플롭으로구성된순서논리회로의해석 () 변수명칭부여 F-F 플립플롭의입력 :, F-F 플립플롭의출력 :, (2) 불대수식유도 플립플롭의입력 : F-F 플립플롭의입력 : F-F 플립플롭의출력 : (3) 상태표작성 이면, 이므로다음상태는 2 이면, 이므로다음상태는 3 이면, 이므로다음상태는 4 이면, 이므로다음상태는 (4) 상태도작성 현재상태 다음상태 (5) 의순서를갖는카운터 (counter) 로동작 2. 전가산기와 D 플립플롭을연결한순서논리회로의해석 () 상태표작성 현재상태, 다음상태,,,,, 출력,, (2) 상태도작성 / / / / z= z= / / / /

3. JK 플립플롭과게이트로구성된순서논리회로의해석 () 불함수,, (2) 상태표작성,, 일때 and 이므로, and 이므로, 2,, 일때 and 이므로, and 이므로, 3,, 일때 and 이므로, and 이므로, 4,, 일때 and 이므로, and 이므로, 5,, 일때 and 이므로, and 이므로, 6,, 일때 and 이므로, and 이므로, 7,, 일때 and 이므로, and 이므로, 8,, 일때 and 이므로, and 이므로, 현재상태 다음상태출력 (3) 상태도작성 / / / / / / / / 2

4. JK 플립플롭과게이트로구성된순서논리회로의해석 () 불함수 :,, (2) 상태표작성,, 일때, and 이므로, 2,, 일때, and 이므로, 3,, 일때, and 이므로, 4,, 일때, and 이므로, 5,, 일때, and 이므로, 6,, 일때, and 이므로, 7,, 일때, and 이므로, 8,, 일때, and 이므로, 현재상태 (3) 상태도작성 다음상태 출력 / / / / z 2 = z 2 = / / / / 5. D 플립플롭과게이트로구성된순서논리회로의상태도결정 6. D 플립플롭과게이트로구성된순서논리회로의상태도결정 3

4 7. 입력함수와출력이주어진경우순서논리회로의해석 () 순서논리회로,, y F D D (2) 상태표입력현재상태다음상태출력 (3) 상태도 /, /, / / /, / / /, / / / /, /, / / /

8. 입력함수와출력이주어진경우순서논리회로의해석 () 순서논리회로 y J K J K F (2) 상태여기표 (3) 상태도 입력 현재상태 다음상태 출력 / / / /, /, / / / / /, /, /, / / /, / 5

6 (4) 상태방정식 9. 입력함수가주어진경우순서논리회로의해석 상태방정식 2 상태도현재상태다음상태,. 상태도를이용한순서논리회로의설계 () 상태여기표작성현재상태다음상태플립플롭입력출력

(2) 플립플롭입력및출력함수 (3) 회로도 F D D D. 상태도를이용한순서논리회로의설계 () 상태표작성 현재상태 다음상태출력 7

(2) 상태여기표작성 조합논리회로입력조합논리회로출력다음상태입력현재상태플립플롭입력 (3) 플립플롭입력및출력함수 (4) 회로도 (5) 펄스입력 에대한회로동작도 J K J F K F 8

2. 상태도를이용한순서논리회로설계 () 상태여기표 현재상태다음상태플립플롭입력출력 은 Don't are 처리 (2) 플립플롭입력및출력함수 (3) 회로도 T T T F 9

3. 상태도를이용한순서논리회로설계 () 상태여기표입력현재상태다음상태플립플롭입력출력 (2) 플립플롭입력함수 (3) 회로도 T T T

4. 응용순서논리회로의설계 () 상태여기표입력현재상태다음상태플립플롭출력 (2) 플립플롭입력함수 (3) 회로도 D D 5. 상태도를이용한순서논리회로의설계 () 상태여기표작성입력현재상태다음상태플립플롭입력

(2) 플립플롭입력함수 yq yq (3) 회로도 y J Q K Q 6. 상태표를이용한순서논리회로설계 () 상태여기표작성 입력현재상태다음상태플립플롭입력출력,,,,, 은 Don't are 처리 (2) 플립플롭입력및출력함수 2

(3) 회로도 F J K J K J K 7. 상태축소 () 상태 와 가동일하므로축소하면다음과같다. 현재상태 다음상태출력 (z) 3

4 (2) 초기상태 에서출발하여입력순서가 인경우다음상태와출력 다음상태 출력 () 8. 상태축소 () 최종상태표현재상태다음상태출력 (2) 축소전다음상태 입력 출력 (3) 축소후다음상태 입력 출력 9. 미사용상태를고려한카운터설계상태여기표를작성하면다음과같다. 현재상태입력다음상태플립플롭입력 플립플롭의입력함수를카르노맵을이용하여간략화하면다음과같다. 여기서사용하지않은 6 가지상태 (,,,,, ) 는무관항으로처리한다.

플립플롭입력식을이용하여미사용상태의상태표를작성하면다음과같다. 현재상태입력다음상태 따라서미사용상태를고려한상태도를그리면다음과같다. / / / / / / / / / / / / / / / / 미사용상태 2. 3비트그레이코드카운터설계 ( 플립플롭이용 ) () 상태여기표 현재상태 다음상태 플립플롭입력 5

(2) 플립플롭입력함수 (3) 회로도 J J J K K K 2. 임의의상태도를갖는순서논리회로의설계 () 상태여기표 진수 현재상태다음상태플립플롭입력 2 3 4 5 6 7 은무관항 (don't care) 으로처리 (2) 플립플롭입력함수 6

(3) 회로도 J J J K K K 22. 임의의상태도를갖는순서논리회로의설계 () 상태여기표 현재상태다음상태플립플롭입력, 은 don't care (2) 플립플롭입력함수 7

(3) 회로도 D J T K (4) 초기상태가 또는 7 일때의동작 5 4 2 3 6 7 23. 2 진상향 / 하향카운터설계 () 상태도 / / / / / / / / (2) 상태여기표 현재상태 외부입력 다음상태 플립플롭입력 8

(3) 플립플롭입력함수 (4) 회로도 J K +5V J K 24. MN 플립플롭을이용한회로설계 () 주어진조건에의하여 플립플롭의진리치표는다음과같다. ( 불변 ) (toggle) 진리표를이용하여여기표를작성하면아래와같다. 특성표입력현재상태다음상태 M N Q(t) Q(t+) 여기표현재상태다음상태요구입력 Q(t) Q(t+) M N 9

(2) 상태여기표 현재상태다음상태플립플롭입력 (3) 카르노맵 (4) 회로도 M N M N M N 25. 상태방정식을이용한순서논리회로설계 플립플롭의특성방정식은 이므로, 2

이므로, 이다. 이므로, 이다. y J K J K J K 26. 상태방정식을이용한순서논리회로설계 특성방정식을카르노맵으로간략화하면다음과같다. 플립플롭의상태방정식을특성방정식과비교하여플립플롭 의입력인 를구하면다음과같다. 마찬가지로플립플롭 의입력인 를구하면다음과같다. 입력함수를통해순서논리회로를구현하면아래그림과같다. 플립플롭은클록펄스의상승에지에서동작한다고가정한다. 2

D D 27. 플립플롭과디코더를사용한순서논리회로설계 상태도를이용하여상태여기표를작성하면다음과같다. 현재상태 입력 다음상태 플립플롭입력 출력 상태여기표에서플립플롭의입력함수를곱의합형으로나타내면다음과같다. 순서논리회로를설계하려면 플립플롭 2개가필요하고, 디코더를사용하여조합논리회로를구현하는경우 38 디코더 개와 4입력 OR 게이트 2개가필요하다. 출력은 2입력 OR 게이트 개가필요하다. 구현한순서논리회로는다음과같다. 22

D D 2 2 D D 2 2 2 38 decoder D 3 D 4 D 5 D 6 D 7 D y 28. 응용순서논리회로설계 () 상태도 / S / / / S / S2 / (2) 상태표 다음상태출력현재상태 (3) 상태여기표 현재상태입력다음상태플립플롭입력출력 23

(4) 플립플롭입력및출력함수 (5) 회로도 z J K J K 29. 응용순서논리회로설계 () 상태도 / S / / / S / S2 / 24

(2) 상태표현재상태 다음상태출력 (3) 상태여기표현재상태 입력 다음상태 플립플롭입력 출력 (4) 카르노맵 (5) 회로도 z J K J K 25