1. 조합 (combinational) 논리회로에대해설명한것은? < 가 > 가출력신호가입력신호에의해서만결정되는논리회로이다. 나플립플롭과같은기억소자를갖고있는논리회로이다. 다출력신호가입력신호와현재의논리회로의상태에의해결정되는논리회로이다. 라기억능력을가진논리회로이다.
|
|
- 진성 이
- 5 years ago
- Views:
Transcription
1 1. 조합 (combinational) 논리회로에대해설명한것은? < 가 > 가출력신호가입력신호에의해서만결정되는논리회로이다. 나플립플롭과같은기억소자를갖고있는논리회로이다. 다출력신호가입력신호와현재의논리회로의상태에의해결정되는논리회로이다. 라기억능력을가진논리회로이다. 2. 다음설명중조합논리회로의특징으로옳지않은것은? < 나 > 가입 출력을갖는게이트의집합으로출력값은 과 1 의입력값에의해서만결정되는회로 나기억회로를갖고있음. 다반가산기, 전가산기, 디코더등이있음. 라출력함수는 n 개의입력변수의항으로표시 - 2 -
2 3. 조합논리회로에대한설명으로옳은것은? < 가 > 가입력신호, 논리게이트, 출력신호로이루어졌다. 나입력신호, 논리게이트, 메모리, 출력신호로이루어졌다. 다입력신호, 논리게이트, 메모리, 출력신호, 이전상태로이루어졌다. 라입력신호, 논리게이트, 메모리, 출력신호, 이전신호, 상태출력으로이루어졌다. 4. 출력되는부울함수의값이입력값에의해서만정해지고내부에 기억능력이없는논리회로는? < 가 > 가조합회로 다집적회로 나순차회로 라혼합회로 5. 논리게이트와결선회로만으로만든회로를무엇이라하는가? < 라 > 가플립플롭 다순서논리회로 나 D- 래치 라조합논리회로 - 3 -
3 6. 다음중조합논리회로는? < 가 > 가멀티플렉서나레지스터다카운터라 RM 7. 전자계산기의기본논리회로는조합논리회로와순서논리회로로 구분된다. 이중조합논리회로에해당되는것은? < 다 > 가 RM 다반가산기 나 2 진다운카운터 라 2 진업카운터 8. 조합논리회로가아닌것은? < 라 > 가디코더나인코더다멀티플렉서라계수회로 9. 다음중조합논리회로가아닌것은? < 라 > 가반가산기 다멀티플렉서 나디코더 라플립플롭 - 4 -
4 1. 조합논리회로를설계할때사용되지않는것은? < 라 > 가 ROM 나디코더다 PLD 라플립플롭 11. 마이크로프로세서내에서산술연산의기본연산은? < 가 > 가덧셈나뺄셈다곱셈라나눗셈 12. 일반적으로산술논리연산회로 (LU) 에포함되지않는것은? < 라 > 가비교기나가산기다논리연산기라감산기 13. 하나의 XOR 회로와 ND 회로를조합한회로는? < 가 > 가반가산기나전가산기다래치라플립플롭 - 5 -
5 14. 배타적 OR(Exclusive-OR) 와 ND 게이트의기능을동시에 갖는회로는? < 나 > 가전가산회로 다전감산회로 나반가산회로 라반감산회로 15. 반가산기 (half adder) 의구성요소로맞는것은? < 다 > 가 J-K 플립플롭 다 XOR 과 ND 게이트 나두개의 ND 게이트 라 1 개의반동시회로와 OR 게이트 16. 아래의논리회로는? < 가 > 가반가산기나전가산기다반감산기라전감산기 S - 6 -
6 17. 다음논리회로의이름은무엇인가? < 다 > 가디코더나인코더다반가산기라반감산기 X Y X ( )( ) Å Y 18. 그림과같은회로의명칭은? < 라 > 가동시회로 나반동시회로다배타 OR 회로 라반가산기 S S ( ) ( )( ) Å - 7 -
7 19. 다음그림의연산회로이름은? < 나 > 가 full adder 나 half adder 다 full subtractor 라 half subtractor X Y S S XY XY X ÅY XY 2. 다음논리회로의명칭은? < 라 > 가일치회로나비교회로 X 다반감산기라반가산기 Y X ( )( ) Å Y ( ) - 8 -
8 21. 다음그림의회로도에해당되는것은? < 가 > 가반가산기 나전가산기 다반감산기 라전감산기 X Y X ( ) ( )( ) Y Å 22. 다음은반가산기 (half adder) 의블록도이다. 출력단자 S (sum) 및 (carry) 에나타나는논리식은? < 다 > 가나다라 S XY XY, XY S XY XY, XY S XY X Y, XY S XY X Y, X Y X S 반가산기 Y - 9 -
9 23. 반가산기는 2bit(x, y) 를산술적으로가산하는조합회로이며, 가 나 다 라 이에해당하는진리표는다음과같다. 캐리 ( ) 와합 (S ) 을 논리적으로구한것은? < 가 > S x Å y, xy S xy xy', x' y S x Å y, xy' S xy' y, xy x y S 그림과같은논리회로를설명한내용중옳지않은것은? < 나 > 가반가산기를나타내는논리회로이다. 나 S 이다. 다 이다. 라 S Å 로표시할수있다. S - 1 -
10 25. 다음은반가산기 (half adder) 회로이다. X, Y 에각각어떤 게이트회로가사용되어야하는가? < 가 > 가나다라 X ND 배타적 OR OR 배타적 OR Y 배타적 OR ND 배타적 OR OR X Y ( 자리올림 ) S ( 합 ) 26., 를입력으로하는반가산기의합 S 에대한출력논리식으로 가다 틀린것은? < 가 > S 나 S ( )( ) S Å 라 S 27. 두비트를더해서합 (S ) 과자리올림수 ( ) 를구하는반가산기에서 올림수비트를나타낸논리식은? < 다 > 나 라 가 다
11 28. 반가산기합또는반감산기차를얻기위해필요한게이트는? < 가 > 가 XOR 게이트 다 OR 게이트 나 XNOR 게이트 라 ND 게이트 29. 병렬 2 진감산기를가산기와같은회로로쓸때필요한회로는?< 라 > 가지연회로 다제어회로 나펄스회로 라보수회로 3. 그림과같은회로는? < 가 > 가반감산기나전감산기다반가산기라전가산기 X Y
12 31. 반감산기의논리회로는? < 나 > 가나다라 D b D b D b D b 반 ( 半 ) 감산기에서차 ( 差 ) 를올바르게나타낸것은? < 가 > 가나다라 D a
13 33. 전가산기에대한설명중옳지않은것은? < 나 > 가입력이가수, 피가수, 자리올림수등 3개가된다. 나합은공식으로 ( ) 로나타난다. 다반가산기 2개로전가산기를만들수있다. 라합의공식은 ( Å ) Å 이다. 이때가수, 피가수, 자리올림수 이다. 34. 전가산기회로 (full adder) 의구성으로옳은것은? < 다 > 가입력 2개, 출력 4개로구성나입력 2 개, 출력 3 개로구성다입력 3개, 출력 2개로구성라입력 3개, 출력 3개로구성 35. 전가산기의회로구성은? < 가 > 가 2개의반가산기와 1개의 OR 게이트로구성나 2개의반가산기와 1개의 NOR 게이트로구성다 2개의반가산기와 1개의 ND 게이트로구성라 2개의반가산기와 1개의 NND 게이트로구성
14 36. 다음논리회로는무엇을나타내는가? < 다 > 가반가산기나반감산기다전가산기라전감산기 i H H S 37. 다음논리회로의기능을나타낸이름중옳은것은? < 라 > 가인코더 나디코더 다반가산기 라전가산기 S o o 38. 다음논리회로의명칭은? < 라 > 가디코더 나계수기 다반가산기 라전가산기 i S o
15 39. 반가산기를이용하여전가산기를만드는회로구성으로올바르게된것은? ( 단, 는가산기의캐리 (arry) 를나타내고, S 는합을나타내는비트이다 ) < 나 > 가다 반가산기 S 반가산기 S S S 반가산기 S 반가산기 S 나라 반가산기 S 반가산기 S S S 반가산기 S 반가산기 S 4. 전가산기의회로에서합을구하는논리식은? ( 단, 입력은, 이고 i 는바로전 bit 단에서발생된자리올림수이다.) < 라 > 가다 ( Å ) i 나 ( ) i ) 라 ( Å ) Å ( Å i i
16 41. 다음중전가산기 (full-adder) 의입력을,, 라할때합 (sum) 의출력으로옳은것은? < 가 > 가 ( ) Å 나 ( ) 다 라 42. 그림은 2 개의반가산기와하나의 OR 게이트에의한전가산기를 가 나 다 라 실현시킨것이다. 출력 S 의함수로서옳은것은? < 가 > S XY Z XY Z XYZ XYZ S XY Z XY Z XYZ S XY Z XY Z XYZ XYZ S XY Z XY Z XYZ X Y Z S S ( X ÅY ) Å Z ( XY XY ) Z ( XY XY ) Z XY Z XY Z ( X Y )( X Y ) Z XY Z XY Z XYZ XYZ
17 43., 가각각합하는수의비트이고 가낮은자리에서의올림수비트일때전가산기의합 (S ) 에대한불함수로옳지않은것은? < 라 > 가나다라 ) ( ) ( S ) ( ) ( S Å Å ) ( S Å Å ) ( ) ( ) ( ) ( S Å Å Å Å ) ( ) ( ) ( ) ( ) ( S Å Å Å Å Å Å
18 44. 그림은전가산기이다. 출력 S 와 의논리식은?< 다 > 가나다라 S Å Å, i i S, S Å Å, i S i, o i o o o i i i i i i i i S(Sum) 전가산기 o (arry) i 1 i i i i i i
19 45. 전가산기 (full adder) 의 (carry) 비트를논리식으로나타낸것은? ( 단, x, y, z 는입력, 는출력 ) < 다 > 가다 x Å y Å z 나 xy xz yz xy ( x Å y) z 라 xyz xyz x yz xyz ( x Å y) z xy xyz ( xy x y) z xy( z z) 46. 다음은전가산기이다. 1, 1, i 일때출력 S, 는? 가 나다 라 ( 단, S 는 sum, 는 carry 이다.) < 다 > S, S 1, S, 1 S, 1 1 i 전가산기 S o o - 2 -
20 47. 전가산기의출력 (S : 합, O : 캐리출력 ) 에서 S O 가되기위한 가 나 다 라 입력,, i ( 캐리입력 ) 조건은? < 나 >,, 1 또는 1, 1, 1 i i,, 또는 i 1, 1, i 1 1, 1, 또는 1, 1, 1 i i,, 또는,, 1 i i 48. 다음연산회로에서 S 1 S 11 이고, i 1 일때 F 회로출력 F 는? 가 나다 라 F F F 1 F 1 1 S 1 S i F i1 F < 라 > F 1 1 F ( )
21 49. 전감산기의결과는차 (difference) 를나타내는 D 와상위자리에서 가 다 빌려오는것 (borrow) 을나타내는 가있다. D 를최소항의합으로 올바르게표현한것은? < 라 > D( x, y, z) å m(,2,4,6) D( x, y, z) å m(1,2,4,6 ) 나 라 기호 x y z D m m 1 m 2 m 3 m 4 m 5 m 6 m D( x, y, z) å m(,2,4,7) D( x, y, z) å m(1,2,4,7 )
22 5. 전감산기의입력중관계없는것은? < 나 > 가상위에서자리빌림 다피감수 나하위에서자리올림 라감수
23 51. 병렬가산기의동작을올바르게표현한것은? < 다 > 가 2진수각자리의덧셈을 2자리씩끊어서행하는동작을한다. 나 2진수각자리의덧셈을 4자리씩끊어서행하는동작을한다. 다 2진수각자리의덧셈을동시에행하여그답을내는동작을한다. 라반가산기를병렬로접속하여구성한것으로동작은 2자리씩끊어서행한다. 52. 병렬 2 진가산기에두개의입력, 및올림수 in 을다음그림과 같이인가한다면수행되는출력 F 의기능은? < 나 > 가올림수를포함한덧셈 나뺄셈 (subtraction) 다증가 (increment) 라감소 (decrement) out 병렬가산기 F in
24 53. 다음그림에해당하는마이크로오퍼레이션동작은어떤기능을수행하는가? < 가 > 가 Increment 나 Decrement 다 Transfer 라 omplement Parallel dder F i 다음과같이병렬가산기를이용하는산술연산에서 F 에출력되는값은? < 다 > 가나다라 F F 1 F -1 F Parallel dder F ll 1's i
25 bit의두 2진수를병렬가산하기위해서는최소한몇개의반가산기와전가산기가필요한가? < 가 > 가반가산기 : 1개, 전가산기 : 34개나반가산기 : 2개, 전가산기 : 33개다전가산기 : 1개, 반가산기 : 34개라전가산기 : 2개, 반가산기 : 33개 56. 다음블록도는무슨회로를나타낸것인가? < 가 > 가 2bit 2 진병렬가산기 나 2bit 2 진직렬가산기다 4bit 2 진병렬가산기 라 4bit 2 진직렬가산기 1 1 F 2 S 1 1 F S
26 57. 병렬가산기의특징은? < 라 > 가가격이직렬가산기에비해저렴하다. 나가산자리수만큼가산회로가사용된다. 다기계가복잡하다. 라연산처리가직렬가산기에비해빠르다. 58. 두개의데이터를비교하는데적합한논리연산은? < 라 > 가 ND 나 OR 다 NOR 라 XOR
27 59. 다음회로는무엇인가? < 다 > 가가산기나디코더다비교기라인코더 X Y Z
28 6. 다음비교회로에서논리 F 1 의기능은? 가나 > F 1 다 < 라 ³ F 2 F 다음조합논리회로의명칭은? < 나 > 가다수결회로 나비교회로다일치회로 라반일치회로 X
29 62. 2 진비교기의구성요소를맞게설명한것은? < 다 > 가인버터 2개, NOR 게이트 2개, NND 게이트 1개나인버터 2개, ND 게이트 1개, NOR 게이트 2개다인버터 2개, ND 게이트 2개, XNOR 게이트 1개라인버터 2개, NND 게이트 2개, XOR 게이트 1개 - 3 -
30 63. 두입력, 를비교하여출력 (Y ) 을발생하는회로의논리식으로 옳지않은것은? < 라 > 가 다 Y ( > ) 나 Y ( < ) Y ( ) Å 라 Y ( > ) Å
31 64. 두입력을비교하여 > 이면출력이 1이고, 이면, 출력이 이되는논리회로를설계하고자한다. 이조건을만족하는논리식은? < 가 > 가 나 다 라
32 65. 다음중두입력 와 를비교하여 > 및 이면출력 (Y) 이 1, 그리고 > 이면출력 (Y) 이 이되는논리회로를설계할때, 조건을만족하는논리회로는? < 라 > 가 Y 나 Y 다 Y 라 Y
33 66. 다음논리회로의동작설명중옳지않은것은? < 다 > 가 1, 이면 D 이다. 나 이면 D 이다. 다 1 이면 > 이다. 라 D1 이면 < 이다. D D 이면 이다
34 67. 회로의명칭은? < 라 > 가다수결회로 나일치회로다비교회로 라반일치회로 X X ( ) ( )( ) 개의 6 비트데이터를위한비교기를만들기위하여몇개의 XNOR 게이트가필요한가? < 다 > 가 2 나 3 다 6 라
35 69. 인코더 (encoder) 의설명중옳지않은것은? < 라 > 가조합논리회로의일종이다. 나 D 코드를생성하기도한다. 다키보드와같은입력장치에서사용한다. 라 n 개의입력선과 2 n 개의출력선이있다. 7. 인코더의회로구성시사용되는게이트의집합은? < 나 > 가 NOT gate 다 ND gate 나 OR gate 라 NND gate 71. 과 1 의조합에의하여어떠한기호라도표현될수있도록부호화를 행하는회로를무엇이라고하는가? < 가 > 가 encoder 다 comparator 나 decoder 라 detector
36 72. 복수개의입 출력단자를가지며입력단자중한단자에신호 (1 bit) 가가해질때출력단자에는그에대응된신호 ( n bit) 가 나온다. 이와같은회로를무엇이라고하는가? < 나 > 가디코더나인코더다레지스터라카운터 73. 숫자나문자등의키보드 (keyboard) 입력을 2 진코드로 부호화하는데사용될수있는소자는? < 가 > 가인코더 다디멀티플렉서 나디코더 라멀티플렉서
37 74. 컴퓨터의키 (key) 를누르면어떤회로를거쳐서코드화되는가? < 나 > 가 decoder 다 multiplexer 나 encoder 라 demultiplexer 75. 인코더의입력선이 8 개이면, 출력선은몇개가되는가? < 다 > 가 1 나 2 다 3 라 진수의 8 비트입력을 3 비트출력코드로변환하는소자는? < 다 > 가 decoder 다 encoder 나 mutiplexer 라 counter
38 77. 그림과같이 2 3 개 (~7) 의십진수입력을넣었을때출력이 2 진수 (~111) 로나오는회로의명칭은? < 라 > 가디코더회로 나 /D 변환회로다 D/ 변환회로 라인코더회로 입력 출력 다음과같이동작하는소자는? < 가 > 가인코더 나디코더 다 MUX 라 DEMUX 입력 D D 1 D 2 D 출력 X Y
39 79. 1진수의입력을전자계산기의내부코드로변환시키는장치는? 가 decoder 나 multiplexer 다 encoder 라 adder < 다 > 8. 부호화된데이터를해독하여정보를찾아내는조합논리회로는?< 나 > 가인코더나디코더 다디멀티플렉서 라멀티플렉서 81. 해독기라고하며, n 비트로부호화된 2 진정보를최대 2 n 개의 출력으로변환하는조합논리회로는? < 나 > 가인코더나디코더 다멀티플렉서 라디멀티플렉서 - 4 -
40 82. 마이크로프로세서와 RM들을접속하기위하여사용되는것은? < 가 > 가 decoder 나 multiplexer 다 encoder 라 flip-flop 83. 디코더는주로어떤게이트의집합으로구성되는가? < 라 > 가 NOT 다 OR 나 XOR 라 ND
41 디코더를설계할때몇개의 ND 게이트가필요한가? < 다 > 가 2개 나 4개 다 8개 라 16개
42 85. 1 진 D 계수가출력으로그림과같이표시하려면어떤디코더 드라이버가필요한가? < 다 > 가 D - 1 segment 나 Octal - 1 segment 다 D - 7 segment 라 Octal - 7 segment 86. 다음그림과같은 ommon athode 타입의 7-segment에숫자 2를출력하기위한신호로맞는것은? < 라 > 가 a, b, d, e, g는, c, f, dp는 1 을출력하고 common 단자에 1 을출력 나 a, b, d, e, g 는, c, f, dp 는 1 을출력하고 common 단자에 을출력 다 a, b, d, e, g 는 1, c, f, dp 는 을출력하고 common 단자에 1 을출력 라 a, b, d, e, g 는 1, c, f, dp 는 을출력하고 common 단자에 을출력 e f d a g b c a a b c d e f g dp f g b e d c dp common
43 87. 디코더의입력선이 4 개이면, 출력선은몇개가되는가? < 라 > 가 2 개 다 8 개 나 4 개 라 16 개 입력변수의디코더는몇개의출력을하는가? < 라 > 가 (2 4) 개 다 4 개 나 (4 2-1 ) 개 라 2 4 개
44 89. 디코더 (decoder) 의출력이 3 개일때입력은보통몇개인가?< 나 > 가 1 개나 2 개다 8 개라 16 개 디코더는입력이 n 개이면출력은 2 n 개 9. 디코더의출력이 4 개일때입력은보통몇개인가? < 나 > 가 1 개나 2 개다 8 개라 16 개 디코더는입력이 n 개이면출력은 2 n 개 91. 디코더의출력선이 8 개라면입력선은몇개인가? < 나 > 가 4 개나 3 개다 2 개라 1 개 디코더는입력이 n 개이면출력은 2 n 개
45 개의다른입력조합을받아들이기위한디코더의입 출력개수는 각각몇개씩인가? < 가 > 가입력 : 6 개, 출력 : 64 개 다입력 : 5 개, 출력 : 64 개 나입력 : 6 개, 출력 : 32 개 라입력 : 5 개, 출력 : 32 개 디코더는입력이 n 개이면출력은 2 n 개 93. 다음과같은진리표를갖는회로는? < 다 > 가비교기 (comparator) 나멀티플렉서 (multiplexer) 다디코더 (decoder) 라인코더 (encoder) x y D D 1 D 2 D
46 94. 다음회로는무엇인가? < 가 > 가 decoder 나 multiplexer 다 encoder 라 shifter X Y D D 1 D 2 D 다음은어떤논리회로인가? < 나 > 가인코더 나디코더다 S-R 플립플롭 라 J-K 플립플롭 X X 1 X 2 X
47 해독기의논리식으로옳지않은것은? < 라 > 가 X X 나 X 1 X 1 다 X 2 X 3 X 라 X 3 2 X 그림의 Decoder에있어서 Y, Y 1 에각각, 1 이입력되었을때 1 을출력하는것은다음중어느쪽단자인가? < 다 > 가다 X 나 X1 라 X X 2 3 Y 1 Y X X 1 X 2 X
48 98. 다음회로의기능은? < 가 > 가 3 8 디코더 나 2 4 디코더다 2 8 디코더 E D D 1 D 2 D 3 라 2 8 멀티플렉서 E D 4 D 5 D 6 D 7 Enable 기능이있는 2 4 디코더 2 개를이용하여 3 8 디코더를구현한경우
49 99. 다음회로의기능은? < 나 > 가 4 8 디코더 나 4 16 디코더다 3 8 디코더 라 3 16 디코더 x y z w 3 8 Decoder E 3 8 Decoder E Enable 기능이있는 3 8 디코더 2 개를이용하여 4 16 디코더를구현한경우 - 5 -
50 1. ROM 의블록선도이다. 입력 X 2, X 1, X 가 11 일때, 데이터 가 11 나 11 다 11 라 11 D 3, D 2, D 1, D 출력으로맞는것은? < 다 > X 3 8 X 1 X 2 Decoder D 3 D 2 D 1 D X 2 X 1 X 11 이므로 3 8 디코더의 5 번출력에만 1 이나오고나머지출력은 이나온다. 따라서 D 3, D 2 만출력이 1 이되므로 D 3 D 2 D 1 D 11 이다
51 11. 다음그림에서 F 를, 의부울식으로나타내면? ( 단, 그림에서 가 나다 라 는선의절단을표시함 ) < 라 > F F F F 2 4 Decoder x x F 1 1 F F 12. 그림과같이해독기에 D 입력이가해지고있다. 해독기는 D 가 나 다 라 입력이 11 인때만출력이 1 을나타낸다고할경우출력 Y 를 불대수식으로표현하면? < 가 > D D D D 디지트 해독기 (Decoder) Y
52 13. 다음회로의명칭은무엇인가? < 나 > 가반가산기 나전가산기다인코더 라디코더 X Y Z 3 8 Decoder S 기호 X Y Z S m m 1 m 2 m 3 m 4 m 5 m 6 m S ( X Å Y ) Å Z Z( X Å Y ) XY
53 디코더 (decoder) 를이용하여다음의논리함수 F 를구현하려고한다. 추가로필요한게이트는? ( 단, 주어진디코더의출력은 active-low 이다.) < 다 > F (,, ) 가 5 input NOR 다 5 input NND 나 3 input NOR 라 3 input NND F (,, ) ( ) ( ) ( ) 3x8 Decoder m m1 m 2 m 3 m4 m 5 m 6 m7 F F
54 15. 다음회로에서 OR 게이트의입력으로연결되어야할디코더출력으로옳은것은? < 나 > 가 다 D1, D4, D5, D6 나 D, D1, D2, D3, D4, D5, D6, D, D, D, D D 라 4 D , 6 5 D D 1 D2 3 8 D 3 D 4 Decoder D 5 D 6 D 7 F F ( ) ( ) ( )( ) ( )( ) åm(,1,2,3,4,5,6)
55 16. D 를 1 진수로변환하는회로는? < 가 > 가해독기 다멀티플렉서 나부호기 라디멀티플렉서 17. 디코더 (decoder) 는어떤입력을받는가? < 가 > 가 D code 다 3 중 code 나 gray code 라 cyclic code
56 18. 디코더 (decoder) 에대한설명으로옳지않은것은? < 라 > 가출력중단지한개만이논리적으로 1 이되고나머지출력은모두 이되는회로이다. 나 n 개의입력변수가있을때최대 2 n 개의출력을가진다. 다 n m 디코더란입력이 n 개이고출력이 m 개임을의미한다. 라인코더가항상같이사용된다. 19. 다음중데이터선택회로라고도불리며여러개의입력신호선 ( 채널 ) 중에서하나를선택하여출력선 (1 개 ) 과연결하여주는조합논리회로는어느것인가? < 가 > 가 multiplexer 다 encoder 나 demultiplexer 라 decoder n 개의입력신호중 1 개를선택하여출력하는기능을가진회로는? < 다 > 가인코더다멀티플렉서 나디코더라디멀티플렉서
57 111. 여러개의입력신호중하나의입력선을선택해서단일출력으로 송신하는회로의이름은? < 다 > 가인코더나디코더 다멀티플렉서 라디멀티플렉서 112. 단일채널로복수개의입 출력장치를연결할수있는것은? < 가 > 가 multiplexer 나 demultiplexer 다 encoder 라 decoder 113. 다음과같은멀티플렉서회로에서제어입력 와 가각각 1 일때 가 11 나 11 다 11 라 11 출력 Y 의값은? < 라 > MUX Y, Y11 1, Y11 1, Y11 11, Y
58 114. 다음논리회로의명칭은? < 나 > 가 2 1 디코더나 2 1 멀티플렉서다 4 1 엔코더라 2 1 디멀티플렉서 S E Y 115. 다음회로의기능은? < 가 > 가 4 1 multiplexer 나 6 1 multiplexer 다 4 1 decoder 라 6 1 encoder I I 1 I 2 Y I 3 S 1 S
59 116. 다음과같이 4 1 MUX 를설계하려고한다. 에공통적으로들어 갈회로는? < 나 > 가 다 나 라 I I 1 I 2 Y I 3 S 1 S - 6 -
60 117. 다음그림과같이멀티플렉서를이용하여구성한조합논리회로가 가 나 다 라 나타내는출력 Y 를민텀의합형으로표현하면? < 가 > F(,, ) å m(1,3,5,6 ) F(,, ) å m(,1,5,8 ) F(,, ) å m(2,5,7,8) F(,, ) å m(,2,4,6) I I1 I 2 I MUX S 1 S Y
61 118. 다음회로에서출력 F 로나올수없는것은? < 가 > 가 나 다 라 S 1 S MUX F 119. 멀티플렉서 64 개의입력을제어하기위해서는몇개의선택선이 필요한가? < 나 > 가 4 개나 6 개다 16 개라 32 개 멀티플렉서에서선택선의수 ( 數 ) 가몇개이면이상적인가? 가 1 개나 2 개다 3 개라 4 개 < 나 >
62 멀티플렉서에서필요한제어선의수는몇개인가? < 나 > 가 2개나 5개 다 8 개 라 16 개 122. 한선으로정보를받아서 2 개이상의가능한출력선들중하나를 선택하여받은정보를전송하는회로는? < 다 > 가 decoder 나 encoder 다 demultiplexer 라 multiplexer 123. 다음중데이터분배회로로사용되는것은? < 라 > 가인코더나시프트레지스터 다멀티플렉서 라디멀티플렉서
63 124. 디멀티플렉서의설명중옳은것은? < 나 > 가정보를여러개의선으로받아서 1개의선으로전송하는회로이다. 나정보를한선으로받아서여러개의선들중한개를선택하여정보를전송하는회로이다. 다디코더와한쌍으로동작한다. 라많은수의정보장치를적은수의채널을통해전송하는회로이다 디멀티플렉서에대한설명중옳은것은? < 라 > 가 data selector 라고도불려진다. 나 2 n 개의 input lines 과 n 개의 output line 을가졌다. 다 n 개의 input line 과 2 n 개의 output line 을가졌다. 라 1 개의 input line 과 n 개의 selection line 을갖는다
64 126. 인에이블입력을가지고있는디코더는다음의예중어느것으로사용될수있는가? ( 단, 그림에서입력과 E(enable) 를바꾸어서 사용 ) < 다 > 가 encoder 나 multiplexer 다 demultiplexer 라 ROM E 2 4 Decoder D D1 D2 D 다음회로의명칭은? < 다 > 가인코더 나멀티플렉서다디멀티플렉서 라패리티체크회로 E D D 1 D 2 D
65 128. 송신기가 SII 코드 1111 을홀수패리티를사용하여전송한다면 을보내게된다. 이때, 수신측에서의논리적인검사방식에주로사용되는논리회로는? < 라 > 가 ND 나 NOT 다 OR 라 XOR 129. 그림과같은회로의명칭은? < 다 > 가다수결회로나우수패리티발생회로다기수패리티발생회로라비교회로 D Y 13. 논리식 F (( Å ) Å ( Å D)) 로나타낼수있는회로는? < 다 > 가전가산기회로나 4 비트병렬가산기회로다짝수패리티발생기회로라홀수패리티발생기회로
66 131. 다음회로의기능은? < 가 > 가 3비트홀수패리티발생기나 3비트비교기다 3비트짝수패리티발생기라 3비트감산기 x y z p 132. 다음논리회로의기능은? < 라 > 가 6개 ( 비트 ) 입력을모두더하는기능을갖는다. 나 6개의 ( 비트 ) 입력을모두보수화한다. 다 6개의 ( 비트 ) 입력이짝수개의 1을가질때출력이 1이된다. 라 6개의 ( 비트 ) 입력이홀수개의 1을가질때출력이 1이된다
67 입력 1 출력인 XOR 게이트를사용하여 8 비트패리티검사를 할때최소로필요한 XOR 게이트의수는? < 다 > 가 9 개나 8 개다 7 개라 6 개
3. 다음은카르노맵의표이다. 논리식을간략화한것은? < 나 > 4. 다음카르노맵을간략화시킨결과는? < >
. 변수의수 ( 數 ) 가 3 이라면카르노맵에서몇개의칸이요구되는가? 2칸 나 4칸 다 6칸 8칸 < > 2. 다음진리표의카르노맵을작성한것중옳은것은? < 나 > 다 나 입력출력 Y - 2 - 3. 다음은카르노맵의표이다. 논리식을간략화한것은? < 나 > 4. 다음카르노맵을간략화시킨결과는? < > 2 2 2 2 2 2 2-3 - 5. 다음진리표를간략히한결과
More information<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>
IT OOKOOK 87 이론, 실습, 시뮬레이션 디지털논리회로 ( 개정 3 판 ) (Problem Solutions of hapter 7) . 반감산기와전감산기를설계 반감산기반감산기는한비트의 2진수 에서 를빼는회로이며, 두수의차 (difference, ) 와빌림수 (barrow, ) 를계산하는뺄셈회로이다. 에서 를뺄수없으면윗자리에서빌려와빼야하며, 이때빌려오는수는윗자리에서가져오므로
More informationPowerPoint 프레젠테이션
생체계측 디지털논리회로 Prof. Jae Young Choi ( 최재영교수 ) 생체계측 (2014 Fall) Prof. Jae Young Choi Section 01 논리게이트 디지털컴퓨터에서모든정보는 0 또는 1 을사용하여표현 게이트 (gate) 0, 1 의이진정보를처리하는논리회로여러종류가존재동작은부울대수를이용하여표현입력과출력의관계는진리표로표시 2 ND 게이트
More information1. 일련의순차적인수를세는회로는? < 가 > 가카운터 다디코더 나레지스터 라인코더 2. 입력펄스에따라미리정해진순서대로상태가변화하는레지스터로써발생회수를세거나동작순서를제어하기위한타이밍 (timing) 신호를만드는데가장적합한회로는? < 다 > 가범용레지스터 다
디지털논리회로이론, 실습, 시뮬레이션 : 카운터 기출문제풀이 ehanbitet - 1 - 1. 일련의순차적인수를세는회로는? < 가 > 가카운터 다디코더 나레지스터 라인코더 2. 입력펄스에따라미리정해진순서대로상태가변화하는레지스터로써발생회수를세거나동작순서를제어하기위한타이밍 (timing) 신호를만드는데가장적합한회로는? < 다 > 가범용레지스터 다카운터
More information<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>
IT OOKOOK 87 이론, 실습, 시뮬레이션 디지털논리회로 ( 개정 3 판 ) (Problem Solutions of hapter 9) . T 플립플롭으로구성된순서논리회로의해석 () 변수명칭부여 F-F 플립플롭의입력 :, F-F 플립플롭의출력 :, (2) 불대수식유도 플립플롭의입력 : F-F 플립플롭의입력 : F-F 플립플롭의출력 : (3) 상태표작성 이면,
More information8장 조합논리 회로의 응용
8 장연산논리회로 가산기 반가산기와전가산기 반가산기 (Half Adder, HA) 8. 기본가 / 감산기 비트의 개 진수를더하는논리회로. 개의입력과출력으로구성. 개입력은피연산수 와연산수 y 이고, 출력은두수를합한결과인합 S(sum) 과올림수 C(carry) 를발생하는회로. : 피연산수 : 연산수 : 합 y C S y S C 올림수 올림수 전가산기 : 연산수
More information7장 조합 논리 회로
7 장조합논리회로 7. 조합논리회로해석 조합논리회로 과거의입력에상관없이현재의입력값에의해출력이결정되는회로 n 개의입력변수에의해 2 n 개의입력 2 진조합이가능 입력 조합논리회로 출력 조합회로해석 주어진논리회로로부터부울함수와진리표를구한후, 논리회로의동작을해석. 조합회로해석과정 입 / 출력에대한변수의수와변수명을결정한다. n 개의입력변수에대해 2 n 개의 2 진조합에대한각게이트의출력부울함수를표시한다.
More information목차 7 장조합논리회로 1. 가 / 감산기 2. 비교기 3. 디코더 4. 인코더 5. 멀티플렉서 6. 디멀티플렉서 7. 코드변환기 8. 패리티발생기 / 검출기 한국기술교육대학교전기전자통신공학부 1
목차 7 장조합논리회로. 가 / 감산기. 비교기. 디코더 4. 인코더 5. 멀티플렉서 6. 디멀티플렉서 7. 코드변환기 8. 패리티발생기 / 검출기 조합논리회로해석 v 조합논리회로 과거의입력에상관없이현재의입력값에의해출력이결정되는회로 n 개의입력변수에의해 n 개의입력 진조합이가능 입력 조합논리회로 출력 v 조합회로해석 주어진논리회로로부터부울함수와진리표를구한후,
More informationPowerPoint Presentation
5 불대수 IT CookBook, 디지털논리회로 - 2 - 학습목표 기본논리식의표현방법을알아본다. 불대수의법칙을알아본다. 논리회로를논리식으로논리식을논리회로로표현하는방법을알아본다. 곱의합 (SOP) 과합의곱 (POS), 최소항 (minterm) 과최대항 (mxterm) 에대해알아본다. 01. 기본논리식의표현 02. 불대수법칙 03. 논리회로의논리식변환 04.
More informationMicrosoft PowerPoint - hw8.ppt [호환 모드]
8.1 데이터경로와제어장치 Chapter 8 데이터경로와제어장치 많은순차회로의설계는다음의두부분으로구성 datapath: data의이동및연산을위한장치 control unit에상태신호제공 control ol unit: datapath th 에서적절한순서로 data 이동및연산을수행할수있도록제어신호제공. 먼저, datapath를설계 다음에, control unit
More informationMicrosoft PowerPoint - 1-2장 디지털_데이터 .ppt
1 장디지털개념 한국기술교육대학교정보기술공학부전자전공장영조 1.1 디지털과아날로그 아날로그 : 연속적인범위의값으로표현 디지털 : 2 진수의값에의해표시 < 아날로그파형 > < 디지털파형 > 2 1.2 논리레벨과펄스파형 양논리시스템 (positive logic system)- 일반적으로많이사용 1(high 레벨 ), 0(low 레벨 ) 로나타냄. 음논리시스템 (negative
More informationPowerPoint Presentation
5 불대수 Http://RAIC.kunsn..kr 2 학습목표 마스터제목스타일편집 기본논리식의표현방법을알아본다. 불대수의법칙을알아본다. 논리회로를논리식으로논리식을논리회로로표현하는방법을알아본다. 곱의합 (SOP) 과합의곱 (POS), 최소항 (minterm) 과최대항 (mxterm) 에대해알아본다. 01. 기본논리식의표현 02. 불대수법칙 03. 논리회로의논리식변환
More information동기순차회로 p 조합논리회로 combinational logic circuit) v 출력이현재의입력에의해서만결정되는논리회로 p 순차논리회로 sequential logic circuit) v 현재의입력과이전의출력상태에의해서출력이결정 v 동기순차논리회로와비동기순차논리회로로
9 장동기순차회로 동기순차회로 p 조합논리회로 combinational logic circuit) v 출력이현재의입력에의해서만결정되는논리회로 p 순차논리회로 sequential logic circuit) v 현재의입력과이전의출력상태에의해서출력이결정 v 동기순차논리회로와비동기순차논리회로로분류. v v v 동기순차회로 : 클록펄스에의해서동작하는회로 비동기순차회로
More informationMicrosoft Word - logic2005.doc
제 8 장 Counters 실험의목표 - Catalog counter 의동작원리에대하여익힌다. - 임의의 counter를통하여 FSM 구현방법을익힌다. - 7-segment display 의동작원리를이해한다. 실험도움자료 1. 7-segment display 7-segment는디지털회로에서숫자를표시하기위하여가장많이사용하는소자이다. 이름에서알수있듯이 7개의 LED(
More information<4D F736F F F696E74202D20332EB5F0C1F6C5D0C8B8B7CEBFCD20B1B8C7F62E >
디지털회로 디지털논리의표현 디지털회로 디지털회로구현 dolicom@naver.com http://blog.naver.com/dolicom 논리 논리게이트 논리게이트 논리게이트 (Logic gate) 또는 로구성된 2 진정보를취급하는논리회 (logic circuit) 일반적으로 2 개이상의입력단자와하나의출력단자 기본게이트 : AND OR NOT 기본게이트로부터
More informationPowerPoint Presentation
논리회로기초요약 IT CookBook, 디지털논리회로 4-6 장, 한빛미디어 Setion 진수 진수표현법 기수가 인수, 사용. () = +. = 3 () () + + () +. () + + + () +. + () + - () +. + - () + -3 + -4 Setion 3 8 진수와 6 진수 8진수표현법 에서 7까지 8개의수로표현 67.36 (8) = 6
More informationMicrosoft Word - PLC제어응용-2차시.doc
과정명 PLC 제어응용차시명 2 차시. 접점명령 학습목표 1. 연산개시명령 (LOAD, LOAD NOT) 에대하여설명할수있다. 2. 직렬접속명령 (AND, AND NOT) 에대하여설명할수있다. 3. 병렬접속명령 (OR, OR NOT) 에대하여설명할수있다. 4.PLC의접점명령을가지고간단한프로그램을작성할수있다. 학습내용 1. 연산개시명령 1) 연산개시명령 (LOAD,
More information수없기때문에간단한부분으로나눠서구현하고, 이를다시합침으로써전체를구현하게 된다. 실험에서는이미구현된 4-Bit ALU인 74LS181 Chip을사용한다. 이 Chip은 4-bit의 Data input A, B와 Selection input 4 bit, Carry In 1
Experiment 6. Use of Arithmetic Logic Unit and Flip-Flops Abstract 본실험에서는현대 CPU의가장근간이되는 Unit인산술및논리연산기 (Arithmetic Logic Unit, ALU) 와순차회로 (Sequential Circuit) 을이루는대표적인기억소자인플립플롭 (Flip-flop) 의기능을익히며, 간단한연산회로와순차회로를구현해본다.
More information논리회로설계 6 장 성공회대학교 IT 융합학부 1
논리회로설계 6 장 성공회대학교 IT 융합학부 제 6 장플립플롭 조합회로 현재의입력상태에의해출력이결정 과거의상태에의해영향받지않음 순차회로 현재의입력 기억소자에기억된과거의입력의조합에의해출력이결정됨 조합회로를위한논리게이트 + 기억소자 순차회로의기억소자 플립플롭 (Flip Flop, F/F) 플립플롭 래치 (latch) 비트의정보를저장 플립플롭중가장간단한형태동기형플립플롭
More information한국기술교육대학교장영조 한국기술교육대학교전기전자통신공학부 1
한국기술교육대학교장영조 한국기술교육대학교전기전자통신공학부 1 본슬라이드는 M. Morris Mano and Charles Kime 의 Logic and Computer Design Fundamentals 의내용을참조하였습니다. 한국기술교육대학교전기전자통신공학부 2 1. 레지스터전송과데이터처리장치 2. 순차진행과제어 3. 명령어구조 (Instruction Set
More information논리회로설계 3 장 성공회대학교 IT 융합학부 1
논리회로설계 3 장 성공회대학교 IT 융합학부 1 제 3 장기본논리회로 명제 참인지거짓인지정확하게나타낼수있는상황 ( 뜻이분명한문장 ) 2진논리 참과거짓 두가지논리로표시하는것 0 / 1 로표현가능 논리함수 여러개의 2진명제를복합적으로결합시켜표시하고, 이를수학적으로나타낸것 디지털논리회로 일정한입력에대하여논리적인판단을할수있는전자회로로구성 - 입력된 2진논리신호들에대해적당한
More informationMicrosoft PowerPoint - M07_RTL.ppt [호환 모드]
제 7 장레지스터이동과데이터처리장치 - 디지털시스템의구성 data path 모듈 : 데이터처리, 레지스터, 연산기, MUX, control unit 모듈 : 제어신호발생, 연산의순서지정 - register transfer operation : reg 데이터이동 / 처리 reg set,operation, sequence control - micro-operation
More informationMicrosoft Word - 제6장 Beyond Simple Logic Gate.doc
제 6 장 Beyond Simple Logic Gate 실험의목표 - MUX, DEMUX의동작을이해하도록한다. - encoder 와 decoder 의원리를익히고 MUX, DEMUX 와비교를해본다. - MUX 를이용하여조합회로를설계해본다. - tri-state gate 와 open-collector gate 의특성에대하여알아본다. 잘못된사용법에대하여어떤결과가발생하는지확인해본다.
More information5_03.hwp
ND OR NOT 게이트실험 02 2. ND OR NOT 게이트실험 2.1 실험목적 논리게이트인 ND, OR, NOT 게이트의동작특성을이해한다. ND, OR, NOT 게이트의진리표와논리식을실험을통해확인한다. 2.2 실험이론 2.2.1 디지털논리회로 디지털논리회로 조합논리회로순서논리회로 그림 2-1 디지털논리회로 실험 33 이론과함께하는디지털회로실험 디지털논리회로
More information. 고성능마이크로프로세서 LU 와레지스터 파일의구조 (2.). 직접디지털주파수합성기 (FS) 의구조 3. 고성능마이크로프로세서부동소수점연산기 (Floating-Point Unit) 구조 (2) (2.) (2.) 2. 암호화를위한 VLSI 구조와설계의개요 (2.) 다음참
이비디오교재는정보통신부의 999년도정보통신학술진흥지원사업에의하여지원되어연세대학교전기전자공학과이용석교수연구실에서제작되었습니다 고성능마이크로프로세서 LU ( rithmetic Logic Unit) 와 Register File의구조 2. 연세대학교전기전자공학과이용석교수 Homepage: http://mpu.yonsei.ac.kr E-mail: yonglee@yonsei.ac.kr
More informationMicrosoft PowerPoint - 부호기와 복호기.PPT
논리회로실험부호기와복호기 2005. 5. 3. 부호기와복호기란? 이론실험내용 개요 Encoder & Decoder 서로다른부호간의변환에사용되는것으로디지털신호를압축하거나전송시깨지지않도록바꾸는등여러가지목적에의해부호화라는장치와부호화되어전송되어온신호를다시원래의디지털신호로복호하는장치들을말한다. CODEC(enCOder DECoder) 이라고도한다. 기타 10진 to
More informationMicrosoft PowerPoint - VHDL08.ppt [호환 모드]
VHDL 프로그래밍 8. 조합논리회로설계 한동일 학습목표 테스트벤치의용도를알고작성할수있다. 간단한조합논리회로를설계할수있다. 하나의로직회로에대해서다양한설계방식을구사할수있다. 제네릭을활용할수있다. 로직설계를위한사양을이해할수있다. 주어진문제를하드웨어설계문제로변환할수있다. 설계된코드를테스트벤치를이용하여검증할수있다. 2/37 테스트벤치 (test bench) 테스트벤치
More information<3235B0AD20BCF6BFADC0C720B1D8C7D120C2FC20B0C5C1FE20322E687770>
25 강. 수열의극한참거짓 2 두수열 { }, {b n } 의극한에대한 < 보기 > 의설명중옳은것을모두고르면? Ⅰ. < b n 이고 lim = 이면 lim b n =이다. Ⅱ. 두수열 { }, {b n } 이수렴할때 < b n 이면 lim < lim b n 이다. Ⅲ. lim b n =0이면 lim =0또는 lim b n =0이다. Ⅰ 2Ⅱ 3Ⅲ 4Ⅰ,Ⅱ 5Ⅰ,Ⅲ
More informationMicrosoft PowerPoint - ch11_reg.pptx
11 장레지스터 레지스터 (egister) 개요 데이터를저장할수있는기억소자 여러개의플립플롭으로구성. 메모리는단순데이터를저장하는소자이지만, 레지스터는저장뿐아니라저장된데이터를처리할수있는기능도있다. 카운터도클록펄스가입력되면미리정해진순서에따라상태가변하는레지스터이다. 카운터와레지스터의차이점 데이터를저장또는이동하는목적으로만사용 상태의순차적인특성을갖지않는다. 한국기술교육대학교전기전자통신공학부
More informationOCW_C언어 기초
초보프로그래머를위한 C 언어기초 4 장 : 연산자 2012 년 이은주 학습목표 수식의개념과연산자및피연산자에대한학습 C 의알아보기 연산자의우선순위와결합방향에대하여알아보기 2 목차 연산자의기본개념 수식 연산자와피연산자 산술연산자 / 증감연산자 관계연산자 / 논리연산자 비트연산자 / 대입연산자연산자의우선순위와결합방향 조건연산자 / 형변환연산자 연산자의우선순위 연산자의결합방향
More information歯15-ROMPLD.PDF
MSI & PLD MSI (Medium Scale Integrate Circuit) gate adder, subtractor, comparator, decoder, encoder, multiplexer, demultiplexer, ROM, PLA PLD (programmable logic device) fuse( ) array IC AND OR array sum
More information개요 데이터를저장할수있는기억소자 여러개의플립플롭으로구성. 메모리는단순데이터를저장하는소자이지만, 레지스터는저장뿐아니라저장된데이터를처리할수있는기능도있다. 카운터도클록펄스가입력되면미리정해진순서에따라상태가변하는레지스터이다. 카운터와레지스터의차이점 데이터를저장또는이동하는목적으로
11 장레지스터 개요 데이터를저장할수있는기억소자 여러개의플립플롭으로구성. 메모리는단순데이터를저장하는소자이지만, 레지스터는저장뿐아니라저장된데이터를처리할수있는기능도있다. 카운터도클록펄스가입력되면미리정해진순서에따라상태가변하는레지스터이다. 카운터와레지스터의차이점 데이터를저장또는이동하는목적으로만사용 상태의순차적인특성을갖지않는다. 한국기술교육대학교전기전자통신공학부 2
More information<C0FCC0DAB0E8BBEAB1E2B1B8C1B6347E36B0AD20B9AEC1A62BC1A4B4E42E687770>
P.120 기 출 문 제 9904 9908 0010 0109 1. 정보의단위로가장적은것은? 가. Byte 나. Word 다. Bit 라. Record 0005 0103 0605 2. 4비트로나타낼수있는정보단위는? 가. Nibble 나. Character 다. Full-Word 라. Double-Word 0007 3. 다음정보의단위중하위의개념에서상위의개념으로올바르게나열된것은?
More informationComputer Architecture
정수의산술연산과부동소수점연산 정수의산술연산부동소수점수의표현부동소수점산술연산 이자료는김종현저 - 컴퓨터구조론 ( 생능출판사 ) 의내용을편집한것입니다. 3.5 정수의산술연산 기본적인산술연산들 2 2 3.5.1 덧셈 2 의보수로표현된수들의덧셈방법 두수를더하고, 만약올림수가발생하면버림 3 3 병렬가산기 (parallel adder) 덧셈을수행하는하드웨어모듈 4- 비트병렬가산기와상태비트제어회로
More informationMicrosoft PowerPoint - DSD03_verilog3a.pptx
한국기술교육대학교 장영조 한국기술교육대학교전기전자통신공학부 2 1. 조합회로설계 2. 순차회로설계 3. FSM 회로설계 4. ASM 을사용한설계 한국기술교육대학교전기전자통신공학부 3 조합논리회로의형태와설계에사용되는 Verilog 구문 조합논리회로의형태 조합논리회로설계에사용되는 Verilog 구문 논리합성이지원되지않는 Verilog 구문 논리게이트 Multiplexer
More information반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 -
Chapter 2 메모리와프로그램논리장치 반도체메모리 메모리 (memory) 분류 순차액세스메모리 랜덤액세스메모리 RAM ROM DRAM SRAM Mask ROM Field PROM 반도체메모리의분류 Fuse-link PROM EPROM EEPROM - 2 - Ø 접근방법에의한분류 v RAM(Random Access Memory) : 접근시간이어느위치나동일하게걸리는메모리형태
More information9장 순차논리 회로
9 장순차논리회로 순차논리회로개요 현재의입력과이전의출력상태에의해현재출력이결정되는회로 현재상태가다음상태의출력에영향을미치는논리회로 순차논리회로의구성도 X (t) Combination Logic Y (t) Y (t-1) Memory element Clock Timing delay device 2 9.1 동기식순차논리회로와비동기식순차회로 동기식순차회로 모든논리회로의동작이일정한신호에의해동작하는회로
More information4장 논리 게이트
4 장논리게이트 게이트 : 논리연산수행 4.1 기본게이트 AND, OR, NOT, NOR, NAND, XOR, XNOR 버퍼게이트 버퍼 : 연결할회로사이에전류, 전압등의구동이나레벨을맞추기위한완충을목적으로사용 진리표와기호 진리표게이트기호 IEEE 표준기호 NC NC 16 15 14 13 12 11 10 9 MC14050B 버퍼게이트 1 2 3 4 5 6 7 Vcc
More information< E20C6DFBFFEBEEE20C0DBBCBAC0BB20C0A7C7D12043BEF0BEEE20492E707074>
Chap #2 펌웨어작성을위한 C 언어 I http://www.smartdisplay.co.kr 강의계획 Chap1. 강의계획및디지털논리이론 Chap2. 펌웨어작성을위한 C 언어 I Chap3. 펌웨어작성을위한 C 언어 II Chap4. AT89S52 메모리구조 Chap5. SD-52 보드구성과코드메모리프로그래밍방법 Chap6. 어드레스디코딩 ( 매핑 ) 과어셈블리어코딩방법
More information프로그램카운터 (Program Counter) 명령레지스터 (Instruction Register) 누산기 (AC: Accumulator) 상태레지스터 (Status Register) PSWR(Program Status Word Register) 메모리주소레지스터 (M
중앙처리장치 (CPU: Central Process Unit) 1) 제어장치 (Control Unit) 컴퓨터시스템의모든장치들에게동작을지시하고제어하는장치로주기억장치에서읽어온명령어를해독하고해당장치에게제어신호를보낸다. 구성회로 : 부호기, 명령해독기, 번지해독기 구성레지스터 : PC( 프로그램카운터 ), IR( 명령어레지스터 ) 부호기 ( 제어신호발생기 ) 해독한명령어에따라서해당장치로보낼제어신호를생성하는회로
More informationMAX+plusⅡ를 이용한 설계
Digital System Design with Verilog HDL - Combinational Logic Lab. Gate Circuit AND, OR, NOT 게이트들로이루어진멀티플렉서기능의논리회로구현멀티플렉서 : 여러개의입력중하나를선택하여출력하는기능모듈입력 s=: 단자 a 의값이단자 z 로출력입력 s=: 단자 b 의값이단자 z 로출력 File name
More informationMicrosoft PowerPoint - DSD03_verilog3b.pptx
한국기술교육대학교 장영조 한국기술교육대학교전기전자통신공학부 2 . 조합회로설계 2. 순차회로설계 3. FSM 회로설계 4. ASM 을사용한설계 한국기술교육대학교전기전자통신공학부 3 input clk 유한상태머신 (Finite State Machine; FSM) 지정된수의상태로상태들간의천이에의해출력을생성하는회로 디지털시스템의제어회로구성에사용 Moore 머신 :
More informationhwp
BE 8 BE 6 BE 4 BE 2 BE 0 y 17 y 16 y 15 y 14 y 13 y 12 y 11 y 10 y 9 y 8 y 7 y 6 y 5 y 4 y 3 y 2 y 1 y 0 0 BE 7 BE 5 BE 3 BE 1 BE 16 BE 14 BE 12 BE 10 y 32 y 31 y 30 y 29 y 28 y 27 y 26 y 25 y 24 y 23
More informationADP-2480
Mitsubishi PLC 접속 GP 는 Mitsubishi FX Series 와통신이가능합니다. 시스템구성 6 7 8 GP-80 RS- Cable RS-C Cable FXN--BD FXN--BD 6 FX Series(FXS,FXN,FXN,FXNC, FXU) 7 FXS, FXN 8 FXN FX Series 는기본적으로 RS- 통신을하며, RS-/ converter
More information<C0FCC0DAB0E8BBEAB1E220B1B8C1B620C3D6B1D920B1E2C3E2B9AEC1A B1B3BEC82E687770>
전자계산기구조최신기출문제 1 회 1. 레지스터참조명령어와거리가먼것은? 1 CLA(clear AC) 2 CIR(circulate right) 3 HLT(halt) 4 BUN(branch unconditionally) 2. 캐시메모리의기록정책가운데쓰기 (write) 동작이이루어질때마다캐시메모리와주기억장치의내용을동시에갱신하는방식은? 1 write-through 2
More information비트와바이트 비트와바이트 비트 (Bit) : 2진수값하나 (0 또는 1) 를저장할수있는최소메모리공간 1비트 2비트 3비트... n비트 2^1 = 2개 2^2 = 4개 2^3 = 8개... 2^n 개 1 바이트는 8 비트 2 2
비트연산자 1 1 비트와바이트 비트와바이트 비트 (Bit) : 2진수값하나 (0 또는 1) 를저장할수있는최소메모리공간 1비트 2비트 3비트... n비트 2^1 = 2개 2^2 = 4개 2^3 = 8개... 2^n 개 1 바이트는 8 비트 2 2 진수법! 2, 10, 16, 8! 2 : 0~1 ( )! 10 : 0~9 ( )! 16 : 0~9, 9 a, b,
More information5.1 부울대수 ã 부울대수 (oolen lger) 를근거로한스위칭이론 (swithing theory) 은논리설계에있어서이론적인근거가되는수학적체계. ã 부울대수 - 부울상수와부울변수로구성, 0과 1의두개값을가짐 - 논리레벨의여러정의 논리 0 Flse Off Low No
5 장부울대수 5.1 부울대수 ã 부울대수 (oolen lger) 를근거로한스위칭이론 (swithing theory) 은논리설계에있어서이론적인근거가되는수학적체계. ã 부울대수 - 부울상수와부울변수로구성, 0과 1의두개값을가짐 - 논리레벨의여러정의 논리 0 Flse Off Low No Open Swith 논리 1 True On High Yes Closed swith
More informationPowerPoint 프레젠테이션
Computer Architecture CHAPTER 컴퓨터산술과논리연산 제 3 장 컴퓨터산술과논리연산 3.1 ALU의구성요소 3.2 정수의표현 3.3 논리연산 3.4 시프트연산 3.5 정수의산술연산 3.6 부동소수점수의표현 3.7 부동소수점산술연산 3.1 ALU 의구성요소 산술연산장치 : 산술연산들 (+, -,, ) 을수행 논리연산장치 : 논리연산들 (AND,
More information<BFACBDC0B9AEC1A6C7AEC0CC5F F E687770>
I COOKBOOK 87 이론, 실습, 시뮬레이션 디지털논리회로 ( 개정 3 판 ) (Problem Solutions of Chapter ) . JK 플립플롭을사용한비동기식 6진상향카운터설계 6진카운터를구성하기위해출력이목표로하는최고카운트에 을더한 6에도달한순간을포착하여모든플립플롭의출력을 Clear 한다. 6진카운터는비동기입력 (Clear, Preset) 이있는
More informationIntroduction to Computer Science
컴퓨터공학개론 3 장컴퓨터구조 학습목표 컴퓨터의동작을이해하는것이왜필요한지배운다. CPU 는무엇이고, 어떻게동작하는지배운다. 디지털논리회로가어떻게동작하는지배운다. 기본적인부울 (Boolean) 연산에대해배운다. 기본적인논리게이트가어떻게동작하는지, 또이것이복잡한컴퓨터회로를구축하는데어떻게사용되는지이해한다. 2 학습목표 ( 계속 ) 폰노이만 (Von Neumann)
More information5 장부울대수
5 장부울대수 5.1 부울대수 ã 부울대수 (boolen lgebr) 를근거로한스위칭이론 (swithing theory) 은논리설계에있어서이론적인근거가되는수학적체계. ã 부울대수 - 부울상수와부울변수로구성, 0과 1의두개값을가짐 - 논리레벨의여러정의 논리 0 Flse Off Low No Open Swith 논리 1 True On High Yes Closed
More informationSequences with Low Correlation
레일리페이딩채널에서의 DPC 부호의성능분석 * 김준성, * 신민호, * 송홍엽 00 년 7 월 1 일 * 연세대학교전기전자공학과부호및정보이론연구실 발표순서 서론 복호화방법 R-BP 알고리즘 UMP-BP 알고리즘 Normalied-BP 알고리즘 무상관레일리페이딩채널에서의표준화인수 모의실험결과및고찰 결론 Codig ad Iformatio Theory ab /15
More information3 장디지털코드 1. BCD 코드와 3초과코드 2. 다양한 2진코드들 3. 그레이코드 4. 에러검출코드 5. 영숫자코드 한국기술교육대학교전기전자통신공학부전자전공 1
3 장디지털코드. BC 코드와 3초과코드 2. 다양한 2진코드들 3. 그레이코드 4. 에러검출코드 5. 영숫자코드 BC COE q 숫자, 글자, 단어등이어떤특별한기호 (symbol) 들로표현되어질때, 이를부호화 (encode) 라하고그기호들을코드 (code) 라한다. q BC (Binary Coded ecimal) 코드 (2 진화 진코드, 842 코드 ) -
More information중간고사
중간고사 예제 1 사용자로부터받은두개의숫자 x, y 중에서큰수를찾는알고리즘을의사코드로작성하시오. Step 1: Input x, y Step 2: if (x > y) then MAX
More information실험 5
실험. OP Amp 의기초회로 Inverting Amplifier OP amp 를이용한아래와같은 inverting amplifier 회로를고려해본다. ( 그림 ) Inverting amplifier 위의회로에서 OP amp의 입력단자는 + 입력단자와동일한그라운드전압, 즉 0V를유지한다. 또한 OP amp 입력단자로흘러들어가는전류는 0 이므로, 저항에흐르는전류는다음과같다.
More information. 메모리의구조. 메모리개요 v 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. v 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되
Chapter 2 메모리와프로그램논리장치 . 메모리의구조. 메모리개요 v 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. v 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되는데이터의통로. 메모리 MAR 입력주소 (n 비트
More informationMicrosoft PowerPoint - chap04-연산자.pptx
int num; printf( Please enter an integer: "); scanf("%d", &num); if ( num < 0 ) printf("is negative.\n"); printf("num = %d\n", num); } 1 학습목표 수식의 개념과 연산자, 피연산자에 대해서 알아본다. C의 를 알아본다. 연산자의 우선 순위와 결합 방향에
More informationMicrosoft PowerPoint - 제05장.ppt [호환 모드]
Chapter 05 부울대수 1. 부울대수 부울대수 (boolean algebra) 를근거로한스위칭이론 (switching theory) 은논리설계에있어서이론적인근거가되는수학적체계. 부울대수 - 부울상수와부울변수로구성, 0과 1의두개값을가짐 - 논리레벨의여러정의 논리 0 False Off Low No Open Switch 논리 1 True On High Yes
More information2 장수의체계 1. 10진수 2. 2진수 3. 8진수와 16진수 4. 진법변환 5. 2진정수연산과보수 6. 2진부동소수점수의표현 한국기술교육대학교전기전자통신공학부전자전공 1
장수의체계. 진수. 진수 3. 8진수와 6진수 4. 진법변환 5. 진정수연산과보수 6. 진부동소수점수의표현 진수 진수표현법 v 기수가 인수 v,,, 3, 4, 5, 6, 7, 8, 9 사용 9345.35 = 9 3 4 5 3. 5. = 9 3 3 4 5 3-5 - v 고대로마의기수법에는 5 진법을사용 v 진법의아라비아숫자는인도에서기원전 세기에발명 진법을나타내는기본수를기수
More informationMicrosoft PowerPoint - 강의자료8_Chap9 [호환 모드]
컴퓨터구조 강의노트 #8: Chapter 9: 컴퓨터산술 2008. 5. 8. 담당교수 : 조재수 E-mail: jaesoo27@kut.ac.kr 1 컴퓨터시스템구조론 제9장컴퓨터산술 (Computer Arithmetic) 2 1 핵심요점들 컴퓨터산술에있어서두가지주요관심사는수가표현되는방법 (2진수형식 ) 과기본적인산술연산들 ( 더하기, 빼기, 곱하기, 나누기
More informationMicrosoft PowerPoint - 제12장.ppt [호환 모드]
Chapter 2 메모리와프로그램논리장치 . 메모리의구조. 메모리개요 메모리번지레지스터 (MAR : memory address register) : 메모리액세스시특정워드의주소가 MAR 에전송된다. 메모리버퍼레지스터 (MBR : memory buffer register) : 레지스터와외부장치사이에서전송되는데이터의통로. MAR 입력주소 (n 비트 ) 메모리 2
More informationºÎ·ÏB
B B.1 B.2 B.3 B.4 B.5 B.1 2 (Boolean algebra). 1854 An Investigation of the Laws of Thought on Which to Found the Mathematical Theories of Logic and Probabilities George Boole. 1938 MIT Claude Sannon [SHAN38].
More information프로그래밍개론및실습 2015 년 2 학기프로그래밍개론및실습과목으로본내용은강의교재인생능출판사, 두근두근 C 언어수업, 천인국지음을발췌수정하였음
프로그래밍개론및실습 2015 년 2 학기프로그래밍개론및실습과목으로본내용은강의교재인생능출판사, 두근두근 C 언어수업, 천인국지음을발췌수정하였음 CHAPTER 9 둘중하나선택하기 관계연산자 두개의피연산자를비교하는연산자 결과값은참 (1) 아니면거짓 (0) x == y x 와 y 의값이같은지비교한다. 관계연산자 연산자 의미 x == y x와 y가같은가? x!= y
More informationMicrosoft PowerPoint - 사본 - OAS04-사무자동화 기술(HW-CPU).ppt
. 사무자동화 3 대주요기술 - 정보의획득, 처리, 전달 ( 통신 ), 보관 ( 축적, 검색 ) 에관련된기술 ) 하드웨어기술 : 신소재개발, 회로소자의고집적도 ( 컴퓨터 ) 2) 소프트웨어기술 : 음성인식기술, 인공지능기술, 자연언어처리기술 ( 운영체제 ) 3) 통신기술 : 교환기술, 단말기술 - 사무자동화기술의특성 : 지능화, 복합다기능화, 네트워크화, 소형화
More informationMicrosoft PowerPoint - Java7.pptx
HPC & OT Lab. 1 HPC & OT Lab. 2 실습 7 주차 Jin-Ho, Jang M.S. Hanyang Univ. HPC&OT Lab. jinhoyo@nate.com HPC & OT Lab. 3 Component Structure 객체 (object) 생성개념을이해한다. 외부클래스에대한접근방법을이해한다. 접근제어자 (public & private)
More information1) 8 진수를 10 진수로변환 - 진수에자릿수에서 1 을뺀숫자를지수로한후해당숫자와곱해주는방식으로 10 진수로변환 2) 2 진수를 10 진수로변환 - 10 진수의숫자를해당진수로계속나누어나머지들을역순으로읽음. - 분수나소수인경우에는곱셈의방법으로구할수있음. 3) 10 진수
2 주차 3 차시수의표현과연산 학습목표 1. 진법과수의구성에대해설명할수있다. 2. 논리회로에대해설명할수있다. 학습내용 1 : 진법과수의구성 - 우리는 10 진수체계안에서살고있다. 10 진수체계는한단위에서 0~9 까지가면한자리왼쪽에 1 을더하여다시 0 이되는방식. 1. 진법과수의구성 * 10진법 : 0~9까지사용하며 10을한자리의기본단위로하는진법 * 2진법 :
More informationv6.hwp
93 6 장순차회로모델링 이장에서는앞에서배운여러가지모델링방법에대한지식을바탕으로많이사용되는기본적인순차회로블록들의모델링과순차회로설계방법에대해서배운다. 6. 레지스터 레지스터는 n-bit 데이터를저장하는기억소자이다. 데이터의저장은클럭에동기가되어이루어진다. 그림 6.은전형적인레지스터의블록도와동작표이다. register D D D2 D3 Load Reset Q Q Q2
More informationMicrosoft PowerPoint - 제10장.ppt [호환 모드]
10장카운터 비동기 ( 리플 ) 카운터 리플카운터의회로연결및동작 : 모든 JK(T) 입력은 1로연결하여토글모드로동작 클럭펄스는 LSB F/F 에만인가 -클럭펄스의 NGT/PGT 에서출력변화 나머지 F/F의 CLK는그전단의 LSB의출력연결 - 그전단출력의 NGT/PGT에서출력변화 모든 clear 입력은동시에연결 각 F/F 사이에는시간지연발생 MOD : N 개의
More informationMicrosoft PowerPoint - hw4.ppt [호환 모드]
4.1 initial 과 always Chapter 4 Verilog의특징 보통의 programming언어와같은 procedural statement을제공 추상적인 behavioral model 기술에사용 순차적으로수행하는보통의 programming 언어와는다르게병렬적으로수행하는언어임 module Behavioral Model 논리설계 병렬수행 module
More informationMicrosoft Word - LAB_OPamp_Application.doc
실험. OP Amp 의기본응용회로 Voltage Follower/Impedance Buffer 위의 OP amp 회로에서출력전압신호는입력전압신호와항상같으므로, voltage follower라고불린다. 이회로는어떤기능을가지는회로에부하저항을연결하였을때, 부하저항이미치는영향을최소화하기위해서사용될수있다. 예를들면 low-pass filter 회로에부하저항이연결된다음과같은회로를고려해본다.
More information일반각과호도법 l 삼각함수와미분 1. 일반각 시초선 OX 로부터원점 O 를중심으로 만큼회전이동한위치에동경 OP 가있을때, XOP 의크기를나타내는각들을 ( 은정수 ) 로나타내고 OP 의일반각이라한다. 2. 라디안 rad 반지름과같은길이의호에대한중심각의 크기를 라디안이라한
일반각과호도법 l 1. 일반각 시초선 OX 로부터원점 O 를중심으로 만큼회전이동한위치에동경 OP 가있을때, XOP 의크기를나타내는각들을 ( 은정수 ) 로나타내고 OP 의일반각이라한다. 2. 라디안 rad 반지름과같은길이의호에대한중심각의 크기를 라디안이라한다. 3. 호도법과육십분법 라디안 라디안 4. 부채꼴의호의길이와넓이 반지를의길이가 인원에서중심각이 인 부채꼴의호의길이를
More information완벽한개념정립 _ 행렬의참, 거짓 수학전문가 NAMU 선생 1. 행렬의참, 거짓개념정리 1. 교환법칙과관련한내용, 는항상성립하지만 는항상성립하지는않는다. < 참인명제 > (1),, (2) ( ) 인경우에는 가성립한다.,,, (3) 다음과같은관계식을만족하는두행렬 A,B에
1. 행렬의참, 거짓개념정리 1. 교환법칙과관련한내용, 는항상성립하지만 는항상성립하지는않는다. < 참인명제 > (1),, (2) ( ) 인경우에는 가성립한다.,,, (3) 다음과같은관계식을만족하는두행렬 A,B에대하여 AB=BA 1 가성립한다 2 3 (4) 이면 1 곱셈공식및변형공식성립 ± ± ( 복호동순 ), 2 지수법칙성립 (은자연수 ) < 거짓인명제 >
More information(1) 주소지정방식 Address Mode 메모리접근 분기주소 명령어 직접번지 Reg. 지정 Reg. 간접 Base Index 간접 Immediate 상대번지 절대번지 Long 주소 Reg. 간접 Byte Access Bit Access 내부 Data M
(1) 주소지정방식 Address Mode 메모리접근 분기주소 2. 8051 명령어 직접번지 Reg. 지정 Reg. 간접 Base Index 간접 Immediate 상대번지 절대번지 Long 주소 Reg. 간접 Byte Access Bit Access 내부 Data Memory 외부 Data Memory (2) 명령어세트 - 8051 명령어는 5 가지로분류,
More informationPython과 함께 배우는 신호 해석 제 5 강. 복소수 연산 및 Python을 이용한 복소수 연산 (제 2 장. 복소수 기초)
제 5 강. 복소수연산및 을이용한복소수연산 ( 제 2 장. 복소수기초 ) 한림대학교전자공학과 한림대학교 제 5 강. 복소수연산및 을이용한복소수연산 1 배울내용 복소수의기본개념복소수의표현오일러 (Euler) 공식복소수의대수연산 1의 N 승근 한림대학교 제 5 강. 복소수연산및 을이용한복소수연산 2 복소수의 4 칙연산 복소수의덧셈과뺄셈에는직각좌표계표현을사용하고,
More information[2010 년디지털시스템설계및실험중간고사 2 답안지 ] 출제 : 채수익 1. (a) (10 pts) Robertson diagram Quotient 와 remainder 의 correction 을뒤로미루는것이 non-restoring division 이다. 즉, q =
[2010 년디지털시스템설계및실험중간고사 2 답안지 ] 출제 : 채수익 1. (a) (10 pts) Robertson diagram Quotient 와 remainder 의 correction 을뒤로미루는것이 non-restoring division 이다. 즉, q = 1, 2r 0 1, 2r
More informationMicrosoft PowerPoint - chap-03.pptx
쉽게풀어쓴 C 언어 Express 제 3 장 C 프로그램구성요소 컴퓨터프로그래밍기초 이번장에서학습할내용 * 주석 * 변수, 상수 * 함수 * 문장 * 출력함수 printf() * 입력함수 scanf() * 산술연산 * 대입연산 이번장에서는 C프로그램을이루는구성요소들을살펴봅니다. 컴퓨터프로그래밍기초 2 일반적인프로그램의형태 데이터를받아서 ( 입력단계 ), 데이터를처리한후에
More information31. 을전개한식에서 의계수는? 를전개한식이 일 때, 의값은? 을전개했을때, 의계수와상수항의합을구하면? 을전개했을때, 의 계수는? 를전개했을때, 상수항을 구하여라. 37
21. 다음식의값이유리수가되도록유리수 의값을 정하면? 1 4 2 5 3 26. 을전개하면상수항을 제외한각항의계수의총합이 이다. 이때, 의값은? 1 2 3 4 5 22. 일때, 의값은? 1 2 3 4 5 27. 를전개하여간단히 하였을때, 의계수는? 1 2 3 4 5 23. 를전개하여 간단히하였을때, 상수항은? 1 2 3 4 5 28. 두자연수 와 를 로나누면나머지가각각
More informationAPI 매뉴얼
PCI-TC03 API Programming (Rev 1.0) Windows, Windows2000, Windows NT, Windows XP and Windows 7 are trademarks of Microsoft. We acknowledge that the trademarks or service names of all other organizations
More informationBY-FDP-4-70.hwp
RS-232, RS485 FND Display Module BY-FDP-4-70-XX (Rev 1.0) - 1 - 1. 개요. 본 Display Module은 RS-232, RS-485 겸용입니다. Power : DC24V, DC12V( 주문사양). Max Current : 0.6A 숫자크기 : 58mm(FND Size : 70x47mm 4 개) RS-232,
More information다른 JSP 페이지호출 forward() 메서드 - 하나의 JSP 페이지실행이끝나고다른 JSP 페이지를호출할때사용한다. 예 ) <% RequestDispatcher dispatcher = request.getrequestdispatcher(" 실행할페이지.jsp");
다른 JSP 페이지호출 forward() 메서드 - 하나의 JSP 페이지실행이끝나고다른 JSP 페이지를호출할때사용한다. 예 ) RequestDispatcher dispatcher = request.getrequestdispatcher(" 실행할페이지.jsp"); dispatcher.forward(request, response); - 위의예에서와같이 RequestDispatcher
More informationMicrosoft Word - Experiment 5.docx
Experiment 5. Use of Generic Array Logic Abstract 본실험에서는임의의복잡한회로를구현하기위한방법으로수업시간에배운 Programmable Logic Device(PLD) 를직접프로그램하여사용해보도록한다. 첫째로, 본실험에서는한번프로그램되면퓨즈를끊는방향으로만수정할수있는 Programmable Array Logic을대신하여, 재생가능한
More information<4D F736F F F696E74202D20C1A4BAB8C3B3B8AEB1E2BBE72CBBEABEF7B1E2BBE720BFE4C1A1C1A4B8AE5FC0FCC0DAB0E8BBEAB1E2B1B8C1B B3E2292E707074>
필기권우석샘의정보처리기사 / 산업기사 [ 2. 전자계산기구조 ] 요점정리집 & 핵심기출 [ 전자계산기구조-출제경향분석 ]. 전자계산기구조강의목차 2. 기출문제출제경향분석 ( 99 ~ 8) [ 기사 ] [ 산업기사 ] 강 - 논리회로개념 2강 - 논리회로간소화및종류 3% 6% 컴퓨터기본 3강 - 자료의개념 4강 - 자료의표현방식 5강 - 중앙처리장치, 명령어
More information10. 메모리 목표 메모리의개요 Random Access Memory (RAM) Read Only Memory (ROM) 프로그램가능한 ROM (PROM) 비휘발성입 / 출력메모리 메모리패키지 대용량저장장치 1
. 메모리 목표 메모리의개요 Random Access Memory (RAM) Read Only Memory (ROM) 프로그램가능한 ROM (PROM) 비휘발성입 / 출력메모리 메모리패키지 대용량저장장치 반도체메모리의세가지특성 밀도 : Density - 메모리가수용할수있는데이터의양 ( 비 ) 휘발성 : (Non-) Volatility - 전원이제거되었을때의정보저장능력
More informationVideo Stabilization
조합논리회로 2 (Combinational Logic Circuits 2) 2011 6th 강의내용 패리티생성기와검출기 (Parity generator & Checker) 인에이블 / 디제이블회로 (Enable/Disable Circuits) 디지털집적회로의기본특성 (Basic Characteristics of Digital ICs) 디지털시스템의문제해결 (Troubleshooting
More information<4D F736F F F696E74202D20C1A4BAB8C3B3B8AEB1E2BBE7BBEABEF7B1E2BBE72DC7CAB1E2B1B3C0E B3E229205BC8A3C8AF20B8F0B5E55D>
필기 권우석샘의정보처리기사 / 산업기사 [ 2. 전자계산기구조 ] [ 전자계산기구조-출제경향분석 ]. 전자계산기구조강의목차 2. 기출문제출제경향분석 [ 기사 ] [ 산업기사 ] 강 - 논리회로개념 2강 - 논리회로간소화및종류 3강 - 자료의개념 3% 6% 2% (8%) 컴퓨터기본 % 4강 - 자료의표현방식 2% (5%) 5강 - 중앙처리장치, 명령어 2% 6강
More information<4D F736F F F696E74202D20BBE7BABB202D205BC7D9BDC9BFE4BEE05DC1A4BAB8C3B3B8AEB1E2BBE7C7CAB1E2B1B3C0E728B5A5C0CCC5CDBAA3C0CCBDBA292E707074>
정보처리산업기사필기 ( 전자계산기구조 - 요점정리집 ) 강사 : 권우석 [ 전자계산기구조-출제경향분석 ]. 전자계산기구조강의목차 2. 기출문제출제경향분석 ( 99 ~ 7) 강 - 논리회로개념 2강-논리회로간소화및종류 3강 - 자료의개념 4강 - 자료의표현방식 5강 - 중앙처리장치, 명령어 6강 - 연산의종류, 마이크로오퍼레이션 7강 - 메이져스테이트 8강 -
More information학습목차 r 개념으로살펴보는 CPU 속의제어장치 r 마이크로연산 r 제어장치의동작 r 마이크로프로그램을이용한제어 컴퓨터구조 제어장치
컴퓨터구조 제 12 강제어장치 학습목차 r 개념으로살펴보는 CPU 속의제어장치 r 마이크로연산 r 제어장치의동작 r 마이크로프로그램을이용한제어 컴퓨터구조 2 12. 제어장치 학습목표 r 프로세스내의제어장치의기능과역할을공부한다. r 마이크로연산의표현을공부하다. r제어장치의구성과마이크로연산을공부한다. r제어장치의구현방법을알아본다. r 마이크로프로그램을이용한제어장치의구조와동작을공부한다.
More information6 장부울함수의간소화
6 장부울함수의간소화 l l l 개요 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 à 논리회로간소화혹은최적화 부울식의간소화 : term 을감소하거나 literal 를감소한다. term 은게이트의수, literal 은게이트의입력수를나타낸다. 논리회로의동작속도향상, 소비전력감소등효율적인논리회로구성가능 논리회로를간소화하는방법 논리회로자체를간소화하는방법
More information<4D F736F F F696E74202D20B8B6C0CCC5A9B7CEC7C1B7CEBCBCBCAD202834C1D6C2F7207E2038C1D6C2F729>
8주차중간고사 ( 인터럽트및 A/D 변환기문제및풀이 ) Next-Generation Networks Lab. 외부입력인터럽트예제 문제 1 포트 A 의 7-segment 에초시계를구현한다. Tact 스위치 SW3 을 CPU 보드의 PE4 에연결한다. 그리고, SW3 을누르면하강 에지에서초시계가 00 으로초기화된다. 동시에 Tact 스위치 SW4 를 CPU 보드의
More information개요 l 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 à 논리회로간소화혹은최적화 부울식의간소화 : term 을감소하거나 literal 를감소한다. term 은게이트의수, literal 은게이트의입력수를나타낸다. l 논리회로의동작속도향상, 소비전력감소등효율
6 장부울함수의간소화 개요 l 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 à 논리회로간소화혹은최적화 부울식의간소화 : term 을감소하거나 literal 를감소한다. term 은게이트의수, literal 은게이트의입력수를나타낸다. l 논리회로의동작속도향상, 소비전력감소등효율적인논리회로구성가능 l 논리회로를간소화하는방법 논리회로자체를간소화하는방법
More informationSNU =10100 =minusby by1000 ÄÄto0.03exÄÄto0.03exÄÄ=10100 =minusby by1000 Ç»to0.03exÇ»to0.03exÇ»=10100 =minusby by1000 ÅÍto0.0
차례 SNU 046.016 컴퓨터과학이여는 세계 (Computational Civilization) Part Prof. Kwangkeun Yi Department of Computer Science & Engineering 이전 다음 1 400년의 축적 2 그 도구의 실현 3 SW, 지혜로 짓는 세계 4 응용: 인간 지능/본능/현실의 확장 또다른 100여년의
More informationPowerPoint Presentation
1 6 장 MOS 회로의설계 6.1 스위치논리 2 스위치 스위치 0V 5V PMOS PMOS 5V NMOS 0V NMOS (a) ON 상태 (b) OFF 상태 그림 6-1. 그림 6.1 NMOS/PMOS / 패스트랜지스터 0V 5V 5V 5V (a) ON 상태 (b) OFF 상태 (c) 심볼 그림 6-2. MOS 전달게이트 그림 6.2 MOS 전달게이트 0V
More informationMicrosoft PowerPoint - Lesson2.pptx
Computer Engineering g Programming g 2 제 3 장 C 프로그래밍구성요소 Lecturer: JUNBEOM YOO jbyoo@konkuk.ac.kr 본강의자료는생능출판사의 PPT 강의자료 를기반으로제작되었습니다. 이번장에서학습할내용 * 주석 * 변수, 상수 * 함수 * 문장 * 출력함수 printf() * 입력함수 scanf() *
More information목차 포인터의개요 배열과포인터 포인터의구조 실무응용예제 C 2
제 8 장. 포인터 목차 포인터의개요 배열과포인터 포인터의구조 실무응용예제 C 2 포인터의개요 포인터란? 주소를변수로다루기위한주소변수 메모리의기억공간을변수로써사용하는것 포인터변수란데이터변수가저장되는주소의값을 변수로취급하기위한변수 C 3 포인터의개요 포인터변수및초기화 * 변수데이터의데이터형과같은데이터형을포인터 변수의데이터형으로선언 일반변수와포인터변수를구별하기위해
More information3 권 정답
3 권 정답 엄마표학습생활기록부 엄마가선생님이되어아이의학업성취도를평가해주세요. 021 계획준수 학습기간 월일 ~ 월일 원리이해 시간단축 정확성 종합의견 022 계획준수 학습기간 월일 ~ 월일 원리이해 시간단축 정확성 종합의견 023 계획준수 학습기간 월일 ~ 월일 원리이해 시간단축 정확성 종합의견 024 계획준수 학습기간 월일 ~ 월일 원리이해 시간단속 정확성
More information10 장카운터
0 장카운터 u 리플카운터의회로연결및동작 : 비동기 ( 리플 ) 카운터 모든 JK(T) 입력은 로연결하여토글모드로동작 클럭펄스는 LSB F/F에만인가 - 클럭펄스의 NGT/PGT에서출력변화 나머지 F/F의 CLK는그전단의 LSB의출력연결 - 그전단출력의 NGT/PGT에서출력변화 모든 clear 입력은동시에연결 각 F/F 사이에는시간지연발생 MOD : N 개의
More information...... ....-....-155 09.1.20
접지 접지 ISBN 978-89-6211-252-8 슈퍼컴퓨터가 만드는 디디컴 C M Y K 슈퍼컴퓨터가 만드는 C M Y K 슈퍼컴퓨터가 만드는 디디컴 uper 슈퍼컴퓨터가 만드는 발행일 슈퍼컴퓨터는 슈퍼맨처럼 보통의 컴퓨터로는 도저히 2008년 10월 3 1일 1쇄 발행 2009년 01월 30일 2쇄 발행 엄두도 낼 수 없는 대용량의 정보들을 아주 빠르게
More information01. Start JAVA!
03. 기본논리게이트 1 1. TTL 과 CMOS 논리레벨정의영역 TTL CMOS +V cc 전압 (Volt) 5 4 논리-1(2.5V~5V) 3 2 정의되지않은영역 1 논리-0(0V~0.8V) 0 전압 (Volt) 5 4 논리-1(3.5V~5V) 3 정의되지않은영역 2 1 논리-0(0V~1.5V) 0 V in collector V out base emitter
More information6장 부울 함수의 간소화
6 장부울함수의간소화 개요 모든입력과출력조건이동일한경우에는가능한한논리회로를간단하게구성 논리회로간소화혹은최적화 부울식의간소화 : term을감소하거나 literal를감소한다. term은게이트의수, literal은게이트의입력수를나타낸다. 논리회로의동작속도향상, 소비전력감소등효율적인논리회로구성가능 논리회로를간소화하는방법 논리회로자체를간소화하는방법 논리회로를부울함수로표현한후부울함수를간소화
More information<32B9AEC1A6C1F641335FC0FCB0F8415FC0FCB1E2A1A4C0FCC0DAA1A4C5EBBDC55F F E687770>
28 학년도중등학교교사임용후보자선정경쟁시험 전기 전자 통신 수험번호 : ( ) 성명 : ( ) 제 차시험 2 교시전공 A 4 문항 4 점시험시간 9 분 문제지전체면수가맞는지확인하시오. 모든문항에는배점이표시되어있습니다. 2. 그림은 2개의독립전원이포함된회로이다. V R [V] 가되도록 R[Ω] 의값을구하여쓰시오. [2점]. 다음은 25 개정교육과정 ( 교육부고시제25-8
More information