Chapter 8 플립플롭 (Flip-Flop)
. Basic 플립플롭 v 플립플롭 (flip-flop) 과래치 (latch) 는두개의안정된 (bi-stable) 상태중하나를가지는 비트기억소자 v 플립플롭과래치도게이트로구성되지만조합논리회로와달리궤환 (feed back) 이있다. v 래치회로는플립플롭과유사한기능을수행 v 출력 와반전출력 를가진다. v 순차회로의상태를기억하는메모리소자로사용된다. 기본래치회로 NO 래치회로 NAND 래치회로 - 2 -
. NO 게이트로구성된 S- 래치 S (t+), 상태 (t), hold, reset, set invalid, 금지 진리표 () S =, =, Hold 상태 G G S G 2 S G 2 출력은이전상태유지 - 3 -
(2) S =, = 일때 (3) S =, = 일때 G G S G 2 S G 2 출력 : =, reset 상태 =, set 상태 S =, = (4) 일때 G S G 2 =, = 금지상태 - 4 -
예제 8- 아래그림과같은파형을 NO 게이트 S- 래치회로에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. 시간 S 2 3 4 5 6 7 8 9-5 -
2. NAND 게이트로구성된 S- 래치 진리표 S (t+) () S S =, = G invalid, 금지, set, reset (t), hold G 2 출력 : 금지상태 ( =, = ) (2) S =, = (3) S =, = S G S G G 2 G 2 출력 : =, set 출력 : =, reset - 6 -
(4) S =, = 일때 S G S G G 2 G 2 출력은이전상태유지 예제 8-2 아래그림과같은파형을 NAND 게이트 S- 래치회로에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. S - 7 -
S- 래치의응용예 v 래치 : 기계적인스위치에서일어나는접점 (contact) 의바운싱 (bouncing) 영향을제거하는데사용 ß 디바운싱 (debouncing) v 바운싱 : 기계적인스위치내부에존재하는스프링의탄성과접점면의불균일성때문에스위치를개폐하는경우여러번붙었다가떨어지는현상 스위치회로 래치를부가한스위치회로 이상적인출력 래치가없을때의출력 () 래치가있을때의출력 () 실제의출력 - 8 -
. 클록형 S- 플립플롭 2. S- 플립플롭 G 3 G S S G 4 G 2 = 이면동작하지않음 v 클록형 S- 플립플롭의동작상태 = 인경우에는 S 와 의입력에관계없이앞단의 AND 게이트 G 3 과 G 4 의출력이항상 이므로플립플롭의출력은불변. = 인경우에는 S 와 의입력이회로후단의 NO 게이트 G 과 G 2 의입력으로전달되어앞에서설명한 S- 래치와같은동작을수행. - 9 -
클록형 S- 플립플롭의진리표 S (t+) (t) 금지 S- 플립플롭의상태도 S (t) S (t+) 금지 금지 S S- 플립플롭의특성표 X X F/F 특성방정식 (characteristic equation) ( t + ) = S +, S = - -
q 클록형 S- 플립플롭 (NAND 형 ) S S 예제 8-3 다음그림과같은파형을클록형 S- 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. S - -
2. 에지트리거 S- 플립플롭 v v v v 클록형 S- 플립플롭은궤환 (feedback) 이존재하는회로이고클록펄스가 인상태에서모든동작이수행된다. 플립플롭의동작시간보다도클록펄스의지속시간이길면플립플롭은여러번의동작이수행될수있다. 에지트리거 (edge trigger) 이용 트리거종류 레벨 (level) 트리거, 에지 (edge) 트리거 트리거 (trigger): 입력신호의순간적인변화 플립플롭 : 에지트리거를하는것. 래치 : 레벨트리거를하거나클록을사용하지않는것. 그러나총괄해서플립플롭으로부르기도한다. - 2 -
q 에지트리거링 상승에지 (positive edge) 하강에지 (negative edge) X F 펄스전이검출기 S X F 에지트리거 S- 플립플롭 펄스전이검출기회로 v S 와 입력을동기입력 (synchronous input) 이라함. - 3 -
q 에지트리거 S- 플립플롭의논리기호와특성표 상승에지트리거 S- 플립플롭 S (t+) (t) 금지 하강에지트리거 S- 플립플롭 S (t+) (t) 금지 - 4 -
예제 8-4 아래그림과같은파형을상승에지 S- 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. S t t 2 t 3 t 4 t 5 t 6-5 -
3. 주종형 (master-slave) S- 플립플롭 - 에지트리거동작 S Master Y Slave = 주 F/F 은 = 이므로동작하지않음. 종 F/F 은동작하여 =Y, = Y Y = 주 F/F 에외부의 과 S 입력이전달종 F/F 은동작하지않음. S Y 주종형 S- 플립플롭의파형도 - 6 -
예제 8-5 그림과같은파형을주종형 S- 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. S Y t t 2 t 3 t 4 t 5 t 6 t 7 t 8-7 -
3. D 플립플롭. 클록형 D 플립플롭 v 입력신호 D 가 에동기되어그대로출력에전달되는특성을가지고있음 v D 는데이터 (Data) 를전달, 또는지연 (Delay) 의의미 D G 3 G D G 5 G 4 G 2 동작 v =, D= 이면 G 3 의출력은, G 4 의출력은 이된다. 따라서 NAND 게이트로구성된 S- 래치의입력은 S=, = 이되므로 = v =, D= 이면 G 3 의출력은, G 4 의출력은 이된다. 따라서 S- 래치의입력은 S=, = 이되므로 = - 8 -
D 플립플롭의특성표 D (t) (t+) 동작설명 x Hold x Hold eset eset Set Set D ( t + ) = D D D 플립플롭의상태도 특성방정식 (characteristic equation) 예제 8-6 아래그림과같은파형을클록형 D 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. 시간 2 3 4 5 6 7 8 9 2 3 4 5 D - 9 -
2. 에지트리거 D 플립플롭 v 클록형 D 플립플롭의클록펄스입력에펄스전이검출기를추가하여구성 D D (t+) 상승에지트리거 D 플립플롭의논리기호및진리표 D D (t+) 하강에지트리거 D 플립플롭의논리기호및진리표 - 2 -
예제 8-7 다음과같이파형의신호가레벨트리거, 상승에지트리거그리고하강에지트리거를하는 D 플립플롭으로입력되는경우출력파형을그리시오. 단, 출력 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. D 레벨트리거 상승에지트리거 하강에지트리거 t t 2 t 3 t 4 t 5 t 6 t 7 t 8 t 9-2 -
q 7474(Dual 상승에지트리거 D 플립플롭 ) v P 과 CL 은 active low이며 P =이면입력 D나 에관계없이 =로되고또한 CL =이면 D나 에관계없이 =이된다. 7474 의핀배치도 - 22 -
3. 주종형 D 플립플롭 v Master 플립플롭의클록입력은클록펄스가그대로입력되고, Slave 플립플롭부분의클록입력에는반전된클록펄스가입력되도록구성 Master Slave D Y Y = : Slave 플립플롭은동작하여 =Y, Master 플립플롭은 =이므로동작하지않음. = : 외부의 D 입력이 Master 플립플롭에전달 Slave 플립플롭은동작하지않음. - 23 -
4. J-K 플립플롭 q J-K 플립플롭 v J-K F/F은 S- F/F의 S=, =인금지상태에서도동작하도록개선한회로 v J-K F/F의 J는 S(set) 에, K는 (reset) 에대응하는입력 v J=, K=인경우 J-K F/F의출력은이전출력의보수상태로변화, toggle J J K K J K (t+) (t), hold, reset, set (t), toggle J-K 플립플롭의진리표 - 24 -
(t) J K (t+) J-K 플립플롭특성표 JK ( t + ) = J + K 특성방정식 J K J-K 플립플롭상태도 예제 8-9 아래그림과같은파형을클록형 J-K 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. 시간 2 3 4 5 6 7 8 9 J K - 25 -
q 에지트리거 J-K 플립플롭의논리기호와특성표 J K J K (t+) (t), hold, reset, set (t), toggle 상승에지트리거 J-K 플립플롭 J K J K (t+) (t) (t) 하강에지트리거 J-K 플립플롭 - 26 -
예제 8- 아래그림과같은파형을상승에지 J-K 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. J K t t 2 t 3 t 4 t 5 t 6-27 -
q 주종형 J-K 플립플롭 v Master 플립플롭의클록입력은클록펄스가그대로입력되고, Slave 플립플롭부분의클록입력에는반전된클록펄스가입력되도록구성 Master Slave J Y K Y = : Slave 플립플롭은동작하여 =Y, Master 플립플롭은 =이므로동작하지않음. = : 외부의 J와 K 입력이 Master 플립플롭에전달 Slave 플립플롭은동작하지않음. - 28 -
q 7476(Dual 하강에지트리거주종형 J-K 플립플롭 ) v 카운터등에서가장널리쓰이는하강에지트리거주종형 J-K 플립플롭이 며, 2 개가하나의패키지안에들어있다. 7474 와마찬가지로비동기입력 인과단자가있다. P CL 7476 의핀배치도 - 29 -
q T 플립플롭 5. T 플립플롭 v J-K F/F의 J와 K 입력을묶어서하나의입력신호 T로동작 v J-K F/F 동작중에서입력이모두 (hold) 이거나 (toggle) 인경우만이용 v T 플립플롭의입력 T=이면, J=, K=와같으므로, 는 hold, T=이면, J=, K=과같으므로, 는 toggle 상태 T T T (t+) (t) (t) T 플립플롭특성표 - 3 -
(t) T (t+) T 특성방정식 ( t + ) = T + T T 플립플롭특성표 T T T 플립플롭상태도 t t 2 t 3 t 4 T 플립플롭의입출력파형 - 3 -
q 에지트리거 T 플립플롭 v 클록형 T 플립플롭의클록펄스입력에펄스전이검출기를추가하여구성 T T (t+) (t) (t) 상승에지트리거 T 플립플롭 T T (t+) (t) 하강에지트리거 T 플립플롭 (t) v 에지트리거 T 플립플롭은 T 입력은논리 상태로고정하고 에클록펄스를트리거입력으로사용하기도한다. 이경우 T-F/F 은펄스가들어올때마다상태가토글된다. ß binary 카운터회로에사용 T T - 32 -
q T 플립플롭회로구성 +V CC D J T T K D 플립플롭이용 J-K 플립플롭이용 예제 8-3 아래그림과같은파형을클록형 T 플립플롭에인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. EN J T T EN K - 33 -
6. 비동기입력 v 대부분의플립플롭은클록펄스에의해서플립플롭의상태를변화시킬수있는동기입력이있고, 클록펄스와관계없이비동기적으로변화시킬수있는비동기입력인 preset( P ) 입력과 clear( CL ) 입력이있다. v 비동기입력들은플립플롭의초기조건결정등에사용 Active low J J K P P CL P CL J K 변화없음 toggle J-K 플립플롭의블록도와진리표 ( 비동기입력을가진에지트리거링 ) K CL - 34 -
예제 8-4 다음그림과같이하강에지 J-K 플립플롭의 J와 K 입력을논리 로하고, P 과 CL 입력에그림의파형을인가하였을때, 출력 의파형을그려보아라. 단, 는 으로초기화되어있으며, 게이트에서의전파지연은없는것으로가정한다. J P K CL - 35 -
7. 플립플롭의동작특성. 전파지연시간 (Propagation Delay Time) v 입력신호가가해진후출력에변화가일어날때까지의시간간격 5% 5% 5% 5% t PLH 클록펄스의전파지연시간 t PHL - 36 -
2. Set up Time v 의상승 ( 하강 ) 에지천이전에입력값은일정시간 (set up) 동안유지해야함. D 5% D 5% 5% 5% 3. Hold Time t s(h) t s(l) v 의에지천이후입력값이유지해야하는일정한시간 5% 5% D 5% D 5% t h(h) t h(l) - 37 -
3. 최대클럭주파수 : fmax v 플립플롭의동작속도를결정 v 플립플롭이안전하게동작할수있는최대주파수 v 항상 fmax 이하에서동작시켜야한다. 4. 플립플롭의특성비교 Parameter TTL CMOS (Times in ns) 7474 74LS2 74C74 74HC2 t s (set-up) 2 2 6 25 t h (hold) 5 t PHL (from CLK to ) 4 24 2 3 t PLH (from CLK to ) 25 6 2 3 t PHL (from CL to ) 4 24 225 4 t PLH (from P to ) 25 6 225 4 t W (L)(CLK LOW time) 37 5 25 t W (H)(CLK HIGH time) 3 2 25 t W (L)(at CL or P ) 3 5 6 25 f MAX (in MHz) 5 3 5 2-38 -
8. 멀티바이브레이터 v 기본적으로두개의인버터 (inverter) 로구성되어있고각각의출력을궤환 (feedback) 시켜서서로상대인버터를입력으로한다. v 이와같은형태의인버터는한쪽인버터의출력이 이면다른한쪽인버터의출력은반드시 이어서동시에같은상태에있을수는없다. v 멀티바이브레이터 (Multivibrator, MV) 는디지털시스템에서 2 진수를저장하고, 펄스수를세며, 연산을동기화, 클럭생성등의기능수행 v 구성에따른멀티바이브레이터의종류 무안정멀티바이브레이터 (astable MV, 구형파발진기 ) 단안정멀티바이브레이터 (monostable MV, 혹은 one-shot MV) 쌍안정멀티바이브레이터 (bistable MV, 플립플롭과같음 ) - 39 -
. 무안정멀티바이브레이터 v 무안정 ( 또는비안정, 불안정 ) MV 는불안정한두가지상태 High 또는 Low 상태를가지며, 한쪽상태에머무르지못하고두상태를교대로변화하는일종의발진기 (oscillator) v 외부입력없이스스로주기적인구형파발생 q NOT 게이트를이용한무안정 MV 회로 회로도 출력파형 발진주파수 : f =.455 C - 4 -
q 슈미트트리거를이용한무안정 MV 회로 v 슈미트트리거 (Schmitt trigger) 는단안정 MV로사용가능 v 입출력특성곡선의 Hysteresis에의한발진생성 v 구형파가아닌입력이들어오더라도구형파출력을얻을수있음. V T+ 상승임계전압, UTL V T- 하강임계전압, LTL 핀배치도 V T- V T+ 입출력특성곡선 슈미트트리거의입출력파형 - 4 -
q 무안정 MV 로동작하는타이머 555 v 타이머 555 는구형파발생및단안정 MV 로서널리사용 t = 2 =.693( A + B ) C, t. 693 주파수 : f = T t duty cycle = T.43 = ( A + 2B ) C t A + = = t + t + 2 2 A B B B C % 타이머 555 를이용한구형파발생기 - 42 -
예제 8-6 555 타이머가 [ 그림 8-68] 과같이무안정 MV 로동작하는경우출력파형의주파수와듀티사이클을구하여라. 단, = 2.2kW, = kw, C =.mf 라고가정한다. A B 풀이 f = ( A.43 + 2 B ) C = (2.2 3.43 + 2 3 ). -6 = 7.7kHz Duty Cycle = A A + + 3 3 B 2.2 + % = 2 3 3 B 2.2 + 2 % = 5.5% B >> A 이므로듀티사이클이약 5% 임을알수있다. - 43 -
2. 단안정멀티바이브레이터 v 단안정 (one-shot) MV 는입력에트리거신호 ( 짧은펄스 ) 가가해질때마다일정한폭을갖는하나의구형펄스를발생시키는회로 v 트리거신호에의하여일단준안정상태 (quasi-stable) 를유지하다가곧안정된상태로복귀 v 단안정 MV 의종류 w retriggerable 단안정회로 (7422, 7423) w non-retriggerable 단안정회로 (742, 7422) 단안정멀티바이브레이터동작개념도 - 44 -
q IC 742 - non-retriggerable 단안정 MV 출력펄스의폭 : t w =. 69C.4kW < < 4kW < C < pf 논리도및핀 Function table 회로 상승에지트리거링 하강에지트리거링 - 45 -
예제 8-8 742 을사용하여약 89 ms의펄스폭을가진상승에지트리거링원샷 MV 를설계하여라. 임의로 = 39kW 를선택하고필요한콘덴서의용량을구하면, -3 tw 89 C = = 3.69.69 39 = 3.3mF 이다. 따라서완성된회로와출력파형은다음과같다. - 46 -
q IC 7423 한 IC 내에 2 개의 retriggerable 단안정 MV 논리도 (/2) 동작표 출력펄스의폭 : æ. 7 t w =.28Cç + è C >pf ö ø 상승에지트리거링 하강에지트리거링 - 47 -
q 단안정 MV 로동작하는타이머 555 v 타이머 555 는 non-retriggerable 단안정 MV 사용가능 입력클럭신호의주기 출력펄스의폭 : t w @. A C 예제 8-9 위회로에서 2번핀인트리거단자로 KHz 클럭이입력된다고가정한다. 이경우출력파형을그려라. 여기서 A = 4.7kW, C =.2mF이다. 입력클럭주기 : T CLK = = ms f 3 = 출력펄스폭 : t w @. A C =. 4.7 3.2-6 =.34ms 출력파형 : 트리거입력의 하강에지에서동작 - 48 -