석 사 학 위 논 문 Master s Thesis 강압형 직류-직류 변환기의 인덕터 전류 정보를 이용한 집적회로 제어기 설계 Design of Fully Integrated PID Controller with Inductor Current Sensor for Step-Down DC-DC Converters 박 현 희 ( 朴 賢 熙 Park, Hyun-Hee) 전자전산학부 전기 및 전자공학전공 School of Electrical Engineering and Computer Science Division of Electrical Engineering 한국과학기술원 Korea Advanced Institute of Science and Technology 2009
강압형 직류-직류 변환기의 인덕터 전류 정보를 이용한 집적회로 제어기 설계 Design of Fully Integrated PID Controller with Inductor Current Sensor for Step-Down DC-DC Converters
Design of Fully Integrated PID Controller with Inductor Current Sensor for Step-Down DC-DC Converters Advisor : Professor Gyu-Hyeong Cho By Hyun-Hee Park School of Electrical Engineering and Computer Science Division of Electrical Engineering Korea Advanced Institute of Science and Technology A thesis submitted to the faculty of the Korea Advanced Institute of Science and Technology in partial fulfillment of the requirements for the degree of Master of Science in the School of Electrical Engineering and Computer Science, Division of Electrical Engineering Daejeon, Korea 2008. 12. 17. Approved by Professor Gyu-Hyeong Cho
강압형 직류-직류 변환기의 인덕터 전류 정보를 이용한 집적회로 제어기 설계 박 현 희 위 논문은 한국과학기술원 석사학위논문으로 학위논문심사위원회에서 심사 통과하였음. 2008년 12월 17일 심사위원장 조 규 형 심사위원 정 명 진 심사위원 유 회 준 (인) (인) (인)
MEE 박 현 희. Park, Hyun-Hee. Design of Fully Integrated PID 20073215 Controller with Inductor Current Sensor for Step-Down DC- DC Converters. 강압형 직류-직류 변환기의 인덕터 전류 정 보를 이용한 집적회로 제어기 설계. School of Electrical Engineering and Computer science, Division of Electrical Engineering. 2008. 71p. Advisor Prof. Cho, Gyu-Hyeong. Text in Korean. Abstract This thesis presents fully integrated PID controllers for fast transient step-down DC- DC converter. To implement fully integrated controller, novel compensator which sums current using OTA(Operational Transconductance Amplifier) is proposed. Due to support fast transient response in voltage mode, bandwidth of overall loop is 100kHz which covers the complex poles of LC filter. OTA and differentiator are used for each zero. Differentiating an output voltage directly, it draws noise of output stage. Therefore different way of designing the D-controller which acts as differentiator is badly needed. We connect an inductor and RC series in parallel and sense the AC current information by letting the OTA catches voltage across the capacitor. Even though our technique is in voltage mode and using 500kHz which is not high
frequency as a switching frequency, its load transient response is remarkable. When a load current changed from 200mA to 1.2A, its load transient time is 50us. Moreover its undershoot voltage and overshoot voltage is within 60mV. To get these results, I consider the bandwidth, and phase margin by analyzing overall loop and calculating transfer function. The proposed architecture of SIDO controls two output channels, one by error amplifier and another by comparator. According to load variation, it can operate in powering mode once or twice in one period. Because of bifurcation phenomenon, it is added sawtooth wave to band gap reference voltage at output channel which is controlled by comparator. To confirm the operation and characteristic of the proposed circuits, behavior simulation results are shown.
사랑하는 아버지, 어머니께 드립니다.
Contents Chapter 1. Introduction... 1 1.1 Motivation and Research Goals...1 1.2 Thesis organization...3 Chapter 2. Conventional Switching DC-DC Converters...4 2.1 Review of Basic topology...4 2.1.1 Conventional voltage mode...7 2.1.2 Conventional current mode...8 2.1.3 Conventional hysteretic mode...9 2.2 Controller design for voltage mode converter...10 Chapter 3. Design of Fully Integrated PID Controller using Differentiator... 12 3.1 Application and Features...12 3.2 Controller Design...13 3.2.1 Uncompensated loop gain...14 3.2.2 Design of Compensator...15 3.3 Design of Differentiator...21 3.4 Behavior simulation results...26 Chapter 4. Design of Fully Integrated PID Controller using Inductor AC Current... 28
4.1 Motivation of novel controller design...28 4.2 Controller Design...30 4.3 Controller Analysis...31 4.4 Design of comparator...34 4.5 Design of SawtoothWave generator...35 4.6 Design of level shifter...36 4.7 Behavior simulation results...37 Chapter 5. SIDO with Fully Integrated PID Controller using Inductor AC Current... 39 5.1 Motivation and Background...39 5.2 Review of Latest SIMO topology...41 5.3 Design of Novel DC-DC SIMO buck converter...48 5.4 Behavior simulation results...51 5.5 Modified comparator control(mcc)...53 5.6 Behavior simulation results with MCC...54 5.6.1 Mode I...54 5.6.2 Mode II...57 5.6.2 Load transient...60 Chapter 6. Conclusion and furtherwork... 62 References... 65 Appendix... 67
Chapter 1 Introduction 1.1 Motivation and Research Goals 전자기기의 수요가 급격하게 증가함에 따라 파워 공급에 대한 연구가 활발히 진행되고 있다. 휴대용 플레이어에서 디스플레이, 수송 수단까지 수요 시장이 광범위하며 특히, 휴대폰, 카메라, MP3, PMP, PDA, 노트북과 같은 휴대용 기기는 고효율 소형화를 지향하므로 이에 맞는 파워 변환기 개발이 꾸준히 요구되어 왔다. 파워 변환기는 Low Drop-Out linear regulator (LDO), Charge pump, Switching regulator 이렇게 주로 3가지 방법으로 구현된다. Linear regulator는 입력보다 더 낮은 전압만 제공할 수 있으나 가장 작고 가장 저렴하다. 또, 외부 소자를 가장 적게 사용하고 스위칭 하지 않기 때문에 잡음이 거의 없다. 그러나 효율이 입력 전압에 대한 출력 전압의 비로 나타나므로 효율면에서 불리한 방식이다. Charge pump는 캐패시터를 스위칭하는 레귤레이터로 입력보다 낮은 전압, 높은 전압 뿐만 아니라 다른 극성도 제공할 수 있다. 그러나 부하 전류에 한계가 따르는데 약 120mA 정도가 상한선이다. 인덕터를 스위칭하는 레귤레이터를 Switching regulator라 한다. Charge pump처럼 스위칭 잡음이 있지만 buck, boost, - 1 -
Chap. 1 Introduction buck/boost 등 다양한 정전압 제공에 용이하다. 부하 전류에 제한이 없을뿐더러 효율면에서 가장 큰 장점을 지녔으므로 각광받는 방식이다. SMPS(Switched-Mode Power Supply)를 분류하는 방법은 여러가지가 있다. 입력과 출력을 전기적으로 절연하기 위한 transformer의 유무에 따라 절연, 비절연형 변환기가 있다. 그러나 부피가 크고 대부분 off-chip 소자로 구성하므로 휴대용 기기에는 적합하지 않다. Duty ratio를 조절하는 방법에 따라 전압 모드, 전류 모드, 히스테리시스 모드 제어가 있다. PWM을 이용하여 출력 전압을 직접 레귤레이션하는 전압 모드 제어는 duty ratio의 범위가 넓으나 LC 공진주파수에 의한 보상을 함에 있어서 대역폭에 제한이 있을 수 밖에 없다. 스위칭 주파수에 비해 현저히 좁은 대역폭은 전류 모드나 히스테리시스 모드에 비해 과도 응답 특성이 좋지 않다. 인덕터 전류(혹은 스위치 전류)의 peak 값이나 valley 값을 이용하여 출력 전류를 레귤레이션하는 전류 모드 제어는 보상이 간편하고 전류 sharing의 용이성으로 여러 변환기의 병렬 구동이 가능하다. 그러나 스위칭 전류를 감지하는 회로 설계가 간단하지 않고 내부 스위칭 전류 궤환의 안정성을 보장하기 위해 slop 보상기를 반드시 설계해야 하는 부담감이 있으며, 비교기의 입력으로 들어가는 내부 스위치 전류 감지 보상기 출력신호의 크기가 매우 작아 noise에 민감하다는 문제점이 있다. 비교기를 이용하여 출력 전압을 히스테리시스 윈도우 내에서 레귤레이션하는 히스테리시스 모드 제어는 bang-bang 제어라고도 불린다. Stability가 보장되어 보상이 쉽고, 빠른 과도 응답 특성을 가지지만 LC 필터, 히스테리시스, 입출력 전압, 부하 조건 등의 많은 파라미터 값에 따라 스위칭 주파수가 결정되며 스위칭 주파수가 낮아 인덕터 전류 리플이 크다는 문제점이 있다. - 2 -
Chap. 1 Introduction 위에 언급한 기존 DC-DC converter topology의 문제점들을 극복하여 출력단의 노이즈에 민감하지 않고 fully 집적 및 간편한 보상을 위한 DC-DC converter를 제공하는 것을 목적으로 설계하였다. 또한, LC 공진주파수의 5분의 1내로 제한하였던 기존의 루프(loop) 대역폭 범위를 벗어나 LC 공진주파수를 포함하도록 대역폭을 넓힌 새로운 시도를 통해 입력전압 혹은 부하의 변동에 대해 빠르게 응답하며 안정적인 전압을 제공하도록 구현하였다. 1.2 Thesis organization 본 논문은 다음과 같이 구성된다. Chapter 2에서는 기존의 전압 모드, 전류 모드, 히스테리시스 모드의 구조와 장, 단점에 대해 알아보고 최근 논문의 전압 모드 제어기 설계를 해본다. Chapter 3에서는 칩내로 집적할 수 있는, 미분기를 이용한 PID 제어기를 구현하여 분석하고 시뮬레이션 결과를 보인다. Chapter 4에서는 칩내로 집적할 수 있는, 인덕터 교류 전류를 센싱한 PID 제어기를 구현하여 분석하고 시뮬레이션 결과를 보인다. Chapter 5에서는 Chapter 4의 제어기와 비교기를 이용한 제어방식으로 단일 인덕터 다출력(SIMO) 변환기를 설계하고 시뮬레이션 결과를 보인다. Chapter 6에서는 논문의 전반적인 내용을 요약하고 향후 과제에 대한 내용으로 구성하였다. - 3 -
Chapter 2 Conventional Switching DC-DC Converters 2.1 Review of Basic topology SMPS(Switched-Mode Power Supply)를 분류하는 방법은 분류 기준에 따라 여러가지가 있다. 입력(1차측)과 출력(2차측) 간의 전기적 결합을 막기 위한 transformer의 유무에 따라 절연, 비절연형 변환기가 있다. 감전과 누전 방지 및 입력측과 다수의 출력측 간의 기준 접지 값의 차이로 인해 반드시 절연해야 하는 경우가 있다. 절연형 변환기에는 forward, flyback, half-bridge, full-bridge, pushpull 변환기가 있다[1]. 또 다른 분류 기준으로 duty ratio를 조절하는 방법에 따라 전압 모드, 전류 모드, 히스테리시스 모드 제어가 있다. 인덕터 전류의 연속성에 따라 CCM(continuous conduction mode), DCM(discontinuous conduction mode)으로 분류하기도 한다. 인덕터 전류가 연속적으로 충전과 방전을 하는 모드를 CCM 이라 하는 반면 부하전류가 적게 흐르거나 인덕턴스가 작을 경우에 인덕터 전류가 0이 되는 상태가 있을 수 있다. 즉, 파워 스위치 및 환류 다이오드 모두가 차단되어 인덕터에 충전 및 방전이 되지 않는 상태가 주기 안에 존재하는 것을 DCM 이라 한다[2]. - 4 -
Chap. 2 Conventional switching DC-DC converters Fig. 2.1-1 Continuous conduction mode Fig. 2.1-1 Discontinuous conduction mode 입력 전압과 출력 전압의 크기에 따라 나눌 수도 있는데 출력 전압이 입력 전압에 비해 낮으면 buck(step down), 높으면 boost(step up)라 한다. 출력 전압이 입력 전압보다 낮을 수도 있고 높을 수도 있는 buck/boost 형태도 있다. buck/boost는 변환기의 입력과 출력의 극성이 다르기 때문에 inverter라고 부르기도 한다. 이들 buck, boost, buck/boost는 모두 비절연 변환기이므로 트랜스포머를 사용하는 대신 인덕터에 에너지를 충전과 방전을 하면서 동작한다. Fig. 2.1-3, 2.1-4, 2.1-5는 각 변환기의 간단한 구조와 함께 출력 전압과 입력 전압의 관계식을 나타내었다. 여기서 D는 duty ratio이다. - 5 -
Chap. 2 Conventional switching DC-DC converters V out = D V in Fig. 2.1-3 Buck converter V out 1 = 1 D V in Fig. 2.1-4 Boost converter V out D = V 1 D in Fig. 2.1-5 Buck/ Boost converter 다음에서는 duty ratio를 조절하는 방법에 따른 기존의 방식에 대해 좀 더 자세히 설명하고 장단점을 비교해 보겠다. - 6 -
Chap. 2 Conventional switching DC-DC converters 2.1.1 Conventional voltage mode 전압 모드 제어 방식은 Pulse-width modulation(pwm)을 이용하여 출력 전압을 직접 레귤레이션 하는 것이다. 출력 전압을 디바이드 한 값과 기준 전압과의 차이는 오차 증폭기를 통해 오차 신호로 출력된다. 톱니파와 오차 신호 크기를 비교한 후 파워 스위치의 온-오프를 조절하여 duty ratio가 결정되면서 출력 전압(Vout)을 목표전압으로 조정한다. Fig. 2.1.1 block diagram of voltage mode 전압 모드 제어 방식은 단일 피드백 루프(loop)이고 duty ratio의 범위가 넓다는 장점이 있다. 그러나 입력 전압에 따른 이득 변화가 있다. 또, LC 공진주파수에 의한 위상 여유 손실에 때문에 보상기 설계가 까다롭고 매우 협소한 대역폭을 가지므로 빠른 과도 응답을 기대할 수 없다. - 7 -
Chap. 2 Conventional switching DC-DC converters 2.1.2 Conventional current mode 인덕터 전류(혹은 스위치 전류)의 peak 값이나 valley 값을 이용하여 출력 전류 를 레귤레이션하는 것을 전류 모드 제어라고 한다. 출력 전압을 디바이드 한 값과 기준 전압과의 차이는 오차 증폭기를 통해 오차 신호로 출력된다. 정해진 주파수 클락으로 파워 스위치를 온(on) 시키고 오차 신호를 톱니파가 아닌 인덕터의 램프 신호와 비교한 후 설정값에 도달하면 파워 스위치를 오프(off)시킨다. Fig. 2.1.2 block diagram of current mode 전류 제어 모드는 인덕터 pole이 높은 주파수에 위치하여 보상이 간편하고 전류 sharing의 용이성으로 여러 변환기의 병렬구동이 가능하다는 장점이 있다. 그러나 스위칭 전류를 sensing 하는 회로 설계가 간단하지 않고 전압 피드백 루프와 전류 피드백 루프가 공존한다. 그리고 sub-harmonic oscillation으로 인한 내부 스위칭 전류 궤환의 안정성을 보장하기 위해 slope 보상기를 반드시 설계해야 하는 부담감이 있으며, 비교기의 입력으로 들어가는 내부 스위치 전류 sensing 보상기 출력신호의 크기가 매우 작아 노이즈에 민감하다는 단점이 있다. - 8 -
Chap. 2 Conventional switching DC-DC converters 2.1.3 Conventional hysteretic mode 오차 증폭기 대신 비교기를 이용하여 출력 전압을 히스테리시스 윈도우 내에서 레귤레이션하는 히스테리시스 모드 제어는 bang-bang 제어라고도 불린다. 출력 전압을 디바이드 한 값과 기준 전압 크기를 비교하여 스위치의 온-오프를 조정한다. Fig. 2.1.3 block diagram of hysteretic mode Stability가 보장되어 보상이 쉽고, 빠른 과도 응답 특성을 가지지만[3] 동작하는데 큰 출력 리플을 요한다. 오실레이터를 사용하지 않아 간단한 대신에 스위칭 주파수를 결정하는데 변수가 많다. LC 필터, 히스테리시스, 입출력 전압, 부하 조건 등의 많은 파라미터 값이 스위칭 주파수가 결정되는데 영향을 미친다. 그리고 인덕터와 필터 캐패시터로 인한 2차 성분 때문에 전압과 연결된 인덕터 단자와 출력 전압까지의 응답이 느리다. 이로 인해 스위칭 주파수가 낮아져서 인덕터 전류 리플이 크며 인덕터 크기를 작게 하는데 방해가 된다. - 9 -
Chap. 2 Conventional switching DC-DC converters 2.2 Controller design for voltage mode converter 전압 모드 제어 방식은 루프의 경로가 하나이기 때문에 루프의 전달 함수를 구하고 보상을 위한 폴(pole)과 제로(zero)를 삽입할 지점을 찾기가 수월하므로 다량의 시제품으로 생산되어 왔다. 그래서 기존의 전압 모드 변환기의 보상 방법에 대해 알아보고자 한다. CCM(continuous-conduction mode) buck 변환기를 예로 들겠다. Power단에 LC 필터에 의한 공진주파수는 복소 폴이므로 아래 bode plot에서 보여 지듯이 peaking이 존재한다. 위상여유를 고려하여 루프의 대역폭이 공진 주파수 이내로 한정되도록 주극점 보상을 하고 따라서 과도 응답 특성이 느릴 수 밖에 없다. Fig. 2.2-1 Dominant-pole compensation for CCM buck converter [4] Fig. 2.2-1은 스위칭 주파수가 100kHz, 인덕턴스가 20uH, 캐패시턴스가 20uF으로 한 전압모드 CCM buck 변환기의 전체 루프 이득을 나타낸 것이다. 약 - 10 -
Chap. 2 Conventional switching DC-DC converters 8kHz에 공진 주파수가 존재하고 루프의 대역폭은 700Hz이다[4]. 전압 모드 CCM buck 이 아닌 경우, 대역폭은 스위칭 주파수의 5~10분의 1 이내로 설계하는 것이 통상인데 반해 140분의 1로 확연히 줄어들었음을 보인다. Fig. 2.2-2 Loop gain of the CCM buck converter [4] - 11 -
Chapter 3 Design of Fully Integrated PID Controller using Differentiator 3.1 Application and Features Texas Instruments 사는 성능이 우수한 다양한 제품군을 주로 전압 모드로 제작하였다. 일례로 TPS65162는 LCD 모니터용으로 파워 변환기를 포함한 바이어스 집적회로 이다. 이 칩 데이터 시트의 과도 응답 파형보다 더 빠른 과도 응답을 가지는 전압 모드 step down 변환기를 설계하는 것이 목표이다. Fig. 3.1 Description of TPS65162[5] - 12 -
Chap.3 Design of fully integrated PID controller using differentiator Parameter Min Typ Max Unit Vin 8 12 14 V Vlogic 1.5 3.3 5 V Iout 2 500 2500 ma NMOS on resistance. 160. mω Switching frequency. 500. khz Inductance. 10. uh Capacitance. 44. uf Table 3.1 Design Specifications Ω Ω Ω Fig. 3.1 Block diagram of the target converter 3.2 Controller Design 루프의 대역폭은 스위칭 주파수의 5분의 1인 100kHz 정도로 할 것이다. 먼저 루프 이득을 구하고 목표 대역폭에 맞는 보상기를 설계한다. - 13 -
Chap.3 Design of fully integrated PID controller using differentiator 3.2.1 Uncompensated loop gain Fig. 3.2.1은 보상하기 전 루프 이득을 구하여 bode plot을 그린 것이다. 부하 저항에 따른 루프의 크기와 위상여유를 나타내었다. LC 필터에 의한 공진 주파수는 7.6kHz이고 DC 이득은 9.65dB, 대역폭은 14kHz, 위상 여유는 0~15 이다. T () s = u b V 1 out 2 VM D s s + + 1 ωo Qoωo ( 3.1) where, b : scaling factor V M : PWM gain D : duty ratio Q : quality factor o Fig. 3.2.1 Bode plot of the uncompensated loop gain - 14 -
Chap.3 Design of fully integrated PID controller using differentiator 3.2.2 Design of Compensator 전체 루프의 대역폭이 목표한 100kHz 이고 위상 여유가 60 이상이 되도록 적당한 곳에 폴과 제로를 삽입하여야 한다. 식 (3.2)는 전체 루프 이득을 나타낸 식이다. b Vout 1 T() s = G () 2 c s VM D s s + + 1 ωo Qoωo ( 3.2) 대역폭을 넓히고 위상 여유를 확보하기 위해서는 기존의 주극점 보상이나 PI 보상 방법이 아닌 PID 제어기가 필요하다[6]. 대역폭 100kHz와 위상 여유 60 이상을 만족하는 G c (s)의 전달 함수를 구하면 아래와 같다. 여기서 p 2 가 500kHz 이상에 위치하면 위상 여유는 75 이상을 확보 할 수 있다. G () s = G c co s s + 1 + 1 z z 1 2 s s + 1 + 1 p p 1 2 ( 3.3) = 7940 s s + 1 + 1 2π 1k 2π 4k s s + 1 + 1 2π 0.3 2π 500k 식 (3.3)을 식 (3.2)에 대입하여 보상한 후의 전체 루프 이득을 구하여 bode plot을 그리면 Fig. 3.2.2-2와 같다. 대역폭은 100kHz 이고 위상 여유는 75 이므로 목표한 스펙을 만족하였음을 알 수 있다. - 15 -
Chap.3 Design of fully integrated PID controller using differentiator Fig. 3.2.2-1 Bode plot of the compensator Fig. 3.2.2-2 Bode plot of the compensated loop gain - 16 -
Chap.3 Design of fully integrated PID controller using differentiator 식 (3.3)을 Fig 3.2.2-3과 같이 설계하면 Fig 3.2.2-4와 같은 bode plot을 그릴 수 있다. OTA 1 OTA 2 V fb V ref G m1 C c1 Gm2 r o1 R c C c2 V fb V ref d dt Fig. 3.2.2-3 Proposed Compensator - I G = G r = 7940 = 78dB f f f co m1 o1 p1 p 2 z1 z 2 1 = = 0.3Hz 2π r C o1 c1 1 = = 500kHz 2π R C c c2 1 = = 1kHz 2π R C c c1 f = 4 khz by Differentiator (3.4) (3.5) (3.6) (3.7) (3.8) where, r is output resistor of OTA o1 식 (3.7)에서 f z1 은 1kHz 이므로 미분기는 OTA 2를 바라보는 저항 즉, 1/G m2 과의 이득을 고려했을 때 4kHz와 1kHz는 bode plot 상에서 같은 db 선을 지나야 한다. I(integral) 제어기는 0.3Hz일 때 78dB이므로 1kHz일 때 7.54dB이다. - 17 -
Chap.3 Design of fully integrated PID controller using differentiator 미분기의 이득이 매우 큰 것에 반해 OTA 1의 출력 저항과 기생 캐패시터에 의한 폴인 f p2 는 0dB 이하에서 생기므로 Fig. 3.2.2-3과 같이 미분기를 설계하면 C c2 는 의미가 없다. 다시 말해서 다른 방법으로 500kHz에 폴을 삽입하여야 한다. 그러나 미분기 내부 회로에서 고주파에 폴이 생기므로 500kHz 이상에서만 폴이 생기도록 미분기를 설계하면 된다. 고주파 잡음을 줄이기 위해 고주파에 또 하나의 폴을 넣어야 하는데 미분기와 OTA 2의 기생 캐패시터에 의해 7MHz에 폴이 생기므로 RC 필터를 따로 추가하지는 않았다. G m1 =380nS, r o1 =21GΩ 일 때 C c1 =25pF이고 R c 는 6.37MΩ 인데 6.37MΩ은 칩 내에 집적하기에는 사이즈가 너무 크다. R c 값을 줄이기 위해 G m1 =192uS, r o1 =1GΩ으로 하면 R c 는 303kΩ으로 작아지고 C c2 도 기생 캐패시턴스 보다 큰 값이 되지만 C c1 =525pF으로 너무 커지기 때문에 C c1 을 칩 내에 집적할 수 없다. A v (log scale) 78dB 7.54dB 0.3 1k 4k 500k 7M Freq (Hz) Fig. 3.2.2-4 Bode plot of the compensator-i Fig 3.2.2-3의 보상기-I는 칩 내부로 집적하기에는 부적당하므로 새로운 보상 설계방법이 필요하다. - 18 -
Chap.3 Design of fully integrated PID controller using differentiator 저항과 캐패시터로 제로를 삽입하는 대신 Fig. 3.2.2-5에서와 같이 OTA(Operatioanl transconductance amplifier)로 P(proportional) 제어기를 만들면 큰 저항이나 캐패시터가 쓰이지 않으므로 칩 내로 집적할 수 있다. V fb V ref G m1 Gm2 r o1 C c1 OTA 3 V fb V ref G m3 V fb V ref d dt Fig. 3.2.2-5 Proposed Compensator - II G = G r = 7940= 78dB f co m1 o1 p1 1 = = 0.3Hz 2π r C o1 c1 f = 4kHz by Differentiator z2 where, r o1 is output resistor of OTA - 19 -
Chap.3 Design of fully integrated PID controller using differentiator OTA1과 OTA1의 출력 저항, 보상 캐패시터 C c1 으로 integral 제어기를 만들고 OTA2와 OTA3으로 proportional 제어기를 만들었다. 1kHz에 제로를 두려면 bode plot 상에서 I(integral) 제어기가 1kHz를 지날 때 P 제어기를 만나야 한다. G 2.38( 7.54 db ) m2 G = = m3 G m2 를 작은 값으로 설계하면 전류가 적게 흘러서 소비 전력이 줄어들지만 너무 적은 전류를 흘릴 수는 없으므로 G m2 를 마냥 작은 값으로 설계 할 수는 없다. G m2 =5uS, G m3 =12uS로 하여 proportional 이득이 7.54dB가 되도록 만들었다. 미분기가 4kHz 위치에 제로를 만들고 미분기 내부 회로에서 7MHz에 폴이 생기므로 RC 필터를 따로 추가할 필요는 없다. Fig. 3.2.2-6은 Fig. 3.2.2-4와 동일함을 알 수 있다. A v (log scale) 78dB 7.54dB 0.3 1k 4k 500k 7M Freq (Hz) Fig. 3.2.2-6 Bode plot of the compensator-ii - 20 -
Chap.3 Design of fully integrated PID controller using differentiator 3.3 Design of Differentiator Fig. 3.3-1은 일반적인 미분기이다. 칩 내에 집적하기 위해서는 I 제어기에서 25pF을 사용했으므로 미분기의 캐패시터는 10pF으로 한다. 4kHz에 제로를 만들기 위한 R값은 8MΩ으로 칩 내에 집적하기에는 사이즈가 너무 크다. R V diff,in C V diff,out V diff,ref Fig. 3.3-1 Differentiator 그래서 미분기의 R은 Fig. 3.3-2와 같은 방법으로 설계할 수 있다. Fig. 3.3-2 (a)는 OTA를 이용한 것인데 g m 의 큰 산포 때문에 정확한 저항값을 기대할 수 없다. Fig. 3.3-2 (b)는 스위치 캐패시터로 등가 저항을 구현할 수도 있는데 스위칭 주파수를 1MHz로 했을 때 C s 는 수십 펨토로 스위치의 기생 캐패시턴스 수준이다. (a) (b) Fig. 3.3-2 Resistor design of the differentiator - 21 -
Chap.3 Design of fully integrated PID controller using differentiator 그래서 Fig. 3.3-3과 같이 OTA를 이용하여 미분기 회로를 설계하는 것이 가장 바람직한 방법이다. 미분기 회로는 고려할 사항이 매우 많아 설계가 까다롭다. 칩 내에 집적하기 위해서 캐패시터의 크기가 작아야 하고 고주파 폴이 500kHz 이상이어야 한다. 그리고 저주파에서 이득이 매우 작아야 하는데 그 이유는 미분기 자체 제로는 4kHz보다 훨씬 저주파에 존재해야 PID 제어기 전체를 고려했을 때 4kHz에 제로가 생기기 때문이다. Fig. 3.3-3 The differentiator-i 100Hz 이하에 제로를 만들기 위해서는 r o 가 커야 하므로 입력단 전류는 적게 흘려야 하지만 500kHz 이상의 고주파에 폴이 존재하게 하려면 미분기의 입력단 g m 이 매우 커야 하므로 입력단에 흐르는 전류는 커야 한다. 500kHz 이상에서 폴이 생기도록 입력단에 어느 정도의 전류를 흘려주고 입력단 mosfet 크기를 키워 β값 - 22 -
Chap.3 Design of fully integrated PID controller using differentiator 을 크게 하였다. 캐스코드 구조로 r o 를 크게 보이게 하여 100Hz 이하에서 제로를 만들었다. Bode plot 상에서 4kHz일 때 7.54dB를 지나게 하기 위해서는 이득이 커야 하는데 Fig. 3.2.2-5에서 OTA 2의 G m 을 작게 설계하기 힘들기 때문에 결국 이득이 매우 큰 두 단 이상의 미분기가 설계 되어야 한다. 여러단으로 하면 폴이 많아져서 위상 여유를 확보하기 힘들 수도 있으므로 두 단이 적당하다. Fig. 3.3-4 Bode plot of the differentiator-i 그러나 Fig. 3.3-3의 미분기 구조는 전류가 많이 흘러서 손실되는 전력이 많으므로 전류를 줄일 필요성이 있다. 전류량을 줄인 구조가 Fig. 3.3-5 (a), (b)이다. 위에서 언급했듯이 미분기의 이득이 클 필요가 있어 Fig. 3.3-5 (a)는 미러하는 전류의 비가 1:100 이상으로 꾀 높다. 이렇게 비율 차이가 심하게 나면 정확한 비로 미러하지 못하여 매칭이 제대로 안 될 가능성이 크다. 그래서 Fig. 3.3-5 (b)와 같이 전류 미러를 두단으로 하여 큰 전류비 부담을 나누었다. Fig. 3.3-5 (b)는 한 단이 더 늘어 Fig. 3.3-5 (a)보다 폴이 하나 더 증가하지만 전체 루프의 위상 여유에 영향이 없도록 고주파에 생기게 설계하였다. - 23 -
Chap.3 Design of fully integrated PID controller using differentiator V out V out V in V bias V in V bias (a) (b) Fig. 3.3-5 The differentiator-ii 앞에서 언급한 미분기들은 transient 상황에서 출력으로 큰 전류를 sourcing 하거나 sinking 할 수 있다. 지나치게 큰 전류는 미분기의 출력 쪽에 연결된 다른 회로가 동작하지 못하게 하여 원하는 보상기 특성을 가지지 못한다. 그래서 Fig. 3.3-6 (a)와 같이 출력 전류가 sourcing 하는 전류량에 제한을 두었다. 둘째단에 소스 폴로워를 써서 첫째단의 이득을 감소하지 않고 출력단에 전달할 수 있게 하였다. 또, 게이트에서 보이는 캐패시터가 작게 보이므로 첫째단 출력저항과 생기는 폴을 좀 더 고주파로 옮기는 역할도 한다. Fig. 3.3-6 (a)는 sinking하는 것에 제한을 두지 못한데 반해 Fig. 3.3-6 (b)는 출력단 전류가 sourcing하고 sinking하는데 모두 제한을 두었다. 입력 전압의 transient 상황에서 Fig. 3.3-6 (a)는 아주 짧은 시간에 200uA까지 매우 큰 전류로 sinking하는데 반해 Fig. 3.3-6 (b)는 sinking하는 최대 전류량이 11uA로 유지되는 시간이 다소 길다. - 24 -
Chap.3 Design of fully integrated PID controller using differentiator V in+ V in- V out (a) (b) Fig. 3.3-6 The differentiator-iii - 25 -
Chap.3 Design of fully integrated PID controller using differentiator 3.4 Behavior simulation results 부하 전류가 500mA인 DC-DC 변환기의 전체 회로도를 꾸며서 시뮬레이션 하고 그 결과 파형을 Fig. 3.4-1에 나타내었다. V fb 는 출력 전압을 저항 디바이드 한 값이며 리플을 고려했을 때 V ref 를 잘 따라가므로 출력 전압이 목표한 3.3V로 레귤레이션 됨을 확인할 수 있다. V saw 는 톱니파형이고 V c 는 제어기의 출력 값이다. V saw 와 V c 는 비교기의 입력 양단과 연결되고 비교기의 출력 신호는 파워 스위치를 온-오프를 조절한다. 인덕터 전류 파형은 파워 스위치가 켜졌을 때 기울기가 상승하고 스위치가 꺼지면 에너지를 방전함을 보여준다. V ref / V fb V saw / V c Switch I L Fig. 3.4-1 Simulation waveforms - 26 -
Chap.3 Design of fully integrated PID controller using differentiator 아래 Fig. 3.4-2는 load transient 레귤레이션 특성을 나타낸 시뮬레이션 결과 파형이다. 부하 전류를 200mA에서 1.2A까지 변화시켰을 때 Vout의 언더슛 전압은 36mV이고 load transient 시간은 128u초이다. 반대로 부하 전류를 1.2A에서 200mA로 줄였을 때 언더슛 전압은 40mA이고 load transient 시간은 109u초이다. 스위칭 주파수가 500kHz임을 감안하면 과도 응답 특성은 아주 빠르다. 제어기 출력 전압 및 인덕터 전류가 2~3주기 내에 transient 상태가 변하는 것을 보아도 과도 응답 특성이 양호함을 알 수 있다. 또, 부하가 변하는 경계점에서 인덕터 전류의 리플이 거의 없는 것을 볼 수 있다. V out V ref / V fb V saw / V c I L Fig. 3.4-2 Simulation waveforms - 27 -
Chapter 4 Design of Fully Integrated PID Controller using Inductor AC current 4.1 Motivation of novel controller design 전압 모드 DC-DC 변환기를 설계함에 있어 Chapter 3에서는 OTA형태의 미분기를 이용한 PID 제어기를 만들었다. 시뮬레이션 결과에서 볼 수 있듯이 안정성을 보장하며 transient 시에 매우 빠르고 출력 값의 변화도 적어 충분히 흡족할 만한 결과를 얻었다. 그러나 Chapter 3에서의 스키메틱에는 한가지 불안 요소가 있다. Fig. 3.2.2-3이나 Fig. 3.2.2-5는 chapter 3에서 구성한 보상기를 간략하게 나타낸 것이다. 보상기를 구성하는 미분기는 변환기의 출력을 입력으로 하기 때문에 출력의 심한 노이즈를 더욱 부각시키는 문제점이 있다. 출력 전압을 직접 미분하는 형태이므로 출력단의 노이즈를 필터하지 않고 루프(loop)로 끌어온다. 이는 비록 시뮬레이션 결과가 만족하더라도 실제 칩 제작시 원하는 결과가 나오지 않을 우려가 크다. 뿐만 아니라 미분기 설계가 매우 까다로워 원하는 제로의 위치에 맞게 구현하는 것이 시간적으로 오래 걸리는 작업이다. 따라서 미분기 역할을 대체하는 D-제어기 구현의 다른 방법이 필요하다. - 28 -
Chap.4 Design of fully integrated PID controller using inductor AC current 인덕터는 한 단이 Vin 또는 접지와 연결되고 또 다른 한 단은 변환기 출력인 Vout에 연결된다. 인덕터의 전류는 인덕터에 걸리는 두 전압차를 적분한 것임을 이용하면 D-제어기를 만들 수 있다. Fig. 4.1의 빗금친 블락처럼 인덕터의 전류를 센싱해서 보상기를 만들었다. L = 10uH V in = 12V 2.45k Ω Vout = 3.3V C o R L = 44uF = 6.6Ω 1.5kΩ Compensator Switch control EA V ref = 1.25V Fig. 4.1 Block diagram of the novel converter - 29 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.2 Controller Design Fig. 4.2에 보상기 구현을 좀 더 상세히 나타내었다. 인덕터에 걸리는 전압을 가져오는 것이 미분기 역할을 하고 출력단 필터의 캐패시터와 부하저항에 의한 제로는 인덕터 전류를 센싱함에 의한 폴이 보상한다고 볼 수 있다. 직렬 연결된 저항(R l )과 캐패시터(C l )를 인덕터에 병렬 연결하여 캐패시터 양단의 전압을 이용하면 인덕터의 교류 전류성분을 감지할 수 있다. 오차 증폭기의 출력성분과 감지된 인덕터 교류 전류 성분을 합함으로써 보상한다. L R C C o R L L oad V out OTA 4 G m4 OTA 2 G m2 OTA 1 G m1 V ref V fb C c1 ro1 OTA 3 C c2 G m3 V ref V fb Fig. 4.2 Proposed Compensator III - 30 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.3 Controller Analysis 보상기의 전달 함수는 아래 식 (4.1)과 같다. ( sc R + 1) 1 G 1 G Gc() s = Gm1 ro 1 + + sl sc r + 1 G R scl Rl + 1 G 1 1 scc2 + 1 Gm2 (4.1) m3 o L m4 c1 o1 m2 L m2 보상기의 전달 함수식에서 LC 공진주파수에 의한 항은 제외한 것이다. P-제어기 및 I-제어기와 D-제어기는 경로가 다르므로 출력 필터의 캐패시터와 부하에 관한 항이 일치하지 않아 식 (3.2)와 꼴을 맞추었다. Fig. 4.3-1은 식 (4.1)을 bode plot으로 그린 것이다. 1 C r c1 o1 1 C R o L 1 C R l l G C m2 c2 ω Fig. 4.3-1 Bode plot of the compensator-iii - 31 -
Chap.4 Design of fully integrated PID controller using inductor AC current Chapter 3에서 PID 제어기에서 미분기는 4kHz에 제로를 만드는 역할을 했다. 그러므로 Fig. 4.1에서 인덕터의 교류 전류를 감지하는 구조가 4kHz에 제로를 만들면 될 것이다. 그러나 Fig. 4.3-2에서 볼 수 있듯이 부하에 따른 루프 이득의 대역폭과 위상 여유가 상당한 차이가 있을뿐더러 안정성을 보장할 수 없음을 알 수 있다. Fig. 4.3-2 Bode plot of the compensated loop gain 따라서 chapter 3에서와는 다른 폴과 제로를 삽입하여 보상기를 설계하여 전체 루프 이득을 구한 것이 식 (4.2)이고 이를 bode plot 한 것이 Fig. 4.3-3이다. 대역폭이 200kHz이고 위상 여유가 70 이다. Fig. 4.3-2와 달리 부하에 따른 루프 이득의 변화가 적고 안정성이 확보됨을 알 수 있다. - 32 -
Chap.4 Design of fully integrated PID controller using inductor AC current T() s b V 1 1 out 2 VM D s s 1 + + 1 scc2 + ω G o Qoωo m2 ( sc R + 1) 1 G G 1 1 sc r + 1 G G R scl Rl+ 1 b m3 m4 o L Gm 1 ro 1 + + sl c1 o1 m2 m2 L 1 (4.2) Fig. 4.3-3 Bode plot of the compensated loop gain - 33 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.4 Design of comparator PWM(pulse-width modulation) 신호를 출력하는 비교기는 입력 신호의 작은 차이도 비교할 수 있어야 하므로 이득이 크고 출력 범위가 넓어야 한다. Fig. 4.4와 같이 빠르면서도 간단하게 구성할 수 있는 비교기 구조를 이용하여 트랜지스터를 사이징 하였다. 아래 구조에서 볼 수 있듯이 회로 내부에 래치 구조의 positive 피드백이 걸려 빠르게 동작한다. 더 빠른 비교기 출력을 위해 Fig. 4.4의 출력에 인버터 단을 추가하였다. 입력에는 제어기의 출력 신호와 톱니파가 들어가고 이 둘의 크기를 비교하여 출력에 high 및 low 신호를 낸다. High 일 때는 파워 스위치를 켜고 low 일 때는 파워 스위치를 켜면서 duty ratio를 결정한다. V in- V in+ V out Fig. 4.4 The comparator[7] - 34 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.5 Design of SawtoothWave generator 제어기의 출력 신호와 비교되는 톱니파를 만드는 회로를 Fig. 4.5와 같이 설계하였다. 기존의 톱니파 발생 회로보다 아주 간단한 구조임을 알 수 있다. 전류원이나 밴드갭 레퍼런스 전압이 필요치 않는 톱니파 발생기이다. 또, 전류량을 적게 쓰는 것이 장점이다. 전압 모드는 입력 전압 값에 따라 전체 루프의 이득에 영향을 미친다. Line 레귤레이션을 빠르게 하기 위해 Vdd를 변환기 입력인 Vin으로 연결하였다. Vin이 올라가면 전체 루프의 이득이 높아져서 위상 여유가 나빠질 수 있다. Fig. 4.5의 구조를 이용한 톱니파 발생기는 톱니파의 기울기 값(V M )을 크게 하기 때문에 전체 루프 이득을 낮추는 역할을 한다. Vin이 변할 때 파워단과 제어기를 거치지 않고 바로 톱니파 크기에 변화를 가할 수 있는 feedforward 방식이므로 변환기의 line 레귤레이션 특성을 우수하게 한다. Fig. 4.5 The sawtoothwave generator - 35 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.6 Design of level shifter 파워 스위치를 NMOS로 하기 때문에 스위치를 켤 때는 변환기의 입력인 Vin보다 더 높은 전압을 파워 스위치의 게이트에 가해주어야 한다. 비교기의 출력 신호는 Vin이 12V인 파워 스위치를 구동할 수 없다. Vin보다 높은 전압으로 올려 줄 레벨 시프터를 Fig. 4.6과 같이 설계하였다[8]. Vsup가 12V이고 출력 전압이 24V이다. 파워 스위치 게이트에 24V 전압을 가하려면 그 범위가 꽤 큰 편이므로 기존의 래치를 이용한 레벨 시프트는 적당하지 않다. 부트스트랩 캐패시터를 이용하면 24V 레귤레이터를 따로 만들어 사용하지 않고도 Vin을 Vsup에 연결하여 레벨 시프트 출력으로 24V를 낼 수 있다. Fig. 4.6 The level shifter - 36 -
Chap.4 Design of fully integrated PID controller using inductor AC current 4.7 Behavior simulation results 앞에서 설계한 것들을 이용하여 부하 전류가 500mA일 때 전체 회로도를 꾸며서 시뮬레이션 하고 그 결과를 아래 Fig. 3.4-1에 나타내었다. V fb 는 출력 전압을 디바이드 한 값이며 기준 전압 V ref 로 수렴하므로 목표한 3.3V 정전압을 제공함을 보여준다. 톱니파 V saw 와 제어기 출력 V c 는 비교기의 입력 양단으로 들어가 파워 스위치를 온-오프를 조절하는 비교기의 출력신호를 낸다. 인덕터 전류 파형은 파워 스위치가 켜졌을 때 파워링 모드, 스위치가 꺼지면 자유 환류 모드로 동작함을 보여준다. V ref / V fb V saw / V c Switch I L Fig. 4.7-1 Simulation waveforms - 37 -
Chap.4 Design of fully integrated PID controller using inductor AC current 아래 Fig. 4.7-2는 load transient 레귤레이션 특성을 나타낸 시뮬레이션 파형이다. 부하 전류를 200mA에서 1.2A까지 변화시켰을 때 Vout의 언더슛 전압은 58mV이고 load transient 시간은 42u초이다. 부하 전류를 1.2A에서 200mA로 줄였을 때 오버슛 전압은 54mV이고 load transient 시간은 45u초이다. Chapter 3에서 미분기를 이용한 변환기보다 대역폭이 넓기 때문에 load transient 시간이 더 짧은 것이다. 제어기 출력 전압(V c ) 및 인덕터 전류(I L )가 1~2주기 내에 transient 상태가 변하는 것을 볼 수 있다. 스위칭 주파수가 500kHz인데도 과도 응답 특성이 아주 우수하다. V out V ref / V fb V saw / V c I L Fig. 4.7-2 Simulation waveforms - 38 -
Chapter 5 SIDO with Fully Integrated PID Controller using Inductor AC current 5.1 Motivation and Background 레귤레이션 된 전압 채널을 여러 개 써야 할 때 변환기도 채널 수만큼 필요하다. 늘어나는 채널 수만큼 소비 전력이 낭비된다. 뿐만 아니라 면적도 증가하면서 비용면에서도 바람직 하지 않다. 휴대폰, 카메라, MP3, PMP, PDA, 노트북과 같은 휴대용 기기는 고효율 소형화를 지향하므로 다수의 변환기는 부담이 된다. 2개의 출력 전압을 내는데 있어 2개의 변환기를 쓰지 않고 2개의 인덕터와 하나의 제어기를 쓴 경우가 Fig. 5.1이다. Fig. 5.1-1 Block diagram of dual output DC-DC converter[9] - 39 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 스위칭 파워 변환기에 사용되는 인덕터는 크기가 커서 칩 내로 집적 할 수 없다. 요구되는 채널 수 만큼 인덕터 개수가 증가하면 부피가 엄청나게 커진다. 그래서 인덕터 하나로 다수의 출력을 제공하는 SIMO(Single-Inductor Multiple-Output) 구조가 개발되어 왔다. 최근의 다출력 IC 칩 중에 일례로서 Fig. 5.2는 Texas instruments 사의 TFT LCD 파워 서플라이용 칩이다[10]. 인덕터 하나로 3개의 출력을 내며 휴대폰, PDA, 디지털 카메라, GPS, 자가용 네비게이션 등에 응용 될 수 있다. Fig. 5.1-2 TPS65123 converter[10] - 40 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.2 Review of Latest SIMO topology 근래에 출판되는 SIMO 관련 논문들은 주로 입력 전압보다 높은 출력 전압을 제공하는 전류 모드 boost가 대부분이다[11]-[14]. 전류 모드 제어는 보상이 간편하나 스위칭 전류를 감지해야한다. 전류 감지하는 회로 설계가 간단하지 않고 내부 스위칭 전류 궤환의 안정성을 보장하기 위해 slop 보상기를 반드시 설계해야 하는 부담감다. 또, 비교기의 입력으로 들어가는 내부 스위치 전류 감지 보상기 출력신호의 크기가 매우 작아 노이즈에 민감하다는 단점이 있다. 이러한 문제점 때문에 chapter 3, 4에서와 같이 전압 모드로 제어하였다. 그리고 인덕터를 충전할 때, buck인 경우 인덕터의 양단은 각각 입력측과 출력측에 연결되고 boost인 경우 인덕터의 양단은 각각 입력측과 접지에 연결되므로 인덕터 충전 모드에서는 buck보다 boost가 구현하기가 다소 쉽고 간편하다. 2000년 이후 출판된 SIMO 논문의 근간이 된 Thomas Li의 특허 구조를 보겠다. Fig. 5.2-1은 토폴로지와 주기에 따른 스위치의 온-오프 타이밍 다이어그램을 보여줌으로써 두 가지의 동작 방식을 설명한다. (a) - 41 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current (b) Fig. 5.2-1 (c) SIMO converter and timing diagram[11] Fig. 5.2-1 (b)는 한 주기에 두 채널이 각각 인덕터를 충방전 시켜 레귤레이션 되고 Fig. 5.2-1 (c)는 한 주기에 인덕터를 한 번 충전하여 각각의 채널로 방전시킴으로써 레귤레이션 한다. Fig. 5.2-2에서는 Fig. 5.2-1 (b) 방식에 대해 좀 더 상세히 알아보고자 레귤레이션 되지 않을 경우 인덕터의 파형을 추가하여 그린 것이다. Fig. 5.2-2 (a)는 토폴로지를 간략히 다시 그린 것이고 Fig. 5.2-2 (b)는 스위치들의 온- 오프와 인덕터에 흐르는 전류 파형을 나타낸 것이다. (a) Fig. 5.2-2 (b) SIDO converter and timing diagram[12] - 42 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current Fig. 5.2-2 (b)의 인덕터 파형을 보면 CCM과 DCM의 경계에서 동작한다. 또, 부하에 따라 스위칭 주파수가 변하는 PFM이기 때문에 cross regulation에 따른 안정성 문제가 심각하다. 하나의 부하는 변함없고 또 하나의 부하 전류가 갑자기 증가한다면 제어기는 즉시 반응 하지 못하고 부하 전류가 증가한 출력측의 전압은 떨어질 것이다. 그러면 목표한 출력값을 제공하기 위해 주기가 변할 것이고 부하가 변함 없었던 출력의 부하 전류는 감소한다. 즉, 출력이 독립적으로 레귤레이션 될 수 없다는 것이다[12]. (a) (b) Fig. 5.2-3 DCM SIDO converter and timing diagram[13] Fig. 5.2-3은 SIDO 구조가 Fig. 5.2-2와 같지만 PWM을 적용시킨 DCM에서 동작하는 SIDO의 블락도와 스위칭 파형이다. Cross regulation 문제를 최소화하기 위해 두 출력을 레귤레이션 할 때 독립적으로 인덕터를 충방전 시키면서 인덕터에 남아있는 에너지가 없도록 DCM에서 동작시킨다. 그러나 큰 부하에서는 CCM으로 빠질 것이고 cross regulation을 피할 수 없으며 이 상태에서 한 쪽 출력의 부하가 - 43 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 증가한다면 또 다른 출력측은 에너지가 부족하여 다음 주기에 더 많은 에너지를 인덕터에 충전하여 불안정하게 동작한다. 또, CCM 보다 전류 리플이 크며, 식 (5.1)에 최대 출력 파워를 나타냈듯이 CCM과 DCM 경계에서 출력 파워에 제한이 있을 수 밖에 없다. P 2 Vg 1 = V I = 8 L ( M 1) M f oa(max) oa oa(max) a a s (5.1) 큰 부하에서도 DCM으로 동작하도록 자유 환류 스위치를 이용한 것이 Fig. 5.2-4이다. 이를 PCCM(Pseudo continuous conduction mode)이라 한다. 큰 부하가 걸릴지라도 cross regulation 문제를 해결하고자 고안한 방법으로 인덕터 양단에 자유 환류 스위치를 달아 각각의 출력 채널을 레귤레이션 함에 있어 주기적으로 차단하는 역할을 한다. Fig. 5.2-4 (b)에서 ΔD a T s 와 ΔD b T s 는 자유 환류 스위치가 닫혀서 인덕터의 양단이 단락된 상태로 인덕터에 충전 및 방전이 없이 남은 전류가 환류된다. 그러나 DCM처럼 동작하기 위한 dc 전류 I dc 는 자유 환류 모드에서 낭비 되는 전력이다. (a) (b) Fig. 5.2-4 PCCM SIDO converter and timing diagram[12] - 44 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 앞에서 언급한 SIMO들은 Fig. 5.2-1 (c)를 제외하고는 각각의 출력을 레귤레이션 할 때 한 주기를 채널 별로 주기를 구분하여 각각 인덕터의 충전과 방전을 하였다. 즉, 인덕터에 에너지를 충전하는 파워 스위치는 한 주기에 두 번 열고 닫힌다. 그러나 SIDO가 아니라 채널수가 많아지면 각 채널당 실질 스위칭 주파수는 낮아지고 효율도 떨어진다. 그리고 각각의 출력단과 연결하는 스위치의 전류를 센싱하여 제어기를 동작시키고 각 출력마다 오차 증폭기가 필요하기 때문에 보상 캐패시터도 출력 채널 수만큼 필요하다. 이는 면적에 부담을 줄 뿐 아니라 보상을 위한 제어기 해석과 회로 구현에 복잡성을 야기한다. 이런 문제점들을 개선한 것이 Fig. 5.2-5의 구조이다. Fig. 5.2-1 (c)와 같은 동작이지만 IC로 설계 된 것은 처음이다. S1 Vo1 C o1 Io1 S2 Vo2 Vg L Vx C o2 Io2 Sf Sx S3 Vo3 Scaler 1 C o3 Io3 Vo1 Scaler 2 Vo2 Scaler 3 CP1 CP2 Control Block C o4 Vo4 Io4 Vo3 Scaler 4 Vo4 CP3 OTA C N1 VoN V ref C N2 IoN (a) - 45 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current Sx DT D at S1 D1T D2T S2 S3 D3T S4 D4T Sf DfT I L (b) Fig. 5.2-5 OPDC SIMO converter[14] 출력이 4개인데 한 채널이 PI-제어기로 레귤레이션 되고 나머지 3개의 채널은 비교기를 이용한 것이다. 그래서 OPDC(Ordered Power-Distributive Control)라 부른다[14]. 앞에서 나열한 SIMO와 달리 각 출력마다 오차 증폭기를 연결할 필요가 없기 때문에 보상 캐패시터도 하나면 되고 이는 면적에 부담을 줄이고 보상을 위한 제어기 해석과 회로 구현이 간단해진다. Fig. 5.2-5 (b)의 타이밍 다이어그램을 보면 알 수 있듯이 한 주기에 한 번만 인덕터를 충전하는 모드가 있고 저장한 에너지를 각 출력으로 보낸다. 남는 에너지는 자유 환류 스위치를 통해 환류 시킨다. 만약 비교기로 동작하는 출력 채널 중 하나의 부하가 크거나 작아지면 마지막 출력 채널과 연결된 PI-제어기를 통해 조절된다. 비교기를 이용해서 제어되기 때문에 부하 변화에 대해 빠르게 반응하여 cross regulation 문제는 확연히 줄어든다. - 46 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current Buck으로 동작하는 SIMO 관련 논문은 작년과 올해 몇 편 나왔을 뿐 극히 드물다. 앞에서 동일한 내용을 다시 언급하자면 인덕터를 충전할 때, buck인 경우 인덕터의 양단은 각각 입력측과 출력측에 연결되고 boost인 경우 인덕터의 양단은 각각 입력측과 접지에 연결되므로 인덕터 충전 모드에서는 buck보다 boost가 구현하기가 다소 쉽고 간편하기 때문일 것이다. Fig. 5.2-6은 2008년 ISSCC에 소개된 buck으로 동작하는 SIMO이다. 파워링 모드와 자유 환류 모드를 결정하는 것은 아날로그 프로세서라는 블락에서 조절한다. 4개의 출력을 제어하기 위해 4개의 제어 루프와 PWM을 사용하며 입력측과 인덕터를 연결하는 파워 스위치를 온-오프시키는 제어 루프는 1차 제로-폴 필터를 포함한다. (a) (b) Fig. 5.2-6 SIMO buck converter[15] - 47 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.3 Design of Novel DC-DC SIMO buck converter Buck으로 동작하는 SIMO 변환기의 요구가 많음에도 불구하고 구현 기술의 난제로 IC로 제작된 것이 거의 없다. Fig. 5.2-6은 출력 수만큼 PWM 제어 루프가 필요하며 cross regulation 문제도 여전히 남아있다. 부하 전류가 많이 흐를 때 SIMO용 buck 변환기에서는 파워링 모드를 두 개 이상의 출력과 해야 한다. 그러나 Buck으로 동작하는 SIMO 변환기 논문들은 모두 이런 상태에서의 인덕터 전류 파형을 제시하지 않거나 개념적으로 보일 뿐이다. 즉, 파워링 모드를 한 쪽 출력 채널로 한 번만 하기 때문에 부하에 많은 전류를 흐르게 할 수 없고 최대 출력 전력에 제한이 생긴다. 이런 문제를 해결한 SIDO buck이 Fig. 5.3-1 구조이다. 두 개의 출력 채널 중 하나는 PID-제어기로 동작하고 또 다른 출력은 비교기로 동작된다. PID-제어기는 chapter 4에서 설계한 것처럼 인덕터의 교류 전류를 이용하여 제로 보상을 하였다. Vin Vout1 L o a d Vout2 L o a d Switch control EA Vfb2 Vref2 Vfb1 Vref1 Fig. 5.3-1 Proposed SIDO buck converter - 48 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current Parameter Min Typ Max Unit Vin 8 12 14 V Vlogic 1 1.5 3.3 5 V Vlogic 2 2 4.5 8 V Iout 1 2 500 2500 ma Iout 2 2. 2000 ma NMOS on resistance. 160. mω Switching frequency. 500. khz Inductance (L). 10. uh Capacitance (Co1, Co2). 44. uf Table 5.1 Design Specifications 부하 전류량에 따라 두 가지 동작 모드가 있을 수 있다. V out1 의 부하 전류가 많은 경우에는 파워링 모드를 V out1 쪽으로만 하고(Fig. 5.3-2 (a)) 이어서 V out1 쪽으로 자유 환류를 한(Fig. 5.3-2 (b)) 후, V out2 쪽으로 자유 환류를 하는 것(Fig. 5.3-2 (c))이 한 주기 과정이다. Fig. 5.3-2 (d)는 한 주기 동안 인덕터 전류 파형을 나타낸 것이다. 여기서 기울기는 인덕턴스와 인덕터 양단의 전압차에 의해 결정되므로 파워링을 한 쪽 출력으로만 하기 때문에 기울기가 증가하는 구간은 D p 뿐이다. 반대로 V out2 의 부하 전류가 크게 흐를 때는 Fig. 5.3-2 (e), (f)와 같이 두 출력 쪽으로 파워링 모드를 동작시킨 후 V out2 쪽으로 자유 환류 시킨다(Fig. 5.3-2 (g)). 따라서 Fig. 5.3-2 (h)에는 인덕터 전류가 증가하는 구간이 D p1, D p2 두 구간이다. 이전 논문에서는 Fig. 5.3-2 (h)를 칩 결과 파형으로 제시하지 않거나 이상적인 소자로 시뮬레이션 결과 파형으로만 대체했다. - 49 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current Vin Vout1 Vin Vout1 L o a d L o a d Vout2 Vout2 L o a d L o a d (a) (e) Vin Vout1 Vin Vout1 L o a d L o a d Vout2 Vout2 L o a d L o a d (b) (f) Vin Vout1 Vin Vout1 L o a d L o a d Vout2 Vout2 L o a d L o a d (c) (g) D p D f1 D f2 D p1 D p2 D f T s T s (d) (h) Fig. 5.3-2 Mode analysis and inductor current waveforms - 50 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.4 Behavior simulation results Fig. 5.3-1의 블락도와 같이 두 개의 출력 채널 중 하나는 PID-제어기로 동작하고 또 다른 출력은 비교기로 동작하도록 회로를 구현하고 시뮬레이션 결과 파형을 나타낸 것이 Fig. 5.4이다. V ref1 / V fb1 V ref2 / V fb2 V saw / V c Switch I L Fig. 5.4 Simulation waveforms - 51 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current V fb1 은 V ref1 를 기준으로 약간의 리플을 가지면서 움직이므로 첫번째 출력이 목표한 전압으로 레귤레이션 된다. V fb2 와 V ref2 파형을 보면 두번째 출력 또한 정전압을 제공함을 알 수 있다. 제어기 출력인 V c 가 톱니파의 valley와 peak 값을 벗어나지는 않았지만 주기가 2배로 늘어났다. 이는 스위치의 온-오프 신호나 인덕터 전류 파형을 봐도 알 수 있다. 인덕터 파형을 보자. 의도한 스위칭 주파수 500kHz를 기준으로 보면 상이한 두 주기가 있다. 두 주기의 파워링 모드로 동작하는데 걸리는 시간과 자유 환류 모드로 동작하는 시간이 서로 다르다. Fig. 5.4는 자유 환류 모드는 두 출력 모두로 하는 Fig. 5.3-2 (d)와 같은 경우이다. 시뮬레이션 결과에서 보듯이 두 출력 모두 자유 환류 모드의 동작 시간이 두 주기마다 다르다. 인덕터의 valley 값이 두 주기마다 다름을 보아도 특정 부하에서는 발진할 우려가 있음을 알 수 있다. 만약 제어기의 출력 전압이 톱니파의 peak나 valley 값 범위를 벗어난다면 안정된 동작을 하지 못한다. - 52 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.5 Modified comparator control(mcc) Fig. 5.4에서 보듯이 발진하지 않고 안정되게 동작하지만 주기가 2배인 것 처럼 동작한다. 이것은 특정 부하에서 발진하기 때문에 비교기 출력단에 조치를 취하여 해결해야 되는 문제이다. 주기를 맞춰 주고자 비교기 출력의 오차 증폭기 입력으로 들어가는 밴드갭 기준 전압에 주기와 동기를 맞춰 톱니파를 더해 주었다. 이는 논문[16]에서 스위칭 리플을 줄이기 위하여 삼각파를 이용한 것을 참고하였다. 논문에서는 이런 방식을 Modified comparator comtrol 이라 명명 하였다. Fig. 5.2-5 OPDC SIMO 변환기의 비교기를 이용한 방식을 개선하여 좀 더 안정되게 동작하도록 한 것이다. Vin Vout1 L o a d Vout2 L o a d Switch control EA V fb1 V ref1 V fb2 V ref2 V bg Fig. 5.5 Proposed SIDO buck converter - 53 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.6 Behavior simulation results with MCC Fig. 5.5와 같이 회로를 수정한 다음 시뮬레이션 결과 파형을 보겠다. 앞에서도 설명했듯이 두 출력채널 부하의 크기에 따라 Fig. 5.3-2 (d)와 (h) 두가지 모드가 있다. 5.6-1 Mode I Vout1의 부하 전류가 많이 흘러서 Fig. 5.3-2 (d)와 같이 한 쪽 출력으로만 파워링 하는 모드이다. 파워 스위치 SW main 은 NMOS로 구현하여 High 일 때 켜지만 출력 쪽 스위치는 PMOS이므로 Fig. 5.6-1에서 SW ou1 과 SW out2 는 Low 일 때 스위치가 켜진다. V out1 은 3.3V, V out2 는 4.5V의 정전압을 제공하므로 SW out1 과 SW out2 는 고전압 소자를 이용하여 만들었다. SW main SW out1 SW out2 I L Fig. 5.6-1 Mode I simulation results - 54 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 파워링 모드를 한 쪽 채널과 하기 때문에 인덕터 전류 파형의 상승하는 기울기가 하나 뿐이다. SW main 가 켜지면 인덕터 양단은 변환기 입력 V in 과 V out1 과 연결되어 에너지를 충전한다. SW main 가 꺼져있고 SW out1 이 켜져 있는 상태는 V out1 으로 자유 환류하고 있기 때문에 인덕터의 기울기가 하강한다. 그리고 나머지 구간은 V out2 로 자유 환류하므로 하강하는 인덕터 기울기는 두 가지이다. M M p f 1 V = V L in out1 V = L out1 M f 2 V = L out 2 Fig. 5.6-2 Mode I inductor waveform Fig. 5.6-3의 파형은 채널 1의 부하 전류가 500mA이고 채널 2의 부하 전류가 100mA 일 때 시뮬레이션 한 것이다. Fig. 5.4에서 보았던 주기가 2배로 되는 문제점이 없다. V fb1 은 V ref1 을 기준으로 약간의 리플을 가지므로 V out1 이 레귤레이션 되고 있음을 보여준다. V ref2 는 기준 전압에 valley에서 peak까지가 20mV인 톱니파를 더해준 것이다. V fb2 와 V ref2 의 파형을 통해 V out2 가 목표한 4.5V 정전압을 내고 있다는 것을 나타낸다. PWM의 톱니파 주기에 맞게 제어기 출력 전압도 안정적이고 리플이 400mV로 양호하다. 인덕터 전류는 한 쪽 출력 채널로 파워링 하고 두 채널 모두 자유 환류 모드로 동작함을 보여준다. 기울기는 Fig. 5.6-2에서 계산한 것과 동일하다. - 55 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current V ref1 / V fb1 V ref2 / V fb2 V saw / V c I L Fig. 5.6-3 Mode I Simulation waveforms - 56 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.6-2 Mode II V out2 의 부하 전류가 많이 흘러서 Fig. 5.3-2 (h)와 같이 양쪽 출력으로 모두 파워링 하는 경우이다. SW main 이 켜져 있는 동안 SW out1, SW out2 가 번갈아 켜지는 것을 Fig. 5.6-4에서 볼 수 있다. SW main SW out1 SW out2 I L Fig. 5.6-4 Mode II simulation results 파워링 모드를 양쪽 채널과 두 번 하기 때문에 인덕터 전류 파형의 상승하는 기울기는 두 가지이다. SW main 이 온(on)되어 있는 동안 인덕터 한 단은 변환기 입력 V in 과 연결되고 또 다른 한 단은 V out1 과 V out2 에 번갈아 연결되면서 에너지를 충전한다. SW main 가 꺼지면 Vout2로만 자유 환류하므로 하강하는 인덕터 기울기는 하나이다. Fig. 5.6-5에 인덕터 파형을 그리고 기울기를 수식으로 표현하였다. - 57 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current M M p1 p2 V = in V = in V L V L out1 out 2 M f V = L out 2 Fig. 5.6-5 Mode II inductor waveform Fig. 5.6-6은 V out1, V out2 의 부하 전류가 각각 500mA, 1.5A 인 경우이다. Fig. 5.6-6의 파형 또한 Fig. 5.4에서 보았던 주기가 2배로 되는 문제점이 없다. V ref1 은 밴드갭 기준 전원이고 V fb1 은 V out1을 저항 디바이드 한 것이다. 파형을 보면 V fb1 이 V ref1 을 잘 따라가므로 안정적인 출력 전압이 제공됨을 알 수 있다. V out2 또한 V fb2 와 V ref2 를 통해 레귤레이션 됨을 보인다. PWM 톱니파와 제어기 출력전압(V c )을 보면 Fig. 5.4에서와 달리 일정한 리플을 가지며 한 주기 동안 움직이는 것을 나타낸다. 이는 발진의 여부가 없이 안정적인 동작을 하고 있다는 것이다. 인덕터 전류의 기울기는 상승하는 구간이 두 구간으로 나뉨을 보이고 있다. 각 구간의 기울기는 변환기 입력과 연결되는 출력 전압에 의해 결정된다. 자유 환류 모드에서는 인덕터의 양단이 접지와 V out2 와 연결되므로 에너지를 방전하기 때문에 하강하는 기울기를 볼 수 있다. - 58 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current V ref1 / V fb1 V ref2 / V fb2 V saw / V c I L Fig. 5.6-6 Mode II Simulation waveforms - 59 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current 5.6-3 Load transient 부하가 변할 때 얼마나 빨리 settling 되는가는 변환기의 가장 중요한 특성 중에 하나이다. 먼저 Fig. 5.6-7은 V out2 의 부하 전류가 200mA이고 V out1 의 부하 전류가 500mA에서 1A변할 때 시뮬레이션 결과이다. 부하 전류가 증가할 때 V fb1 의 리플은 15mV이고 transient 시간은 38u초이며 부하 전류가 1A에서 500mA로 떨어질 때 V fb1 의 리플은 11mV이고 transient 시간은 51u초이다. V fb2 는 부하전류라 변할 때 각각 15u초, 20u초의 transient 시간이 걸렸으며 리플은 거의 없으나 dc 값이 4mV 오차가 발생하였다. 이는 V ref2 에 톱니파를 더해 주었기 때문이다. V ref1 / V fb1 V ref2 / V fb2 V saw / V c I L Fig. 5.6-7 Load 1 transient Simulation waveforms - 60 -
Chap.5 SIDO with fully integrated PID controller using inductor AC current V out1 의 transient 리플은 Fig. 5.6-7과 Fig. 5.6-8에서 측정한 V fb1 값에 3.3/1.25 곱하고 V out2 의 transient 리플은 V fb2 값에 4.5/1.25 곱한 값이다. Fig. 5.6-7은 V out1 의 부하 전류가 1A이고 V out2 의 부하 전류가 100mA에서 600mA까지 변할 때 시뮬레이션 결과이다. V out2 의 부하 전류가 증가할 때 V fb1 의 리플은 16mV이고 transient 시간은 32u초이며 V fb2 의 리플과 transient 시간은 각각 7mV, 20u초이다. 부하 전류가 감소할 때 V fb1 의 리플은 10mV이고 transient 시간은 53u초이며 V fb2 는 1mV, 10u초이다. 그러나 V ref2 에 톱니파를 더해 주었기 때문에 Fig. 5.6-7과 값이 V fb2 에 dc 값으로 4mV 오차가 발생한다. V ref1 / V fb1 V ref2 / V fb2 V saw / V c I L Fig. 5.6-8 Load 2 transient Simulation waveforms - 61 -
Chapter 6 Conclusion and further work 여러 기능이 복합되어 있어 명명하기 조차 애매한 제품들을 근래에 주변에서 흔하게 접할 수 있다. 하나의 기기가 여러 전자제품의 역할을 담당하는 이른바 멀티 기능형 전자기기의 보급이 활발하다. 일례로 휴대폰은 현대 사회의 필수품이 되어 다양한 제품들이 속속들이 개발되며 급속도로 발전하는 기술의 발전을 반증한다. 어느 전자기기에나 파워 공급을 해야 동작가능하고 따라서 멀티 기능형 전자기기는 다양한 레벨의 전압을 요구한다. 불안정한 파워 공급원으로부터 장비나 회로의 상태에 상관없이 그것에 일정하고 안정된 전원을 공급하는 변환기는 예비 엔지니어 혹은 전자공학도로서 흥미를 불러일으키는 연구 분야이다. 휴대 가능한 기기가 선호되고 있기 때문에 고효율 소형화는 필수적으로 고려되어야 하는 것이다. 직류-직류 변환기를 구성하는 인덕터와 출력 필터의 캐패시터와 부하 저항은 제품의 사양에 따라 정해지는 값이다. 변환기의 제어기는 안정된 정전압을 제공하기 위해 보상기를 포함한다. 보상 캐패시터는 저주파에 폴과 제로를 만들기 때문에 크기가 커서 칩내로 집적하지 못한다. 그래서 OTA(Operational transconductance amplifier)를 이용하여 전류를 합하는 새로운 방법으로 보상기를 설계하였다. 전압 모드임에도 불구하고 빠른 과도 응답을 - 62 -
Chap.6 Conclusion and further work 가지기 위해 변환기 전체 루프(loop)의 대역폭을 넓게 할 필요가 있어 PID 제어기를 구현하였다. 제로가 두 개 생기도록 해야하므로 첫번째 제로는 OTA를 이용하였고 또 하나의 제로는 미분기에서 만들도록 하였다. 그러나 전류 소비를 적게하면서 gm이 크고 고주파에 폴을 두는 미분기를 설계하는 것이 매우 까다롭다. 무엇보다 미분기의 입력은 변환기의 출력과 연결되기 때문에 출력의 심한 노이즈를 더욱 부각시키는 문제점이 있다. 출력 전압을 직접 미분하는 형태이므로 출력단의 노이즈를 필터하지 않고 루프로 끌어온다. 따라서 미분기 역할을 대체하는 D- 제어기 구현의 다른 방법이 절실히 필요하여 인덕터의 전류를 센싱해서 보상기를 만들었다. 인덕터는 한 단이 변환기 입력인 Vin 또는 접지와 연결되고 또 다른 한 단은 변환기 출력인 Vout에 연결된다. 인덕터의 전류와 인덕터에 걸리는 두 전압차의 성질을 이용하여 미분기를 대체한 D-제어기를 만들었다. 전압 모드이고 스위칭 주파수가 500kHz로 빠른 주파수가 아님에도 불구하고 위의 두가지 보상기 구조 모두 과도 응답 특성이 우수하다. 부하 전류가 200mA에서 1.2A 변할 때 100u초 이내로 load transient 시간이 빨랐으며 ringing 하지 않고 settling 한다. 이는 변환기의 전체 루프를 분석하고 전달 함수를 구하여 대역폭 및 위상 여유를 염두해 두고 설계하였기 때문이다. 입력이 동일한 파워 공급원으로부터 여러 레벨의 출력 전압이 필요할 때 부피를 줄이고 효율을 높이고자 SIMO(Single-Inductor Multiple-Output) 방식으로 두 출 력 채널을 제공하는 변환기를 설계하였다. 기존의 SIMO는 주로 boost로 제작되었 는데 buck의 파워링 모드와 다르게 build-up 과정에서 인덕터 양단은 변환기 입력 및 접지와 연결되고 출력단과는 연결되지 않아 이를 구현하는 기술면에서 부족하였 다. 최근 들어서야 나온 SIMO buck 관련 논문을 보면 파워링 모드를 하나의 출력 - 63 -
Chap.6 Conclusion and further work 채널과만 하는 파형이거나 파형을 아예 제시하지 않는다. 파워링 모드를 한 쪽 출 력과만 한다면 부하에 제한이 생길 수 밖에 없다. 이를 극복하여 부하에 따라 파워 링 모드를 한 채널과 또는 양 채널과 모두 할 수 있는 유동적인 SIMO buck 변환 기를 구현하였다. 한 출력 채널은 오차 증폭기를 이용한 제어이고 또 다른 출력 채 널은 비교기를 이용한 제어 방식이다. 오차 증폭기를 이용한 출력의 보상기는 인덕 터의 교류 전류를 센싱한 방법으로 구성하였다. 그러나 주기가 2배로 되는 것처럼 동작하는 2 period [17] 현상이 발생하여 비교기 제어하는 출력의 밴드갭 기준 전 압에 톱니파를 더해준 구조로 수정하였다. Vout2의 부하 전류가 200mA이고 Vout1의 부하에 500mA 변화가 있을 때 Vout1의 오버슛과 언더슛 전압은 40mV 이내이고 과도 응답 시간은 38us, 51us이다. Vout2는 각각 15us, 20us의 과도 응 답 시간이 걸리고 오버슛과 언더슛이 거의 없다. Vout1의 부하가 1A이고 Vout2 의 부하에 500mA 변화가 있을 때 Vout1의 오버슛과 언더슛 전압은 40mV 이내이 고 과도 응답 시간은 각각 32us, 53us이다. Vout2의 오버슛 전압은 18mV, 언더슛 전압은 3.7mV이며 과도 응답 시간은 각각 20us, 10us이다. 부하가 변화하는 위의 두 경우 모두 Vout2에서는 15mV의 DC 오차가 생긴다. 향후 과제로는 이 오차 값 을 보정해 주는 방법을 찾고 채널 수도 3개 이상으로 늘려서 동작 가능하도록 설 계해 보겠다. - 64 -
References [1] R. W. Erickson and D. Maksimovic, Fundamentals of Power Electronics, Second Edition, Kluwer Academic Publisher, 2001 [2] 김희준, 스위치 모드 파워 서플라이, 성안당, 1993 [3] S. H. Jung, Switching frequency controlled hysteresis DC-DC converter topologies and control IC design, doctoral thesis, KAIST, 2003 [4] D. S. Ma, Fast-Transient PCCM Switching Converter With Freewheel Switching Control, IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: EXPRESS BRIEFS, 2007 [5] TPS 65162, Compact LCD bias IC with high speed amplifiers for TV-LCD panels, Texas Instruments, 2007 [6] 조규형, 전자회로 특론, 홍릉과학출판사, 2008 [7] P. E. Allen and D. R. Holberg, CMOS Analog Circuit Design, Second Edition, Oxford University Press, 2002 [8] V. Ivanov, Circuit Techniques for Switching Regulators, Short Course, ISSCC, 2008 [9] A. D. Dancy, et al., High-efficiency multiple-output DC-DC conversion for lowvoltage systems, IEEE Trans.VLSI Syst.,2000 [10] TPS 65123, Sigle-Inductor Quadruple-Output TFT LCD Power Supply, Texas Instruments, 2005-65 -
[11] Thomas Li, Single Inductor Multiple Output Boost Regulator, U.S. Patent 6 075 295, June 13, 2000 [12] D. S. Ma, et al., A Pseudo-CCM/DCM SIMO Switching Converter With Freewheel Switching, IEEE J. Solid-State Circuits, 2003 [13] D. S. Ma, et al., Single-inductor multiple-output switching converters with timemultiplexing control in discontinuous conduction mode, IEEE J. Solid-State Circuits, 2003 [14] H. P. Le, Single Inductor Multiple Output(SIMO) DC-DC Converter for portable Applications, master s thesis, KAIST, 2006 [10] H. P. Le, et al., "A Single-Inductor Switching DC DC Converter With Five Outputs and Ordered Power-Distributive Control", IEEE J. Solid-State Circuits, 2007 [15] M. Belloni, et al., A 4-Output Single-Inductor DC-DC Buck Converter with Self- Boosted Switch Drivers and 1.2A Total Output Current, IEEE ISSCC, 2008 [16] C.S. Chae, et al., "A Single-Inductor Step-Up DC-DC Switching Converter with Bipolar Outputs for Active Matrix OLED Mobile Display Panels", IEEE ISSCC, 2007 [17] C. K. Tse, et al., Complex Behavior in Switching Power Converters, IEEE, PROCEEDINGS OF THE IEEE, 2002-66 -
Appendix MATLAB Program - Inductor current sensor DC-DC converter design - - 67 -
Appendix % SiW_Iindsensing_bodeplot_buck_T.m % programmed by 박현희, 박균상 clear all %%%%% Loop Gain of CCM Operation % Parameter Vg=12; Vo=3.3; L=10e-6; Co=44e-6; Ro=[1.32 6.6 165]; VM=1.5; % sawtooth wave magnitude fs=500e3; Ts=1/fs; %Ts=2u C=28e-12; R=7e5; Vref=1.25; %%% Compensation % Gc11 --> % Input the number of poles while(1) num_pole = input('the number of pole : '); if(num_pole > 0) break; end end % Input the location of the poles for i = 1:num_pole fp(i) = input(['pole ', num2str(i),' (Hz) :']); % Make the denominator of the system - 68 -
Appendix if i>1 sys_denominator = conv(sys_denominator, [1/(2*pi*fp(i)) 1]); else sys_denominator = [1/(2*pi*fp(i)) 1]; end end % Input the number of zeros while(1) num_zero = input('the number of zero : '); if(num_zero > 0) break; end end % Input the location of the zeros for i = 1:num_zero fz(i) = input(['zero ', num2str(i), ' (Hz) :']); % Make the numerator of the system if i>1 sys_numerator = conv(sys_numerator, [1/(2*pi*fz(i)) 1]); else sys_numerator = [1/(2*pi*fz(i)) 1]; end end Gc11=tf(7940*sys_numerator,sys_denominator); %Gm*ro=383n*20.74G=7.94k % <-- Gc11 f = logspace(0,6,2000); w = 2*pi*f; - 69 -
Appendix for n = 1:length(Ro) % Gvd = 1/{sL//((1/sC)+R)+(1/sCo)//Ro} Zo=1/(Co*Ro(n)); P=1/(C*R); Gvd=tf([L*C/Zo L*C+1/(P*Zo) (1/P+1/Zo) 1],[L/(P*Zo) L/P+L/Zo+L*C*Ro(n) L+Ro(n)/P Ro(n)]); % Gc1 Gc12=tf([Ro(n)],[1/Zo 1]); H=Vref/Vo; %Vref=1.25; Vo=3.3; Vref/Vo=1.5k/(2.45k+1.5k) Gc1=Gc11*H*Gc12; % Gc2 b=3; %b=15u/5u Gc2=tf([L*b 0],[L*C 1/P 1]); %Pole2 P2=200e3*0.5e-12; Pole2=tf([1],[P2 1]); %%% T D=Vo/Vg; %D=0.275 Gdo=Vo/D; T=Gdo*(1/VM)*Gvd*(Gc1+Gc2)*Pole2; %%% bode plot_ccm [mag, pha] = bode(t, w); mag_(1,:) = mag(1,1,:); log_mag(n,:) = 20*log10(mag_); - 70 -
Appendix pha_(1,:) = pha(1,1,:); phase(n,:) = pha_; end figure(1) set(1, 'color', 'w', 'units', 'normalized', 'pos', [0.1 0.2 0.7 0.6]); subplot(2,1,1); semilogx(f/1e3, log_mag); grid on xlabel('frequency (khz)') ylabel('gain (db)') title(['bode plot of CCM according to resistor(ro) Gmro=7940(78dB)']) legend([char(['r'*ones(length(ro),1), '='*ones(length(ro),1)]), num2str(ro'), char([' '*ones(length(ro),1),'o'*ones(length(ro),1), 'h'*ones(length(ro),1), 'm'*ones(length(ro),1)])], -1); subplot(2,1,2) semilogx(f/1e3, phase) grid on xlabel('frequency (khz)') ylabel('phase (deg)') legend([char(['r'*ones(length(ro),1), '='*ones(length(ro),1)]), num2str(ro'), char([' '*ones(length(ro),1),'o'*ones(length(ro),1), 'h'*ones(length(ro),1), 'm'*ones(length(ro),1)])], -1); - 71 -