반도체공정 Chap3. Silicon Oxidation 1 Chap. 3. Silicon Oxidation 주요내용 : - silicon dioxide(sio2) 를형성하기위한산화공정 - 산화공정과정의불순물의재분포현상 - SiO2 file의특성과두께측정방법 Why silicon in modern integrated circuit? Ge : 1950년대주로사용 (silicon의 energy gap=1.12 ev, Ge의 energy gap=0.6 ev) ( 제약 ) 높은누설전류특성, Silicon 에비해낮은동작온도 Si : 1960년대이후주로사용 ( 장점 ) 낮은누설전류특성, 산소 (O 2 ) 와결합하여 SiO 2 를쉽게형성함. 가장큰장점 Silicon dioxide 의용도 공정측면 : thermal growth 가능. high quality, dopant mask, selective etching mask etc. 소자측면 : MOSFET의 gate oxide, capacitor의유전막, 소자격리용, PMD, IMD, spacer etc. 트랜지스터 (MOSFET) 의단면도 : SiO2 film 의이용분야
반도체공정 Chap3. Silicon Oxidation 2 실제 MOSFET 소자의 3-D 형태 (SEM) MOSFET 소자의단면 (SEM) 3.1 Thermal oxidation process silicon wafer상에 oxide를형성하는방법 1 열적성장 (thermally growth) : 가장 quality가우수한 film을얻을수있음. 2 전기-화학적산화 3 PECVD 방법을이용한증착 가장일반적인 thermal oxidation furnace 의구조 통상산화공정온도 : 800~1200, gas flow rate: ~ liter/min., temp. range: ±1, ramp-up & down 방법으로공정진행.
반도체공정 Chap3. Silicon Oxidation 3 3.1.1 Oxidation Kinetics Chemical reaction of Dry & wet oxidation ( 건식및습식산화 ) 건식 : 습식 : silicon을산화하는경우원래 silicon의약 44% 가소모됨. (100nm의 SiO2를형성시 44nm의 silicon이소모됨.) * SiO2 의구조 Basic structural unit of silicon dioxide. 2-dimensional Quartz amorphous구조의 SiO 2 는 vacancy 정도가높으므로후속 diffusion이쉽게일어남. 2-dimensional α-oxide
반도체공정 Chap3. Silicon Oxidation 4 * Simple oxidation model ( 단, D; 확산계수, x: 기존산화막의두께 ) ( 단, k: surface reaction rate constant) 따라서, 정상상태에서는 이므로 한편, 산화막의 growth rate는 초기조건 ( 초기산화막의두께 x(0)=d 0 ) 를이용하여위미분방정식을풀면, 초기산화막두께 (d 0) 와시간이고려된산화방정식 ( 단, ; time coordinate shift to account for the initial oxide layer) 따라서, given oxidation time 동안에성장한산화막두께는
반도체공정 Chap3. Silicon Oxidation 5 짧은산화시간에대해서위방정식은 로근사가능. ( 두께는시간에대해선형적 ) 다소긴산화시간에대해서위방정식은 로근사가능. ( 이때, 두께는시간에대해 root 로비례함.) 산화방정식의 compact form ( 여기에서, ) 따라서, 시간에따른산화방정식은 짧은시간에대해서 다소긴시간에대해서 Dry 와 wet 산화공정에서온도에따른 B/A 의변화 B/A (linear rate constant) 는 에비례하며, activation energy( ) 는건식 및습식산화공정에서약 2eV 임. ( 참고 ) Si-Si bond를분해하는데필요한에너지는약 1.83 ev/molecule 임. (111) 면이 (100) 에비go B/A가높은이유는 (111) 의 bond 밀도가높기때문.
반도체공정 Chap3. Silicon Oxidation 6 Dry 와 wet 산화공정에서온도에따른 B(parabolic rate constant) 의변화 Parabolic rate constant (B) 는 에비례 : 1.24 ev ( 건식 ) : 0.71 ev ( 습식 ) ( 참고 ) fused silica의 O 2 는 1.18 ev fused silica 의 H 2O 는 0.79 ev Parabolic rate constant 는 wafer orientation에따라서는변화없음. Dry oxidation 과 Wet oxidation 의비교 Dry oxidation Wet oxidation remark 공정속도 slow faster than dry (5~10 times) 기판상태, 산화조건에대한의존도높음 전기적특성우수불량 최근에는전체공정에서의열처리 용도 thin & high quality required oxide (e.g. gate oxide) thicker oxide (FOX, PVX, masking layers) 를줄이기위해 gate oxide 역시 wet으로진행하는경우가대부분임. Gate oxide의품질을높이기위 해서후속 anneal 공정을추가.
반도체공정 Chap3. Silicon Oxidation 7 ( 주의!) 이상의 simple oxidation model은다소두꺼운 oxide 두께 ( A ) 에서만적용하고, thin oxide의경우는 simple oxidation model이적용되지않음.
반도체공정 Chap3. Silicon Oxidation 8 3.1.1 Thin oxide growth Thin oxide ( A ) 성장공정에서고려사항 : reproducibility, Uniformity etc. For thin oxide growth 1 Low temp oxidation 진행 ( ) ULSI 공정에서가장많이사용. (typical oxidation temp. ~850 ) 2 dilution 방법으로대기압보다낮은기압분위기에서진행 ( N 2 + O 2, Ar + O 2 etc.) high quality thin oxide에서주로사용. 3 composite oxide film : thermal + LPCVD oxide thermal cycle을줄이기위한방법으로메모리공정및고전압소자공정에서주로사용. 4 thin oxide growth 에서는산화공정후 anneal 공정을추가하여진행함. (N2, N2O, Ar anneal) 이러한 dry oxidation 방법에의한 thin oxide growth ( A ) 에서는 simple oxidation model 이적용되지않음. * Thin oxidation model 기존의 model 에서 윗식에서 가매우작으므로, term을무시함. 즉, 로변형됨. ( 단, ; initial oxide thickness when time is extrapolated to zero 임.) 3.2 Impurity redistribution during oxidation ( 산화공정에서불순물의재분포 ) 산화공정과정에서는 silicon과 silicon dioxide 물질내에서불순물의분포가변형이일어날수있음. 불순물재분포의원인 1 Segregation coefficient (k) 에의한불순물의재분포 : SiO2 와 Si 계면근처에서불순물들이평형상태를유지하기위해, 불순물의재분포가일어나는원리. 2 Impurity diffusion through SiO2 escape to the gaseous ambient 3 Oxide growing 에의한 Si/SiO2 계면의이동으로인한불순물의재분포
반도체공정 Chap3. Silicon Oxidation 9 4 가지경우의불순물재분포 : oxide 내불순물농도증가하는경우 (k < 1), oxide 내불순물농도감소하는경우 (k > 1) Case (a) : Oxidation of Boron doped silicon, k ~ 0.3 Case (b) : H2 anneal of Boron doped silicon, H2 가스에의해 oxide 에서의 B의확산이증가 oxide 내부의 B 농도감소 Case (c) : Oxidation of Phos. doped silicon, k ~ 10 oxide 내에서 Ph. 의확산속도가늦으므로 silicon 표면에모이게됨. Case (d) : k 가높더라도 oxide에서의확산이매우빠르면 oxide와 silicon의불순물농도가감소 Ga (k ~ 20)
반도체공정 Chap3. Silicon Oxidation 10 3.3 Masking properties of silicon dioxide Selective masking : SiO2 layer의특성을이용한 IC 공정방법 * Pre-deposition / drive-in (high temperature anneal 공정 ) Oxide에서의불순물의확산이낮은특성을이용하여, 국부적으로도핑을할수있는방법임. 일반적으로, 산화막의두께는실험을통해서얻어진값을적용함. (typically 0.5 ~ 1.0 um) Ga 과 Al을제외하고 IC 공정에서사용하는일반적인불순물원소들 (As, Ph, B, Sb) 은 silicon 과 oxide 에서의확산정도가 10배이상차이가있음. Si3N4 (silicon nitride) 의경우도 oxide 와같이확산마스크로사용함.
반도체공정 Chap3. Silicon Oxidation 11 3.4 Oxide quality IC 공정으로제작된 MOSFET 소자의게이트산화막과같은경우는특별히높은품질을요구함. 소자의특성을좌우하는중요한 factor 임. 이러한 oxide의특성은 oxide 내부의전하 (charge) 와 oxide/silicon 계면의 trap 에의해결정됨. (interface trap charge, fixed oxide charge, oxide trapped charge, mobile ionic charge) 1interface trap charge (Qit) : Si/SiO2 계면에서화학조성에의존하는특성. Si-SiO2 계면에존재하며, 에너지 state는 silicon 금지대역에존재. Si wafer의 orientation에크게의존. <100> 는 <111> 에비해 1/10 정도의 Qit 특성을가짐. Qit의감소를위해공정마지막과정에서 H2 anneal (~450 ) 공정을진행. <100>: ~10 10 /cm 2, <111>: ~10 11 /cm 2 2Fixed oxide charge (Qf) : Si/SiO2 계면에서 3nm 이내에존재. 일반적으로 positive charge임. 산화 / 어닐조건 /orientation 에의존. Oxidation 공정이완료된후일부 ionic silicon이 Si/SiO2 경계를떠나불완전한 silicon bond들과같이존재하게됨. <100>: ~10 10 /cm 2, <111>: ~5 10 10 /cm 2 *IC 공정에서는 Qf 와 Qit 때문에 <100> wafer 를 <111> 에비해많이사용함. 3Oxide tranpped charge (Qot) : SiO2 내부의불완전한결합으로인해발생. 주로 electron bombardment 혹은 X-ray 조사에의해발생. IC 공정에서발생하는대부분의 Qot는저온 anneal 공정으로치유가능함.
반도체공정 Chap3. Silicon Oxidation 12 4Mobile ionic charge (Qm) : sodium 혹은 alkali 계열의오염으로발생. 100 이상의온도환경이나, 높은 e-field에 oxide 내부를이동하면서소자의특성을저하시킴. (e.g. 고온혹은고전계환경에서 MOSFET의 VT 변화 ) IC 공정에서 sodium ion을제거하기위해산화공정에서 6% 이하의 HCl을이용함. 그러나이경우 oxidation rate가증가하는단점이있음. 3.5 Oxide thickness characterization 1 Profilemeter 방법 2 Ellisometer 방법 : IC 공정에서가장많이사용하는방법. 측정을위해서는 (~ 100 x 100um 2 ) 이상의넓은영역이필요함. 3 C-V 방법 : 소자제작후가장많이사용하는방법. Large area capacitor pattern이필요.
반도체공정 Chap3. Silicon Oxidation 13 * Oxide color 를이용한두께
반도체공정 Chap3. Silicon Oxidation 14 3.6 Process Simulation : 모의실험 http://www.synopsys.com/products/tcad/tcad.html http://www.synopsys.com/products/tcad/taurus_tsuprem4_ds.html