전자기기의고속, 고기능화및고집적화에따라휴대폰, Tablet PC, Digital camera, Computer, Network 기기등소형화및고속대용량의데이터를처리해야하는모든전자에 Build-up 기판이광범위하게사용되고있고, 지속적으로급격히성장중임 휴대폰에채용되는 Build-up기판은 8~10층에 2+N+2(2 Build) 또는 3+N+3(3 Build) 구조이며형태는 Staggered via에서 Stacked via로변화되고있고, 현재일부적용하고있는 All layer Build-up(Full Stacked via) 구조로발전해나갈것으로전망됨 Embedded PCB의경우에는 Embedded Passive용원자재를활용하여 Network 전자기기와MemoryModule 등에적용되고있으며Chip자체를 PCB내부에실장하는Chip Embedding 기술이활발하게진행되어일부채용되고있고, 광 PCB의경우에는고용량, 고속전송및 Noise 등문제를해결하기위해산학연에서다양한형태로개발되어지고있음 현재양산하고있는 Rigid PCB의기술수준은회로폭 (Line) 50μm, 홀직경 (PTH) 150μm, Micro via직경 75μm이고, 개발되고있는기술수준은회로폭 (Line) 40μm이하, Hole직경 (PTH) 120μm이하, Micro via직경 60μm이하로점점작아지는경향으로변화하고있음 소형화 동향 고기능화 고속화 환경친화 구조 회로폭 (Line) 홀직경 (PTH) Micro Via 직경 Ball Pad Pitch 층수 (Layers) 40μm 40μm 35μm 120μm 100μm 75μm 60μm 60μm 50μm 400μm 350μm 300μm 50층 56층 60층 사단법인한국전자회로산업협회 - 30 -
구분 Proto Product 동향 Mass Product Line/Space 75 μm /75 μm 63 μm /75 μm 63 μm /63 μm 구조 최소홀직경 홀직경 (PTH) Al(o) 1000 800 800 Al(x) 200 200 200 +/-0.075 +/-0.075 +/-0.050 층구성 (Structure) 1~2 1~2 3~4 Rigid LED PCB가국내시장의 80% 정도를차지하고있으며대부분이양면이나 2L 이상의형태로진행되고있음. 홀직경은작아지는경향보다는기공을없애는방향으로설계및적용이전망됨 '08년부터정부의녹색정책의일환으로 Set업체들의적용이확대됨에따라 LED 기판측면에서도수요가확대되어지고있으며, '10년부터는 Set업체들의시장점유율이큰폭으로확대되어질전망임. 또한, 정부의신성장동력산업군으로써향후조명시장에서 3~5 년동안에는최소 50%~150% 의성장율을보일것으로전망되며, LCD 및 LED TV 시장은 40인치이상의대화면 TV는물론 30 인치이하의중소형에서도기존의 CCFL Backlight 의상당부분대처해나갈것으로예상되므로수년간큰폭의성장율을보일것으로전망됨. 전세계 LED 시장은 259억달러, 국내시장은 4.9조원수준이며모듈화이전단계까지의 LED 광소자산업이전체의 25% 정도를차지하고, 나머지는 LED BLU 모듈, 조명기기등으로구성 LED TV 보급증가로 2010년칩부족현상지속 - LED 칩생산을위한사파이어기판및 MOCVD장비보급이수요를못따라가는상황 - 31 - 한국의전자회로기판산업현황
'10년에는 Flex PCB는휴대폰의 Hinge부, 소형카메라부, 액정 Display부, Keypad부등의부품에서탈피하여, LCD TV용 FPC 및 LCD BLU용 LED FPCB등의새로운군이생겨나기시작하였으며, '10년에는더욱수요가늘어날것으로전망. 휴대폰용 Rigid-Flex 기판의경우거의 100% 의에 Build-up 기술이적용되고있으며, 다층 Flex PCB의경우 Build-up 기술이적용되고있는은소량인것으로조사됨. Rigid-Flex 기판에적용되고있는 Build-up 기술은보통 2-Build 이하의기술인 1+4+1 또는 2+2+2 구조가일반적임. 다층 Flex PCB의회로폭 (Line) 은 '09년 50μm에서 '11년에는 45μm까지감소후, '12년에는 35μm까지감소할것으로전망되며, 홀 (PTH, Plated Through Hole) 직경은 '09년 50μm에서 '13년에는 25μm까지감소할것으로전망되며, 마이크로비아 (Micro Via) 의직경은 '09년 100μm에서 '13년에는 75μm까지감소할것으로전망됨. Embedded FPCB의경우두께문제로어려움은있으나, '12년부터는 Embedded Passive용 FPCB가적용될예정이며, 광 PCB 경우 '12년까지휴대폰 Set업체에서채용계획은없음. 소형화 고기능화고속화 동향 μm <8 μm 환경친화 구조 단면회로폭 (Line) 양면회로폭 (Line) 홀직경 (PTH) Micro Via 직경 층수 (Layers) 층구성 (Structure) 35μm 25μm 20μm 45μm 35μm 20μm 50μm 50μm 25μm 100μm 100μm 75μm 6층 12층 16층 2+N+2 3+N+3 All Layer Build-up 사단법인한국전자회로산업협회 - 32 -
PBGA(Pin Ball Grid Array) 는현재 200-800 I/O Pin count가적용되고있으며, Line/Spaces 는 10년 30μm /40μm수준이며 14년에까지 30μm /40μm으로유지될것으로전망됨. 또한, FC-BGA와 CSP에의하여계속점유율이낮아지고있으며, 매년 2% 이하의성장세를보일것으로전망됨. Line/Space 30 μm /40 μm 30 μm /40 μm 30 μm /40 μm PBGA Blind Via Diameter Through Via Diameter Min Core Thickness 80 μm 80 μm 70 μm 80 μm 80 μm 70 μm 110 μm 90 μm 40 μm CSP(Chip Scale Package) 는회로의고밀도화실현을위해가장기본이되는기술이 Build-up기술이며, 타층의자유도를얻을수있는 Blind/Buried Via 가공및적층라미네이트기술이핵심을이루고있으며, '10 년 Line/Spaces 는 25μm /25 μm수준이며 14 년에는 12μm /12 μm으로감소될것으로전망됨 CSP 층구성 (Structure) 내층 Line/Space 외층 Line/Space Laser Drill/ Pad size SR Registration Tolerance 2+2+2 3+2+3 Coreless 30μm /30μm 25μm /25μm 20μm /20μm 25μm /25μm 15μm /15μm 12μm /12μm 65μm /130μm 50μm /100μm 50μm /90μm 12.5μm 8μm 5μm - 33 - 한국의전자회로기판산업현황
FC-BGA 은 '10년기준으로 4~8층구조에 1-2-1 또는 2-4-2 방식의 Build-up 구조가대세이고 Build-up 층의 Line/Spaces는 10μm /10μm, Bump Pitch는 150μm로양산되고있음. '12년에는층구성 8~12L, 2-4-2, 3-4-3, 4-4-4, Pattern은 10μm /10μm, Bump Pitch는 130μm의고난이도기술이요구될것으로예상됨. 층구성 (Structure) 4L, 8L 1-2-1, 2-4-2 8L, 12L 2-4-2, 3-4-3, 4-4-4 14L 5-4-5 FC - BGA Line/Space 10 μm /10 μm 10 μm /10 μm 8 μm /8 μm Via Dia 65 μm 55 μm <50 μm Bump Pitch 150 μm 130 μm 110 μm FC-CSP 은 '10년기준으로 4층구조에 1-2-1 방식의 Build-up 구조가대세이고 Build-up 층의 Line/Spaces는 20μm /20μm으로양산될예정임. 또한, '12년에는층구성 4~6L, Pattern 은 15μm /15μm, 극소 Via는 55μm, Bump Pitch는 90μm의고난이도기술이요구될것으로분석됨. 층구성 (Structure) 2L, 4L 1-2-1 2L, 4L, 6L 1-4-1, 2-2-2 2L, 4L, 6L Coreless FC - CSP Line/Space 20 μm /20 μm 18 μm /18 μm 10 μm /10 μm Via Dia 65 μm 60 μm <60 μm Bump Pitch 150 μm 130 μm 110 μm 사단법인한국전자회로산업협회 - 34 -
BOC(Board on Chip) 은 '10년기준으로 1~2L 최소두께는 220μm이며, Line/Spaces는 30μm /30μm으로양산중임 또한, '12년에는1~2L 최소두께는 200μm이며, Pattern은 25μm /25μm, CNC드릴및 Pad size는 75μm /175μm, SR 잉크두께는 15μm의기술이요구될것으로분석됨 Min. Thickness Core Thickness 220 μm 200 μm <150 μm 150 μm 150 μm <100 μm BOC Line/Space 30 μm /30 μm 25 μm /25 μm 20 μm /20 μm Drill/ Pad size SR Thickness 100 μm /200 μm 75 μm /175 μm 65 μm /150 μm 20 μm 15 μm <15 μm TAB(Tape Automated Bonding) 은 '10년기준으로 Lead 두께는 15μm으로 '14년까지유지될전망이며, Line/Spaces는 18μm /20μm으로양산될예정임. 또한, '12년에는 Inner lead Counter 700, Pattern은 8μm /20μm, Solder mask 두께 26μm의기술이요구될것으로분석됨. Inner lead Count 700 700 700 TAB Lead Thichness 15 μm 15 μm 15 μm Line/Space 18 μm /20 μm 18 μm /20 μm 18 μm /20 μm Solder mask Thichness 26 μm 26 μm 26 μm - 35 - 한국의전자회로기판산업현황
COF(ChiponFilm) 은 '10년기준으로 Lead 두께는 8μm으로 '14년까지유지될전망이며,Line/Spaces 는 18μm /20μm으로양산될예정임. 또한, '12년에는 Inner lead Counter 1800, Pattern은 5μm /5 μm, Solder mask 두께 10μm의기술이요구될것으로분석됨. Inner lead Count 1360 1800 1800 BOC Lead Thichness 8 μm 8 μm 8 μm Line/Space 7.5 μm /7.5 μm 5 μm /5 μm 5 μm /5 μm Solder mask Thichness 10 μm 10 μm 10 μm Embedded PCB 에서능동소자를 Embedding 하는경우 2011 년은비교적 Pin 수가적고간단한 IC 의 Embedding 을시작으로 Digital IC 에서 Analog IC 로점차확대될전망이며, 수동소자는 Discrete Chip, 특히 MLCC 를 Embedding 하는것이주류가되고 2012 년이후부터는 Formed Type Passive 도전격적으로채택될것이예상됨. Embedded PCB 의 Discrete Chip Type 의경우 Embedding 후 PCB 의두께를최소화시키기위해서박형의 Chip 개발이선행되어야하며, 2011 년개발 / 양산되고있는칩의두께는 0.33mm 과 0.15mm 이며, 최근 0.1mm 정도의두께까지낮추는것이요구되고있음. Smart phone 과 Tablet PC 의고성능화로인하여내부에들어가는많은 Package, Module 부품에 Embedded PCB 가채용될전망이며, 이러한추세로보아 2012 년경부터는 Embedded PCB 가대거채용될것으로전망됨. 구분 Max. I/O Count 320 440 830 Active Min.Pad Size/Pit ch PKG 200 μm /250 μm 150 μm /200 μm 105 μm /130 μm M/B - 180 μm /300 μm 150 μm /280 μm Thickness 150 100 75 Passive (Chip) Min.Discrete Size 0603mm 0603mm(Low Profile) 0402mm Min.Discrete Thic. 300 μm 150 μm 100 μm 전극 Size 200 μm 150 μm 100 μm Cap.Density(Decap) 0.05uF/ mm2 0.1uF/ mm2 0.3uF/ mm2 Passive (Forme d) Cap.Tolerance(Decap) 20% 15% 15% Cap.Density(RF) - - 10uF/ mm2 Cap.Tolerance(RF) - - 5% 사단법인한국전자회로산업협회 - 36 -
전자회로기판의고속화에따라원자재도저유전율및저유전손실에대한특성이점점더강화되고있으며 IC-Substrate 시장의고성장에따라열팽창계수가낮은쪽으로개발되고있으며, 유럽연합의 RoHS 시행에따라 Lead-Free 및 Halogen-Free와관련한친환경자재들이개발되고있음. ⑴ Rigid PCB용 CCL (Build-up 기판용 CCL 포함 ) '10년이후유리전이온도 (Tg) 는 200 이상, 유전율 (Dk) 은 3.6이하, 유전손실 (Df) 는 0.01이하, 열팽창계수 (CTE) 는 9ppm/ 이하의특성이요구됨. [None, μm ] Dielectric Constant 14 CTE 13 12 Copper Thickness 11 Copper Profile 10 9 8 7 6 5 4 3 2 1 0 2009년 2010년 2011년 2012년 2013년 2014년 [ 단위 : μm ] 구분 2009 년 2010 년 2011 년 2012 년 2013 년 2014 년 Glass Transition Temperature [Tg] ( ) 200 200 200 200 200 200 Dielectric Constant [Dk @1GHz] 3.8 3.6 3.6 3.2 3.2 3.2 Dissipation Factor [Df @1GHz] 0.013 0.01 0.01 0.008 0.008 0.008 Copper Thickness 9 5 5 5 5 3 Copper Profile [Rz] 2.0 2.0 2.0 2.0 2.0 2.0 Min. Core Thickness 50 40 40 30 30 30 Coefficient of Thermal Expansion [CTE](ppm/ ) Thermal Conductivity (W/m-K) 11 9 9 9 9 9 5 5 8 8 8 8 Epoxy 수지 - - Dielectric Resin 고기능성 Epoxy 수지 - High Function Epoxy 수지 Environment Halogen-Free - 37 - Lead-Free Halogen-Free ( 인화합물배제 ) 한국의전자회로기판산업현황
2Layer FCCL은 '10년이후동박두께 (Copper Thickness) 는 3μm이하, Polyimide 절연층두께는 10μm이하가적용될것으로전망되며, '11년부터는동박두께 (CopperThickness) 3μm에 Polyimide 절연층두께 8μm이하가적용될것으로전망되며, 치수안정성도 '09년이후 ±0.03% 수준에서 '11년부터는 ±0.02% 수준이요구될것으로전망됨. 3Layer FCCL은 '11년이후동박두께 (Copper Thickness) 는 9μm이하가적용될것으로전망되며, Polyimide 절연층두께는 '11년부터는 8μm, 이하가적용될것으로전망되며, 치수안정성도 '10년이후 ±0.02% 수준이요구될것으로전망됨. [None, μm ] 14 (2Layer) Copper Thickness 13 (2Layer) Polyimide Thickness 12 (3Layer) Copper Thickness 11 (3Layer) Polyimide Thickness 10 9 8 7 6 5 4 3 2 1 0 2009년 2010년 2011년 2012년 2013년 2014년 [ 단위 : μm ] 구분 2009 년 2010 년 2011 년 2012 2013 년 2014 년 (2Layer) Copper Thickness 5 3 3 3 3 3 (2Layer) Copper Profile [Rz] 1.0 0.8 0.8 0.8 0.8 0.8 (2Layer) Polyimide Thickness 10 10 8 8 8 8 (2Layer) Dimension Stability [3σ] (%) +/-0.03 +/-0.03 +/-0.02 +/-0.02 +/-0.02 +/-0.02 (3Layer) Copper Thickness 12 9 9 9 9 9 (3Layer) Copper Profile [Rz] (3Layer) Polyimide Thickness (Only PI) (3Layer) Dimension Stability [3σ] (%) 사단법인한국전자회로산업협회 1.5 1.5 1.5 1.0 1.0 1.0 10 10 8 8 8 8 +/-0.02 +/-0.02 +/-0.02 +/-0.02 +/-0.02 +/-0.02-38 -
'10년이후유리전이온도 (Tg) 는 220 이상, 열팽창계수 (CTE) 는 3ppm/ 이하의특성이요구됨. CCL의동박두께 (Copper Thickness) 는 '09년에는 5μm, '10년부터는 3μm이요구되며, 동박조도 (Copper Profile) 는 '09년에는 1μm이하, '11년부터는 0.5μm이하가요구됨. 절연수지 (Dielectric Resin) 로는 BT(Bismaleimide Triazine) 수지및고기능성 Epoxy 수지외 High Function Epoxy 수지및열경화성 Polyimide 수지등이사용될것으로전망됨. [None, μm ] 14 CTE 13 Copper Thickness 12 11 Copper Profile 10 9 8 7 6 5 4 3 2 1 0 2009년 2010년 2011년 2012년 2013년 2014년 [ 단위 : μm ] 구분 2009 년 2010 년 2011 년 2012 년 2013 년 2014 년 Glass Transition Temperature [Tg] ( ) 220 220 220 220 220 220 Copper Thickness 5 3 3 3 3 3 Copper Profile [Rz] Coefficient of Thermal Expansion [CTE](ppm/ ) Dielectric Resin 1.0 1.0 0.5 0.5 0.5 0.5 7 3 3 3 3 3 BT 수지 고기능성 Epoxy 수지 High Function Epoxy 수지 Environment Halogen- Free 열경화성 Polyimide 수지 Halogen-Free ( 인화합물및질소화합물배제 ) - 39 - 한국의전자회로기판산업현황