<313120B1E8B9AEC1A42DBEE7B1D8BBEAC8AD20BECBB7E7B9CCB3AA20B1E2B9DDC0C D20C6D0C5B0C1F620B1E2C6C72E687770>

Size: px

Start display at page:

Download "<313120B1E8B9AEC1A42DBEE7B1D8BBEAC8AD20BECBB7E7B9CCB3AA20B1E2B9DDC0C D20C6D0C5B0C1F620B1E2C6C72E687770>"

우재덕 방
5 years ago
Views:

1 한국산학기술학회논문지 Vol. 11, No. 3, pp , 2010 양극산화알루미나기반의 DRAM 패키지기판 김문정 1* 1 공주대학교전기전자제어공학부 Anodic Alumina Based DRAM Package Substrate Moonjung Kim 1* 1 Division of Electrical Electronics and Control, Kongju National University 요약본논문은알루미늄의양극산화를통하여알루미나 (Alumina, Al 2O 3) 를형성함으로써알루미나및알루미늄의적층구조 DRAM 패키지기판을구현하였다. 전송선기반의설계를적용하기위해 2차원전자장시뮬레이션을수행하였다. 분석결과를바탕으로새로운기판에적용할신호선의폭및간격과알루미나두께등의설계인자를최적화하였다. 테스트패턴제작및측정을통해설계인자를검증하였으며, 이를바탕으로설계룰 (Design rule) 을정하고패키지의개념설계및상세설계를진행하여 DDR2 DRAM 패키지기판을성공적으로제작하였다. Abstract DRAM package substrate has been demonstrated using a thick alumina layer produced by aluminum anodization process. To apply a transmission-based design methodology, 2 dimensional electromagnetic simulation is performed. The design parameters including signal line width/spacing and alumina's thickness are optimized based on the simulation analysis and are verified with the fabrication and the measurement of the test patterns on the anodic alumina substrate. DDR2 DRAM package is chosen as a design vehicle. Aluminum anodization technique has been applied successfully to fabricate new DRAM package substrate. Key Words : Anodization, Alumina, DRAM, Package Substrate, Transmission Line 1. 서론 고성능 DRAM(Dynamic Random Access Memory) 메모리의최근기술동향은고속동작 (High-speed operating) 과고집적도 (High density) 의두가지로요약된다 [1-2]. 이러한개발동향은최소선폭축소및대역폭 (Bandwidth) 의지속적인증가로진행되었다. 그러나아직까지메모리패키지설계는 Low-parasitic design 기반으로진행되어왔으며, 일부그래픽메모리및 SRAM 제품에서전송선 (Transmission line) 기반의설계방식을채택하고있다. 고속동작에서는임피던스불연속 (Impedance discontinuity) 에의한신호반사및왜곡이발생하여신호품질을훼손시킬수있어전송선기반설계가널리적용되고있다. 본논문에서는 DDR2(Double Data Rate 2) DRAM을설계 대상으로선정하여양극산화알루미나 (Anodic alumina) 기판상에전송선기반의설계를진행하였다. 칩면적감소및전력소모의증가로인해서칩단위면적당의발열량이급격히증가하고있다. 이로인한열문제는반도체제품의성능저하를유발할수도있다. 그러나현재의 FR4(Flame Retardant 4) 소재의패키지기판은열전도도 ( 표 1 참조 ) 가낮아칩에서발생한열을패키지외부로효율적으로방출하지못하고있다. 또한제한된패키지면적내에서메모리용량의꾸준한증가및동작속도증가는전력소모량을증대시켜패키지의방열기능의개선을요구하게되었다. 표 1에서보듯이, FR4 소재에비해알루미나 (Alumina, Al 2O 3) 는실리콘 (Si) 과의열팽창계수차이가상대적으로작아서열적스트레스에의한물리적변형이작은장점 본논문은 2007년도정부재원 ( 교육인적자원부학술연구조성사업비 ) 으로한국학술진흥재단의지원을받아연구되었음 (KRF D00249). * 교신저자 : 김문정 (mjkim@kongju.ac.kr) 접수일 09년 12월 10일수정일 10년 03월 15일게재확정일 10년 03월 18일 853

한국산학기술학회논문지제 11 권제 3 호, 2010 을가진다. 그러나기존패키지기판에비해알루미나는기판제작비용이높아실용화에어려움이있다. 본논문에서는알루미늄양극산화공정을통하여저가의알루미나기판제작기술을구현하였다 [3]. 체인에폭시코어를알루미나로대체하였으며, 기존패키지기판제작과정에서의적층 (Lamination) 공정이필요없는장점을가진다.

설계인자최적화및검증 (b) [ 그림 1] DRAM 패키지구조 (a) 와양극산화알루미나기판단면구조 (b) 최근 DRAM 제품의소형화및고성능화경향으로인해배선밀도가높고신호선길이가짧은특성을가지는보드온칩 (Board on Chip: BOC) 패키지가개발되어고속동작이요구되는메모리제품에적용되어왔다 [4]. 그림 1(a) 는 DRAM 패키지구조를보여주고있다.

그림 1(b) 에서보듯이, 본연구에서는산업용알루미늄 (Aluminum 1050) 기판에양극산화공정을적용하여두꺼운알루미나층을형성함으로알루미나 / 알루미늄 (Al 2O 3/Al) 의적층구조를가진새로운패키지기판을구현하였다. 제안한기판구조는기존패키지기판의절연 그림 2는양극산화알루미나기판의제작과정을보여주고있다.

2 한국산학기술학회논문지제 11 권제 3 호, 2010 을가진다. 그러나기존패키지기판에비해알루미나는기판제작비용이높아실용화에어려움이있다. 본논문에서는알루미늄양극산화공정을통하여저가의알루미나기판제작기술을구현하였다 [3]. 체인에폭시코어를알루미나로대체하였으며, 기존패키지기판제작과정에서의적층 (Lamination) 공정이필요없는장점을가진다. 소재 [ 표 1] 소재별열전도도및열팽창계수 열전도도 (W/mK) 열팽창계수 (ppm/ ) FR Al 2O Si (a) [ 그림 2] 양극산화알루미나기판제작공정 2. 설계인자최적화및검증 (b) [ 그림 1] DRAM 패키지구조 (a) 와양극산화알루미나기판단면구조 (b) 최근 DRAM 제품의소형화및고성능화경향으로인해배선밀도가높고신호선길이가짧은특성을가지는보드온칩 (Board on Chip: BOC) 패키지가개발되어고속동작이요구되는메모리제품에적용되어왔다 [4]. 그림 1(a) 는 DRAM 패키지구조를보여주고있다. DRAM 패키지기판은에폭시코어 (Epoxy core) 와구리 (Copper) 의적층구조로구성되어있다. FR4 또는 BT (Bismaleimide Triazine) 소재의패키지기판상에칩이부착된구조이며, 패키지기판중앙부위에본딩와이어 (Bonding wire) 가위치하고있다. 그림 1(b) 에서보듯이, 본연구에서는산업용알루미늄 (Aluminum 1050) 기판에양극산화공정을적용하여두꺼운알루미나층을형성함으로알루미나 / 알루미늄 (Al 2O 3/Al) 의적층구조를가진새로운패키지기판을구현하였다. 제안한기판구조는기존패키지기판의절연 그림 2는양극산화알루미나기판의제작과정을보여주고있다. 그림 2(a) 에서보듯이, 알루미늄기판전면에양극산화공정이진행된다. 옥살산계열의전해액 (Oxalic acid-based electrolyte) 내의알루미늄기판상에서양극산화가발생하여두꺼운알루미나층 (Anodic alumina) 이형성된다. 다음단계로그림 2(b) 에서와같이, 구리도금공정 (Cu/Ni/Au) 이진행되어신호배선이형성된다. 마지막으로그림 2(c) 에서보듯이, 솔더레지스트 (SU-8) 를도포하여보호막을형성한다. SU-8의감광특성 (Photosensitive property) 을사용하여패드오픈 (Pad open) 영역을정의함으로서패키지기판제작을완료한다. 본논문에서는양극산화공정을통해대략 100 μm수준의두꺼운알루미나를구현할수있었으며, 이를패키지기판의절연체로사용하였다. 새로운기판상에전송선기반의설계를적용하기위해서 2차원전자장시뮬레이션분석을진행하였다. 이러한결과를바탕으로신호선의폭및간격과알루미나두께등의설계인자를최적화하였다. 테스트패턴제작및측정을통해설계인자를검증하였으며, 이를바탕으로설계룰 (Design rule) 을정하였다. 패키지구조및면적의제한으로인해기판설계에는 Finite-width Coplanar Waveguide(CPW) 구조의전송선을적용하였다. 대략 90 μm의양극산화알루미나두께하에 854

양극산화알루미나기반의 DRAM 패키지기판 서, 신호선의폭및간격을변경하면서 2차원전자장시뮬레이션을통해전송선의특성임피던스를계산하였다. 이러한과정을통해신호선의폭 30 μm, 신호선의간격 50 μm로설계할경우, 50 Ω의특성임피던스가확보된다는것을확인하였다.

3 양극산화알루미나기반의 DRAM 패키지기판 서, 신호선의폭및간격을변경하면서 2차원전자장시뮬레이션을통해전송선의특성임피던스를계산하였다. 이러한과정을통해신호선의폭 30 μm, 신호선의간격 50 μm로설계할경우, 50 Ω의특성임피던스가확보된다는것을확인하였다. 설계인자및특성임피던스분석결과를검증하기위해서 CPW 구조의테스트전송선을양극산화알루미나기판상에그림 2의공정을적용하여제작하였다. 그림 3은 5 mm 길이를가지는테스트전송선의사진을보여주고있다. (c) 커패시턴스 [ 그림 3] CPW 구조의테스트전송선사진 (d) 컨덕턴스 (a) 저항 (e) 특성임피던스 [ 그림 4] 테스트전송선의 RLCG 파라미터및특성임피던스 (b) 인덕턴스 네트워크분석기 (VNA) 를사용하여제작된 CPW 전송선의 2-port S-파라미터측정을진행하였다. 측정결과의분석을통해 CPW 전송선의 RLCG 파라미터및특성임피던스를추출하였다 [5]. 그림 4는 CPW 전송선의단위길이당 RLCG 파라미터의주파수경향을보여주고있다. 고주파영역에서전류가도체의표면으로집중되어분포하는표피효과 (Skin effect) 가발생하는것으로알려져있다. 이의영향으로인해그림 4(a) 에서보듯이저항은주파수의제곱근에비례하는경향 ( ) 을보이게된다. 반면에그림 4(b) 와 (c) 에서보듯이, 인덕턴스 (Inductance) 와커패시턴스 (Capacitance) 는주파수에관계 855

4 한국산학기술학회논문지제 11 권제 3 호, 2010 없이거의일정한값을가진다 (L = 0.36 nh/mm, C = 0.14 pf/mm). 그림 4(d) 의컨덕턴스 (Conductance) 는일부주파수영역 ( 1.5 GHz 이하 ) 에서는비선형특성이나, 고주파영역에서는선형적인경향을보여주고있다. 이러한 RLCG 파라미터의주파수경향은양극산화알루미나가패키지기판의절연체로적합하다는것을의미한다. 테스트용전송선의특성임피던스 (Z 0) 는네트워크분석기 (VNA) 장비를사용하여 2-port S-파라미터측정한후아래의공식을적용하여추출하였다 [5]. 여기서 Z VNA 는계측기의임피던스를의미하며일반적으로 50 Ω을가진다. 그림 4 (e) 에서보듯이특성임피던스는측정주파수의범위에대해거의일정한 50 Ω의값을가지는것으로확인되었다. 따라서양극산화알루미나기판상의신호선이폭 30 μm및간격 50 μm로설계되면, 50 Ω의특성임피던스를얻을수있다는것이검증되었다. (1) 그림 5는 CPW 전송선의 S-파라미터로부터추출된양극산화알루미나의유효유전상수 (Effective dielectric constant, ℇ r,eff) 와 Loss tangent를보여주고있다. 새로운패키지기판의유효유전상수는대략 4.8로기존에널리사용되는패키지기판소재의유전상수 (FR4의 ℇ r,eff = 4.5) 에비해약간높은것으로확인되었다. 이러한유전상수의차이는설계룰의변경을초래하였다. 즉기존 FR4 소재의패키지에서는신호선폭 / 간격 = 40/40 μm이었지만, 양극산화알루미나기판에서는 30/50 μm로적용해야만 50 Ω의특성임피던스를얻을수있다. 그림 5(b) 에서 1 GHz 이하주파수영역에서의 Loss tangent 특성이다소낮은것은양극산화공정을통해형성된알루미늄산화막 (Alumina, Al2O3) 의품질저하로기인한다. 따라서전해액의종류및온도와인가전압변경등의양극산화공정의최적화를통해향후개선할수있을것으로예상한다. 3. 패키지기판설계및제작 CPW 구조의테스트전송선최적화및검증을통해정립된설계룰을사용하여 DRAM 패키지기판설계를진행하였다. 본논문에서는 60 Ball DDR2 DRAM 패키지를설계대상으로선정하여양극산화알루미늄기판제작에적용하였다. 신호선은 Finite-width CPW 구조를가지도록설계하였으나, DRAM 패키지구조적한계로인하여모든신호선을전송선구조로구현하는것에는한계가있다. 그러나전원선배치및배선을적절히활용하여최대한 CPW 구조를가지도록설계하였다. (a) 유효유전상수 [ 그림 6] DDR2 DRAM 패키지의개념설계 (b) Loss tangent [ 그림 5] 양극산화알루미나기판의특성 그림 6은신호선및전원선의개념설계를보여주고있으며, 이를바탕으로상세설계를진행하게된다. 신호선및전원선은 68개의본딩패드 (Bonding pad) 와 60개 856

양극산화 알루미나 기반의 DRAM 패키지 기판 의 볼 패드(Ball pad) 사이를 상호 연결한다. 개념 설계 단계에서는 본딩 패드와 볼 패드 사이의 배선 가능 여부 (Routing feasibility)를 중점적으로 검토하게 된다. 패키지 기판 중앙 영역에는 2열(Dual-in-line) 본딩 패드가 배치 되고 외각 영역으로 볼 패드가 위치한다.

보다 짧은 Current return path를 확 [그림 8] 제작된 양극산화 알루미나 기판(9 11 ) 사진 보하기 위해서 모든 신호선 본딩 패드 사이마다 전원선 (VDDQ 또는 VSSQ) 본딩 패드를 배치한 Interleave 설계 방식을 적용하였다. 따라서 모든 신호 배선은 전원 또는 접지에 의해 둘러싸인 형태로 배치 및 설계되었다.

이러한 구조는 급격한 임피던스 불연속을 방지함으로써 신호 반사 및 왜곡을 줄여주고 또한 패턴 크랙(Pattern crack) 문제를 보완하여 패키지의 기계적 신뢰성을 향상시킬 수 있다. 내부에 위치한 볼 패드 DQ2와 DQ3은 본딩 패드와의 경 로가 짧기 때문에 볼 패드 주위로 신호선을 우회함으로 써 배선 길이를 증가시켰다.

5 양극산화 알루미나 기반의 DRAM 패키지 기판 의 볼 패드(Ball pad) 사이를 상호 연결한다. 개념 설계 단계에서는 본딩 패드와 볼 패드 사이의 배선 가능 여부 (Routing feasibility)를 중점적으로 검토하게 된다. 패키지 기판 중앙 영역에는 2열(Dual-in-line) 본딩 패드가 배치 되고 외각 영역으로 볼 패드가 위치한다. 모든 신호선은 본딩 패드와 볼 패드 사이를 일대일로 배선하는 것이 원 칙인 반면에 전원선(Power/Ground plane) 설계는 낮은 임 피던스를 확보하기 위해서 망(Network) 형태로 여러 접 점에 걸쳐 배선된다. 그림 7은 DDR2 DRAM 패키지(9 11 )의 상세 설 계를 보여주고 있다. 보다 짧은 Current return path를 확 [그림 8] 제작된 양극산화 알루미나 기판(9 11 ) 사진 보하기 위해서 모든 신호선 본딩 패드 사이마다 전원선 (VDDQ 또는 VSSQ) 본딩 패드를 배치한 Interleave 설계 방식을 적용하였다. 따라서 모든 신호 배선은 전원 또는 접지에 의해 둘러싸인 형태로 배치 및 설계되었다. 또한 각 신호 배선의 기생성분(RLC)들이 일정한 범위 내에서 균일한 값을 유지하기 위해서 특정 값의 범위 내에서 모 든 신호 배선의 길이를 조정하였다. 따라서 패키지 가장 그림 7과 그림 8에 구현된 볼 랜드에서 보듯이, 볼 랜 드에서 신호선까지 끝이 점점 가늘어지는 구조(Tapered structure)를 적용하였다. 이러한 구조는 급격한 임피던스 불연속을 방지함으로써 신호 반사 및 왜곡을 줄여주고 또한 패턴 크랙(Pattern crack) 문제를 보완하여 패키지의 기계적 신뢰성을 향상시킬 수 있다. 내부에 위치한 볼 패드 DQ2와 DQ3은 본딩 패드와의 경 로가 짧기 때문에 볼 패드 주위로 신호선을 우회함으로 써 배선 길이를 증가시켰다. 반면에 패키지 외각에 위치 한 볼 패드 DQ4, DQ5, DQ6, DQ7 등은 최대한 짧은 경 로로 배치하여 신호선의 기생성분들을 줄이는 방향으로 설계하였다. [그림 9] 제작된 기판의 단면 SEM 사진 그림 8은 제작된 양극산화 알루미나 기판을 보여주고 있다. 기판 크기는 9 11 이며 60개의 볼 패드를 가 지고 있다. 그림 9에서 알 수 있듯이, 양극산화 과정을 통 해 형성된 알루미나 층의 두께는 약 90 이며, 신호 배 [그림 7] DDR2 DRAM 패키지(9 11 )의 상세 설계 선의 두께는 대략 20 로 확인되었다. 그림 7에서 보듯이, CK 및 /CK, DQS 및 /DQS 그리고 RDQS 및 /RDQS 신호선은 차동 신호선(Differential 4. 결 론 signaling line)으로 설계되어 있고, 나머지 신호선은 Single-ended signaling line으로 구성된다. 차동 신호선은 본 논문에서는 양극산화 알루미나 기반의 새로운 비교적 낮은 전압 및 전류 조건에서도 고속 동작이 가능 DRAM 패키지 기판을 제안하였으며, 양극산화 기술을 하고 지터(Jitter) 및 노이즈 등으로의 영향이 적어 안정적 적용하여 패키지 기판을 구현하였다. 으로 동작할 수 있다. 이로 인해 Reference clock, Data strobe용으로 DRAM 패키지 설계에 적용되고 있다. 2차원 전자장 시뮬레이션 분석 결과를 바탕으로 새로 운 기판 상에 전송선 기반의 설계를 적용하였다. 이러한 857

한국산학기술학회논문지제 11 권제 3 호, 2010 결과를바탕으로패키지기판의설계인자를최적화하였다. 테스트패턴제작후에 S-파라미터측정및 RLCG 분석을통해설계인자를검증하였으며, 이를바탕으로설계룰을확보하였다. 모든신호선본딩패드사이마다전원선본딩패드를배치한 Interleave 설계방식을적용하여모든신호배선은전원또는접지에의해둘러싸인형태로배치및설계되었다.

6 한국산학기술학회논문지제 11 권제 3 호, 2010 결과를바탕으로패키지기판의설계인자를최적화하였다. 테스트패턴제작후에 S-파라미터측정및 RLCG 분석을통해설계인자를검증하였으며, 이를바탕으로설계룰을확보하였다. 모든신호선본딩패드사이마다전원선본딩패드를배치한 Interleave 설계방식을적용하여모든신호배선은전원또는접지에의해둘러싸인형태로배치및설계되었다. 모든신호선의기생성분들이일정한균형을유지하기위해서신호선의길이는배선설계상유효한범위내에서일정한값으로조정되었다. 이러한개념설계및상세설계를기반으로 DDR2 DRAM 패키지기판을성공적으로제작하였다. 김문정 (Moonjung Kim) [ 정회원 ] 1999 년 2 월 : 한국과학기술원전기및전자공학과 ( 공학석사 ) 2003 년 8 월 : 한국과학기술원전자전산학과 ( 공학박사 ) 2003 년 9 월 ~ 2006 년 5 월 : 삼성전자책임연구원 2006 년 9 월 ~ 현재 : 공주대학교전기전자제어공학부교수 < 관심분야 > DRAM 패키지, 시스템인패키지, 패키지설계 참고문헌 [1] W. Koh, Memory device packaging from leadframe packages to wafer level packages, in Proc. High Density Microsystem Design and Packaging and Component Failure Analysis, pp , [2] 김진성, 유영갑, Rambus DRAM실장용 μbga(ball Grid Array) 및 μspring 패키지와전기적특성, 대한전자공학회논문지 38권 SD편 4호, pp. 1-8, [3] W. J. Bernard and S. M. Florio, Anodic Oxide Growth on Aluminum in the Presence of a Thin Thermal Oxide Layer, J. Electrochem. Soc., Vol. 134, pp , [4] C. K. Yew et al., Board on chip-ball grid array (BOC-BGA TM ) package A new design for high frequency application (package design and reliability), in Proc. Electron. Components Technol. Conf., pp , [5] Y. Eo and W. R. Eisenstadti, High-speed VLSI interconnect modeling based on S-parameter measurements, IEEE Trans. Components, Packaging and Manufacturing Technology, Vol. 16, no. 5, pp ,

<353320B1E8B9AEC1A42DBECBB7E7B9CCB4BD20BEE7B1D8BBEAC8ADB8A620BBE7BFEBC7D12E687770>

<353320B1E8B9AEC1A42DBECBB7E7B9CCB4BD20BEE7B1D8BBEAC8ADB8A620BBE7BFEBC7D12E687770> Journal of the Korea Academia-Industrial cooperation Society Vol. 13, No. 10 pp. 4757-4761, 2012 http://dx.doi.org/10.5762/kais.2012.13.10.4757 알루미늄양극산화를사용한 LED COB 패키지 김문정 1* 1 공주대학교전기전자제어공학부 ED COB Package