114 IEEE 1500 표준기반의효율적인프로그램가능한메모리 BIST 박영규외 논문 2013-50-2-14 IEEE 1500 표준기반의 효율적인프로그램가능한메모리 BIST ( IEEE std. 1500 based an Efficient Programmable Memory BIST ) 박영규 *, 최인혁 *, 강성호 ** * (Youngkyu Park, Inhyuk Choi, and Sungho Kang ) 요 약 Systems-On-Chips(SoC) 에서내장메모리가차지하는비중은비약적으로증가하여전체트랜지스터수의 80%~90% 를차지하고있어, SoC 에서내장된메모리에대한테스트중요성이증가하고있다. 본논문은다양한테스트알고리즘을지원하는 IEEE 1500 래퍼기반의프로그램가능한메모리내장자체테스트 (PMBIST) 구조를제안한다. 제안하는 PMBIST 는 March 알고리즘및 Walking, Galloping 과같은 non-march 알고리즘을지원하여높은 flexibility, programmability 및고장검출률을보장한다. PMBIST 는최적화된프로그램명령어와작은프로그램메모리에의해최적의하드웨어오버헤드를가진다. 또한제안된고장정보처리기술은수리와고장진단을위해 2 개의진단방법을효과적으로지원하여메모리의수율향상을보장한다. Abstract As the weight of embedded memory within Systems-On-Chips(SoC) rapidly increases to 80-90% of the number of total transistors, the importance of testing embedded memory in SoC increases. This paper proposes IEEE std. 1500 wrapper based Programmable Memory Built-In Self-Test(PMBIST) architecture which can support various kinds of test algorithm. The proposed PMBIST guarantees high flexibility, programmability and fault coverage using not only March algorithms but also non-march algorithms such as Walking and Galloping. The PMBIST has an optimal hardware overhead by an optimum program instruction set and a smaller program memory. Furthermore, the proposed fault information processing scheme guarantees improvement of the memory yield by effectively supporting three types of the diagnostic methods for repair and diagnosis. Keywords : Memory BIST, IEEE std. 1500, Test Algorithm, Diagnostic Ⅰ. 서론 반도체공정기술과설계기술이발달함에따라많은 * 학생회원, ** 평생회원, 연세대학교전기전자공학과 (Department of Electrical and Electronic Engineering, Yonsei University) 본연구는지식경제부및정보통신산업진흥원의 IT융합고급인력과정지원사업의연구결과로수행되었음 (NIPA-2013-H0401-13-1006) 접수일자 : 2012년11월8일, 수정완료일 : 2013년1월20일 수의 Intellectual Property(IP) 코어들이 System on Chip(SoC) 화되고있다. 전체 SoC의복잡도및트랜지스터는 Moor의법칙에따라기하급수적으로증가하고있고, 내장메모리가차지하는비중이급속이증가하여전체트랜지스터수의 80%~90% 를차지해 SoC에서내장메모리에대한테스트중요성이점점증가하고있다. 내장메모리의비중이증가하는반면에다양한크기의메모리들이사용되어테스트에많이시간이필요하게되었다. 따라서 Automatic Test Equipment(ATE) (404)
2013 년 2 월전자공학회논문지제 50 권제 2 호 115 Journal of The Institute of Electronics Engineers of Korea Vol. 50, NO. 2, February 2013 를이용하여테스트하는방법은많은테스트시간이필요하며, at-speed 테스트가불가능하다. 현재내장메모리의테스트는고가의외부테스트장비를사용하지않고, 디바이스별로자체적인테스트를수행하여전체시스템의테스트복잡도를크게줄여빠른시간에테스트를수행할수있는내장자체테스트 (BIST: Built-In Self-Test) 기법을많이사용하고있다 [1][2]. 또한메모리 BIST 기법은테스트를위하여수많은포트가필요하지않으며, 메모리의동작속도로테스트가가능하여 at-speed 테스트가가능하다 [3]. 그러나메모리 BIST 기법은제한적인테스트알고리즘만을지원하여, flexibility가낮고고장검출률이제한적이라는단점을가진다. 따라서메모리 BIST의단점을보완한프로그램가능한내장자체테스트 (PMBIST: Programmable Memory Built-In Self-Test) 기법이제안되었다 [4]. PMBIST 는크게 micro-code를이용한방식과 Finite State Machine(FSM) 을이용한방식으로나누어진다. FSM을이용한방식은기존메모리 BIST에비해다양한알고리즘을지원할수있지만, March 기반의알고리즘만지원이가능하여 flexibility와고장검출률이제한적이다. Micro-code를이용한방식은알고리즘을구현하기위하여명령어를사용하며, 명령어구조에따라다양한테스트알고리즘을보다쉽게지원할수있다는장점을가진다. 하지만 non-march 알고리즘과같은복잡한알고리즘을구현하기위해서는회로의복잡도가커져하드웨어오버헤드가증가한다는단점을가진다. 또한 SoC의내장된코어에대한접근방법및테스트절차, 테스트패턴의입력및관측방법에대한테스트인터페이스로 IEEE 1500 표준과시스템수준에서테스트설계기술로 IEEE 1149.1 표준이있다 [5 6]. IEEE 1500과 IEEE 1149.1을사용하여 SoC 내부테스트를위하여효율적인제어가가능하다. 본논문에서는내장된메모리를효율적으로테스트하기위해다양한알고리즘의적용이가능하고다양한고장정보를제공하는 IEEE 1500 표준기반의 Programmable Memory BIST (PMBIST) 구조를제안한다. IEEE 1500 표준을사용하여 PMBIST 를제어하고, 다수의메모리를하나의 PMBIST 로테스트가가능한구조이다. 그리고 March 기반의모든알고리즘과 Galloping, Walking 등의 non-march 알고리즘및 data retention 테스트를지원하여 flexibility와고장검출률이높고, 내장메모리의높은신뢰성을확보할수있다. 또한 repair와고장진단을위한고장정보를제공하여높은수율을확보할수있다. 그리고다양한테스트패턴을생성하기위한최적의프로그램명령어구조및 IEEE 1500 표준등을통하여최소의하드웨어오버헤드를가진다. Ⅱ. 제안하는 Programmable Memory BIST 본논문은기존에제안하였던 BIST [7] 를바탕으로다양한테스트알고리즘지원이가능한 micro code 방식의프로그램가능한 BIST (PMBIST) 구조를제안한다. 제안하는 PMBIST 는외부로부터 IEEE 1500 표준을이용하여명령어로프로그램된알고리즘을입력받아내부의프로그램메모리에저장하고, 이프로그램명령어를사용하여알고리즘을구현한다. 그리고 IEEE 1500 래퍼를이용하여다수의내장된메모리를하나의 PMBIST 로테스트가가능하다. 또한 March 기반의모든알고리즘과 Galloping, Walking 등의 non-march 알고리즘및 data retention 테스트를효과적으로지원하기위한프로그램명령어구조를제안한다. March 기반의테스트알고리즘으로검출할수있는고장이제한적이기때문에높은신뢰성을확보하기위해서는 non-march 알고리즘및 data retention 테스트등을지원할수있어야한다. 제안하는프로그램명령어는 9 bits의사이즈로구성되며, March 및 non-march 테스트알고리즘등을최소의 bit으로구현할수있다. 제안하는 PMBIST 는 repair 및고장진단을위해다양한고장정보를제공하는 2개모드를지원하는고장정보처리기를제안한다. 고장정보처리기는메모리수리를위한고장정보 (FDR: fault data for repair) 모드와메모리고장진단을위한고장정보 (FDD: fault data for diagnosis) 모드를지원한다. FDR은메모리를테스트하여고장이검출되는메모리셀의주소정보를제공한다. FDD는고장진단을위해자세한고장정보를제공하는모드이고, 고장셀의주소와고장을검출한패턴의정보를제공한다. 고장정보처리기의고장정보는 IEEE 1500 표준을이용하여외부로효과적으로내보낸다. 제안하는 PMBIST 는모든 March 기반알고리즘, (405)
116 IEEE 1500 표준기반의효율적인프로그램가능한메모리 BIST 박영규외 non-march 알고리즘및 data retention 테스트지원하여높은 flexibility와고장검출률을확보하였다. 제안된프로그램명령어구조는다양한테스트패턴을최소의 bit으로효과적으로생성이가능하여하드웨어오버헤드를최소화하였다. 그리고 IEEE 1500 래퍼사용하여알고리즘을구현한프로그램명령어를효율적으로입력하고, 메모리테스트를통해얻은고장정보를외부로내보낸다. 또한 IEEE 1149.1 TAP을사용하여 IEEE 1500 래퍼와 PMBIST 를효과적으로제어한다. 1. 프로그램명령어구조제안하는프로그램명령어는 9 bits의사이즈로 March 및 non-march 테스트알고리즘을효과적으로구현할수있는최적의구조를가진다. 또한 data retention 테스트도지원한다. 그리고복잡한패턴을효과적으로구현하기위하여 branch 레지스터를이용하여멀티루프를지원하고, Reverse Data Rerun Branch (RDRB) 옵션을사용하여최소의 bit으로알고리즘을구현한다. 따라서하드웨어오버헤드를최소화할수있다. 그림 1은프로그램명령어구조를보여주며, 각 bit 을간단히살펴보면다음과같다. Inst[8:7] 은명령어제어부분으로프로그램명령어의동작상태를지장한다. Increment는현재의명령어를실행한후다음명령어를실행하도록한다. Branch는 branch 레지스터에지정된명령어로점프하여실행한다. RDRB는 branch 레지스터에지정된명령어로점프를하여반전된데이터값으로테스트프로그램을다시실행하도록한다. Pause는 data retention 고장을검출하기위해외부로부터제어되는시간동안명령어를붙잡고대기하는명령이다. 명령어에서 Branch와 RDRB 는 branch 레지스터값을사용하여점프를한다. Inst[6] 은주소증 / 감제어부분으로 March 알고리즘및 non-march 알고리즘의각 sequence의주소증 / 감방향을지정한다. Inst [5] 는백그라운드데이터제어부분으로백그라운드데이터를반전할것인지, 반전하지않을것인지를지정한다. Inst [4] 는메모리동작제어부분으로 March 및 non-march 알고리즘 sequence 내의데이터를읽기 / 쓰기동작을지정한다. Inst [3] 은카운터제어부분으로주소생성을위해 A 카운터와 B 카운터중에카운팅할카운터를선택한다. Inst[2:0] 는명령어옵션제어부분으로프로그램명령어의옵션을지정한다. #A, #B 옵션은카운터를증가시키지않고그대로유지하라는옵션이고, +A, +B 옵션은 Inst [3] 의카운터제어와동시에다른카운터의값을증가시키는옵션이다. 그리고 A B, B A 옵션은카운터의값을이용하는옵션이다. 프로그램명령어구조는 March 및 non-march 알고리즘을구현하는데최소의명령어를사용한다. 테스트알고리즘에서데이터값을반전하여동일한읽기와쓰기동작들이연속적으로사용되는경우가많다. 이런경우에제안하는프로그램명령어는 RDRB 옵션을사용한명령어로구현할수있다. 예를들어, (r1, w0, r0), (r0, w1, r1) 와같이 6개의 element로구성된알고리즘의경우를보면, 기존에제안된명령어들은최소 8개의명령어를사용하여구현한다. 하지만제안하는 그림 2. Galloping 알고리즘의프로그램명령어구현 Fig. 2. Program instruction implementation of Galloping algorithm. 그림 1. 프로그램명령어구조 Fig. 1. Program instruction architecture. (406)
2013 년 2 월전자공학회논문지제 50 권제 2 호 117 Journal of The Institute of Electronics Engineers of Korea Vol. 50, NO. 2, February 2013 프로그램명령어를사용하면, (r1, w0, r0) 은 3개의명령어로구현을하고, (r0, w1, r1) 은 RDRB 옵션을사용한 1개의명령어로구현한다. 따라서기존의명령어와비교하여 2개의명령어를적게사용한총 4개의명령어로구현이가능하다. 14개 element로구성된 March C+ 알고리즘은 2개의 RDBranch 옵션을사용하여 10개의명령어로구현된다. 따라서제안하는알고리즘명령어는최소의명령어로테스트알고리즘을구현할수있다. 그림 2는 non-march 알고리즘중에 Galloping 알고리즘을제안한프로그램명령어 7개를사용하여구현한예제이다. 2. PMBIST 구조제안하는 PMBIST 는알고리즘을구현한프로그램명령어를외부로부터입력받아패턴을생성하는구조이다. 외부로부터입력받은프로그램은프로그램메모리에저장하며, 프로그램메모리의명령어를사용하여패턴을생성한다. 그림 2는제안하는 IEEE 1500 기반의 PMBIST 구조이다. 그림 2를살펴보면, 크게내장된메모리를테스트하는 PMBIST와 PMBIST 를제어하기위한 IEEE 1500 wrapper로구성된다. PMBIST 는 TAP controller에서 Wrapper Instruction Register (WIR) 의명령어를사용하여제어한다. 그림 2의 PMBIST 의구성을살펴보면, 알고리즘을효과적으로구현하기위해입력받은프로그램을저장하는프로그램메모리와테스트패턴을생성하기위한프로그램메모리를제어하는프로그램제어기가있다. 또한프로그램메모리의프로그램명령어를해독하는프로그램디코더와디코더의신호를받아메모리제어신호, 데이터및주소패턴을생성하는테스트패턴생성기가있다. 테스트패턴생성기는제어신호생성기, 데이터생성기및주소생성기로구성된다. 그리고테스트결과값을비교하여고장의유무를판별하는비교기와비교기의결과를사용하여 repair와고장진단을위한고장정보를생성하는고장정보처리기가있다. 마지막으로외부로부터테스트알고리즘을입력받는프로그램모드와테스트패턴을생성하는테스트모드및고장정보생성모드의 PMBIST 동작을제어하는 BIST 제어기로구성된다. PMBIST는프로그램메모리에프로그램명령어를최대 9개를저장할수있다. 알고리즘을구현하기위해서는다수의명령어를사용하지만, 패턴을생성하는데한번에최대 9개이상의명령어를사용하지않기때문 그림 3. IEEE 1500 기반 PMBIST 구조 Fig. 3. IEEE 1500 based the PMBIST architecture. (407)
118 IEEE 1500 표준기반의효율적인프로그램가능한메모리 BIST 박영규외 이다. March C+ 알고리즘 (14N) 을보면, March C+ 는 6 개의 march element로구성된다. 6개의 march element 를각각구현할때, 3개이상의명령어가필요한 march element는없다. non-march 알고리즘도한번에 8개이상의명령어를사용하지않는다. 따라서프로그램명령어의사이즈를최적화하여하드웨어오버헤드를최소화하였다. 그리고테스트패턴생성기에서주소생성기는복잡한주소생성을위해서 2개의카운터 (A, B 카운터 ) 를사용하여이중루프를지원한다. 그림 2에서 PMBIST 의입출력포트와신호들을간단히살펴보면, CLK, BRS, MTestH, Pause Time Select(PTS), Program Loading Signal (PLS), Program Instruction Download(PID), Diagnostic information Mode Select(DMS), Fault Information Out(FIO), BIST Finish Signal(BFS) 등이있다. PLS와 PID는알고리즘을구현한프로그램명령어를입력받는신호와포트이다. PLS는외부로부터프로그램명령어를입력받아명령어메모리에저장하는모드를지정하는입력신호이고, PID는 IEEE 1500의 PI를통해프로그램명령어를 PMBIST 로입력받는포트이다. MTestH 는 PMBIST가테스트패턴을생성하여메모리를테스트하는테스트모드를시작하라는입력신호이다. Wrapper Parallel Input(WPI) 로테스트패턴을인가하여테스트를수행하며, Wrapper Parallel Output(WPO) 를통해테스트결과값을가져온다. PTS는 data retention 고장을검출하기위해외부로부터 pause 시간을입력받는포트이다. 프로그램명령어에서 Pause 명령이실행되고, 외부로부터 PTS 신호가들어오는동안에는명령어실행이정지되고 PTS 신호가끝나면다음명령어를실행한다. 그리고 DMS와 FIO는테스트결과를사용하여고장정보를생성하는모드를선택하고출력하는신호와포트이다. DMS 입력에의해고장정보의종류를선택 하고, FIO는 PMBIST 의테스트결과인고장정보를 IEEE 1500의 PO를통해외부로출력한다. BFS은 PMBIST 의동작이끝났음을알려주는출력신호이다. 그림 4는고장정보처리기를보여준다. 고장정보처리기는비교기의테스트결과와테스트패턴생성기의주소생성기그리고프로그램제어기의정보를사용하여고장정보를생성한다. 고장정보처리기는메모리수리를위한고장정보 (FDR: fault data for repair) 와메모리고장진단을위한고장정보 (FDD: fault data for diagnosis) 로 2개타입의모드를지원한다. FDR은 redundancy analysis를위해메모리의고장주소정보를제공하는모드이다. FDD는고장진단을위하여고장데이터정보와고장주소및고장을검출한패턴의정보를제공하는모드이다. 그림 5는 FDR과 FDD의고장정보의포맷을보여준다. IEEE 1500 래퍼는크게래퍼명령레지스터 (WIR: Wrapper Instruction Register), 래퍼바이패스레지스터 (WBY: Wrapper Bypass Register) 및래퍼경계레지스터 (WBR: Wrapper Boundary Register) 로구성된다. 그리고 IEEE 1149.1의 TAP 제어기와같은 TAP 제어기를사용하여다양한테스트명령어를정의해 IEEE 1500 기반 PMBIST 를제어한다. IEEE 1500 기반 PMBIST 는알고리즘을구현한프로그램명령어를래퍼직렬입력 (WSI: Wrapper Serial Input) 과 WBR의직렬및병렬도메인을사용하여 PMBIST에효과적으로입력하고, BIST를동작을제어하여내장된메모리의테스트를수행하게한다. 그리고래퍼직렬출력 (WSO: Wrapper Serial Output) 과 WBR 의직렬및병렬도메인을사용하여고장정보를외부로출력한다. 그리고 TAP 제어기에서 WIR의명령어를사용하여 PMBIST 를제어한다. WIR의 Shift_In 과 Program_Load 명령을사용하여 WSI으로 WBR에알고리즘을구현한프로그램을업데 그림 4. 고장정보처리기 Fig. 4. The fault information processing module. 그림 5. 고장정보포멧 Fig. 5. The fault information format. (408)
2013 년 2 월전자공학회논문지제 50 권제 2 호 119 Journal of The Institute of Electronics Engineers of Korea Vol. 50, NO. 2, February 2013 이트하고, PMBIST 로 parallel하게입력을한다. Run_ BIST 명령으로 PMBIST를실행하여내장메모리를테스트한다. 그리고 PMBIST 의테스트수행이끝나면 Fault_Update와 Shift_Out 명령을사용하여 PMBIST로부터 WBR에고장정보를업데이트하여 WSO으로출력한다. Pause_Time 는 data retention 고장을검출할때사용하는명령이고, Bypass는다수의메모리를테스트할때사용하는명령이다. Ⅲ. 검증및성능평가 본논문에서제안하는 PMBIST 구조검증을위하여단일포트메모리 (16.3K 16) 를사용하여검증을하였다. 7 bits 열주소와 7 bits 행주소를가지며, 16 bits 데이터워드를가지는단일포트 SRAM을사용하였다. PMBIST 의검증을위해 March C-(10N), March SS (22N) 알고리즘 [8] 과 non-march 알고리즘인 Galloping 알고리즘을 Mentor Graphics 의 Modelsim 을이용하여 functional 시뮬레이션을통하여동작검증하였다. 표 1 표 1. 알고리즘별명령어개수및 bit Table 1. Instruction number and bit sizes for the algorithms. 알고리즘 명령어개수 명령어 bit March C- (10N) 8 72 bits(8 9 bits) March SS (22N) 14 126 bits(14 9 bits) Galloping 7 63 bits(7 9 bits) 은제안한 9 bits의프로그램명령어를사용하여알고리즘을구현하는데필요한명령어개수와명령어 bit를보여준다. 제안하는알고리즘명령어는최소의명령어로테스트알고리즘을구현할수있는최적의구조이다. 따라서 March C-와 March SS 알고리즘은 8개와 14개의명령어를사용하여 72 bits과 126bits의명령어로구현된다. 또한 Galloping 알고리즘은 7개의명령어로구현이가능하여최소의 bit을사용하여구현된다. 또한 Synopsys 의 Design Compiler 를사용해 PMBIST 구조를합성하여하드웨어오버헤드를검증하였다. 합성에는 TSMC 0.13μm 공정라이브러리를사용하였다. PMBIST를합성한결과, 2-input nand gate 를기준으로하드웨어오버헤드는 5,083 gates이고, 최대동작속도는약 300MHz 이다. 표 2는기존의 PMBIST와제안하는 PMBIST 구조를비교한것이다. 기존의 PMBIST 와제안하는 PMBIST 구조를지원하는테스트알고리즘, 명령어사이즈, March C- 알고리즘과 Galloping 알고리즘을구현하는데필요한명령어 bit 그리고하드웨어오버헤드등으로비교하였다. 또한 repair 및고장진단을위한고장정보를지원하는지비교하였다. [9] 는 IEEE 1500을사용하는 PMBIST이다. 이구조는 11개의 processor instruction set을 4bits의명령어코드로지정하여알고리즘을구현하며, 백그라운드데이터를지정하는데사용하는명령, 주소를지정하는명령및루프를위해특정한주소로점프를지정하는명령등으로구성된다. 그리고 March 알고리즘들만지원 표 2. PMBIST 성능비교 Table 2. Performance comparison of the PMBIST. [9] [10] [11] PMBIST March based 테스트알고리즘 Y Y Y Y Non-March 테스트알고리즘 N Y Y Y Data Retention Test N N N Y Flexibility Low Medium Medium-High High Programmability Medium Medium-High Medium-High High Multi-loop N Y Y Y 고장정보처리모듈 N Y N Y 고장정보분석효율 - Medium - High 명령어사이즈 (bits) 4 8 9 9 March C- 알고리즘의명령어 bit (bits) 128 152 90 72 Galloping 알고리즘의명령어 bit (bits) - - 108 63 하드웨어오버헤드 (gates) 7.9K 13.6K 6.4K 5.1K (409)
120 IEEE 1500 표준기반의효율적인프로그램가능한메모리 BIST 박영규외 할수있어제한적인 flexibility를가진다. [10] 와 [11] 은 micro-code 방식의 PMBIST로모든 March 알고리즘과 non-march 알고리즘의일부를지원하며, multi-loop 를지원하여복잡한패턴을생성한다. 하지만 data retention 테스트는지원하지못한다. [10] 는 March C- 알고리즘을구현하는데 152 bits의많은명령어가필요하며, 하드웨어오버헤드가매우크다는단점을가진다. 그리고고장정보를제공하는 1.2K gates의진단로직을포함하고있지만, 고장메모리의셀주소와 fail-map 데이터만을고장정보로제공하여정확한고장분석이불가능하다. [11] 은 March C- 알고리즘을구현하는데 90 bits의명령어가필요하지만, 고장정보를지원하는고장진단로직이없고고장의유무만을제공한다. 제안하는 IEEE 1500 기반 PMBIST 는다양한테스트알고리즘을지원하여높은고장검출률을가지며, RDRB 옵션등으로최적화된프로그램명령어를사용하여최소의 bit으로알고리즘을구현할수있다. March C- 알고리즘은 8개의프로그램명령어로구현이가능하여총 72 bits (8 9bits) 가필요하다. 이것은기존의구조들보다 18 80bits 적은명령어로구현된다. PMBIST 는 repair와고장진단을위해 FDR과 FDD 모드를통해다양한고장정보를지원하는효율적인고장정보처리기를가지고있다. 고장정보처리기는다양한고장정보를 IEEE 1500의인터페이스를사용해외부의 ATE에효과적으로제공하여높은메모리수율을보장한다. IEEE 1500 래퍼사용하여알고리즘을구현한프로그램명령어를효율적으로입력하고, 메모리테스트를통해얻은고장정보를외부로내보낸다. 또한하드웨어오버헤드도기존에제안된구조들보다 1.3K 8.5K gates의차이를보인다. 따라서제안하는 PMBIST 는최적의프로그램명령어로다양한테스트알고리즘을지원하여 programmability 와 flexibility가높고, 최소의하드웨어오버헤드를가진다. Ⅳ. 결론최근에 SoC 환경이급속히늘어가면서상당부분의비중을차지하고있는내장된메모리의테스트에대한많은연구가진행되고있다. IEEE 1500 기반 PMBIST 는다양한테스트알고리즘을지원하여높은고장검출 률을가지며, 프로그램명령어를이용하여사용자가사용자에의해정의되는알고리즘의프로그램이가능해높은 flexibility와 programmability를가진다. 또한고장정보처리기는 repair와고장진단을위한다양한고장정보를효과적으로제공하여높은메모리수율을보장한다. 또한 IEEE 1500 래퍼를사용하여프로그램명령어의입력과고장정보의출력을효율적으로수행할수있다. 그리고 PMBIST 의프로그램메모리를최소화하고, 최적의프로그램명령어로최소의하드웨어오버헤드를가지는효과적인구조이다. 참고문헌 [1] A. van de Goor, C. Jung, S. Hamdioui, and H. Kukner, Generic, Orthogonal and Low-cost March Element based Memory BIST, Proceeding of IEEE ITC, pp. 1-10, 2011. [2] W. L. Wang, K. J. Lee, and J. F. Wang, An on-chip march pattern generator for testing embedded memory cores, IEEE Transactions on Very Large Scale Integration Systems, vol 9, Issue 5, pp. 730-735, 2001. [3] Yamasaki, I. Suzuki, A. Kobayashi, K. Horie, Y. Kobayashi, H. Aoki, H. Hayashi, K. Tada, K. Tsutsumida, and K. Higeta, External memory BIST for system-in-package, Proceeding of International Test Conference, pp. 1145-1154, Nov. 2005. [4] A. W. Hakmi, H. J. Wunderlich, C. G. Zoellin, A. Glowatz, F. Hapke, J. Schloeffel, and L. Souef, Programmable deterministic Built-In Self-Test, Proceeding of IEEE International Test Conference, pp. 1-9, Oct. 2007. [5] IEEE Computer Society, IEEE Standard Test Access Port and Boundary-Scan Architecture, IEEE Standards Board, Feb. 1990. [6] IEEE Computer Society, IEEE Standard Testability Method for Embedded Core-based Integrated Circuits, IEEE Standards Board, Aug. 2005. [7] Y. Park, Y. Lee, I. Choi, and S. Kang, IEEE std. 1500 based Programmable Memory Built-In Self-Test(BIST) for Embedded Memory in SoC, Proceeding of Korea Test Conference, pp. C-3, Jun. 2012. [8] S. Hamdioui, A. J. Van de Goor, and M. Rodgers, March SS: a test for all static simple RAM (410)
2013 년 2 월전자공학회논문지제 50 권제 2 호 121 Journal of The Institute of Electronics Engineers of Korea Vol. 50, NO. 2, February 2013 faults, Proceedings of IEEE International Workshop on Memory Technology, Design and Testing, pp. 95-100, Jul. 2002. [9] D. Appello, P. Bernardi, A. Fudoli, M. Rebaudengo, M.S. Reorda, V. Tancorre, and M. Violante, Exploiting Programmable BIST for the Diagnosis of Embedded Memory Cores, Proceeding of IEEE International Test Conference, pp. 379-385, Oct. 2003. [10] X. Du, N. Mukherjee, C. Hill, W-T. Cheng, and S. Reddy, A Field Programmable Memory BIST Architecture Supporting Algorithms with Multiple Nested Loops, Proceeding of IEEE Asian Test Symposium, pp. 287-292, Nov. 2006. [11] Y. Park, J. Park, T. Han, and S. Kang, An Effective Programmable Memory BIST for Embedded Memory, IEICE Transactions on Information and Systems, vol. E92-D, no. 12, pp. 2508-2511, Dec. 2009. 저자소개 박영규 ( 학생회원 ) 2004 년호서대학교전기공학과학사졸업. 2007 년연세대학교전기전자공학과석사졸업. 2007 년현재연세대학교전기전자공학과박사과정. < 주관심분야 : Memory test, BIST, DFT> 최인혁 ( 학생회원 ) 2009 년연세대학교전기공학과학사졸업. 2009 년현재연세대학교전기전자공학과석박사통합과정. < 주관심분야 : SoC 설계, DFT, DFD> 강성호 ( 평생회원 ) 1986 년서울대학교제어계측공학과학사졸업. 1988 년 The University of Texas, Austin 전기및컴퓨터공학과석사졸업. 1992 년 The University of Texas, Austin 전기및컴퓨터공학과박사졸업. 1992 년미국 Schlumberger Inc. 연구원. 1994 년 Motorola Inc. 선임연구원. 2007 년현재연세대학교전기전자공학과교수 < 주관심분야 : SoC 설계, SoC 테스트 > (411)